전자회로 설계 및 실험 4.

BJT(Bipolar Junction Transistor)의 특성

1. 실험 결과 및 고찰
Ⅰ. (베타) 측정

       베타() - 계산값
10 1.2
122.5
30 3.65
125
40 4.90
125
50 6.15

-값은 약 125임을 알 수 있었다.  의 값에 따라  는 증가하며 그  에 따른  의 증가

율 는 일정함을 확인하였다. 이는 피스파이스에서 구한 의 값인 175~180과 큰 차이가
났다. 이는 피스파이스에서 사용한 트랜지스터 모델과 위 실험에서 사용한 트랜지스터가 달
라서 이러한 오차가 생겼음을 추측하며, 각 실험 모두 일정한 베타값이 나왔으므로 실험 과
정 중 실수나 오류가 아님을 짐작 할 수 있다.
Ⅱ.   대 

 , mA
 ,
  , V
uA
0 2.5 5 7.5 10 15 20 25 30
10 -0.006 1.09 1.12 1.13 1.15 1.15 1.15 1.15 1.17
20 -0.006 2.3 2.37 2.39 2.42 2.42 2.42 2.43 2.45
30 -0.008 3.45 3.52 3.53 3.58 3.67 3.73 3.87 3.9
40 -0.009 4.67 4.71 4.8 4.83 4.92 5.13 5.25 5.32
50 -0.01 5.87 5.89 6.00 6.13 6.21 6.42 6.59 6.7
60 -0.01 7.14 7.21 7.26 7.37 7.42 7.46 7.53 7.7
    그래프
  , mA

  , V
-실험 회로에서     이므로   가 0V일 때에는 포화 모드(Saturation Mode)이
다. 따라서  는 거의 흐르지 않게 되며,   가 2.5V일 때 측정하는 이후에서 mA단위의
컬렉터 전류  가 흐름을 알 수 있다. 이는  가 클수록   가 커지게 되고 이는
 
   exp   라는 식대로  가 증가하게 된다.


이 식에 의하면  는 트랜지스터가 능동 모드 (Active mode)이후(      ) 에서는

  가 컬렉터 전류  에 영향을 주지 못하게 된다. 따라서 거의 일정한 값이 나오며, 실제
로는   가 커짐에 따라  도 미세하게 증가함을 알 수 있는데 이는 얼리 효과(Early
Effect)에 의한 것이다.

   
   exp      
 

이는 얼리 효과를 고려한 컬렉터 전류  의 공식이다. 이 식에 의하면   가 증가함에 따

라  도 증가함을 알 수 있다. 이 식을 이용해서 위 트랜지스터의 얼리 전압   를 계산할
수 있으며, 직접 실험한 결과로는 10mV가 최소 단위이고 비교적 정밀한 편이 아니어서 그
에 따라서 옮은 값을 구하기 어려웠다.

-또한     그래프는 예비보고서에서 하였던 Pspice 회로 모델의 결과와 트랜지

스터 데이터의 컬렉터 - 이미터 전압 대 컬렉터 전류 그래프와 같음을 확인할 수 있었다.
2. 질문
1. 이 실험에서 결정된 를 이용하여 값을 구하라 사용된 공식과 과정을 보여라.
- 이번 실험에서 결정된 값은 125이며
     
   exp    ,        이므로    
   

        이고    이므로


∴  

 

2. 첫 번째 실험에서 큰 입력 변화에서 계산된 와 작은 입력 변화에서 얻어진 값들을 사

용하여 계산된 와의 차이는 얼마인가.
큰 입력 변화에서 계산된 = 125이며
작은 입력 변화에서 계산된   122.5이다.
이 차이는 2.5, 즉 2%내지이며 이는 오차라기보다는 얼리 효과에 의하여   값이 커질수
록  가 미세하게 증가하기 때문이다.

3. 표 4-2 에서 얻어진 평균 컬렉터 특성 곡선군으로부터,   =20V일 때  =20uA와

40uA 사이에서 베타 값을 구하여라. 모든 계산 과정을 구하라.

Ⅰ)  =20uA일 때,
  
      
 

Ⅱ)  =40uA일 때,
 
       
 

이 또한 1번 실험에서 구한 값 125와 유사하며 멀티미터의 전류 측정이 0.01mA단위에

서는 흔들리기 때문에 약간의 오차가 있음을 확인할 수 있었다.

4. 다음에 주어진  와   값에 대해 표 4-2를 사용해서 2N6004의 컬렉터 전력 손실을

계산하라.
     ×     ×   이므로,
Ⅰ)  = 30uA,      일 때,  =3.58mA이므로
  = 35.8mW
Ⅱ)  = 60uA,      일 때,  =7.37mA이므로
  = 73.7mW
Ⅲ)  = 30uA,      일 때,  =3.9mA이므로
  = 39mW
Ⅳ)  = 60uA,     일 때,  =7.53mA이므로
  = 75.3mW

5. 그림 4-6(아래의 그림)의 회로에서   (아래 그림에서의 1.5V)의 극성을 반대로 하면

어떤 영향이 있는가.

  의 극성을 반대로 하면, 베이스의 전위가 접지된 이미터의 전위보다

낮아져서 npn형 트랜지스터 양방향 모두 역방향 바이어스된다. 즉, 트랜
지스터는 차단모드가 되어 흐르는 전류가 거의 없게 된다.