Professional Documents
Culture Documents
---------------------------------
ĐỒ ÁN TỐT NGHIỆP
NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ TRUYỀN THÔNG
ĐỀ TÀI:
ĐỒ ÁN TỐT NGHIỆP
NGÀNH KỸ THUẬT ĐIỆN TỬ TRUYỀN THÔNG
ĐỀ TÀI:
II. NHIỆM VỤ
Xác nhận
Tuần/ngày Nội dung
GVHD
Nhận đề tài và tìm hiểu các tài liệu liên quan đến
1
đề tài.
Nghiên cứu tài liệu, tìm hiểu giải thuật điều chế.
3
Thực hiện mô phỏng trên phần mềm Psim.
GV HƯỚNG DẪN
(Ký và ghi rõ họ và tên)
LỜI CAM ĐOAN
Đề tài này là do chúng tôi tự thực hiện dưới sự hướng dẫn của Thạc sĩ Đỗ Đức Trí
và có tính kế thừa từ những công trình trước đó của Phòng thí nghiệm Điện tử công suất
nâng cao - D405 trường Đại học Sư Phạm Kỹ Thuật TP.HCM. Đề tài được nghiên cứu và
phát triển dựa trên các tài liệu, bài báo, tạp chí đã được công bố trên các phương tiện truyền
thông. Mọi tài liệu tham khảo đều được nhóm ghi nguồn đầy đủ trong phần phụ lục tài liệu
tham khảo của đề tài.
Lời đầu tiên, chúng em xin được phép gửi lời cảm ơn chân thành đến thầy
Ths. Đỗ Đức Trí - người đã đã định hướng đề tài, tận tình giúp đỡ và sẵn sàng chia sẻ
những kinh nghiệm quý báu của mình để chúng em kịp hoàn thành đề tài tốt nghiệp trong
quãng thời gian ngắn ngủi này. Chúng em cũng xin gửi lời cảm ơn đến sự hỗ trợ nhiệt
tình của anh Vân, anh Trí, anh Bằng cùng các đồng nghiệp khác đã làm việc và nghiên
cứu tại phòng D405 – Phòng thí nghiệm Điện Tử Công Suất nâng cao. Đặc biệt không
thể thiếu bạn Vĩnh Thanh - một người bạn thông minh, vui tính, không những hỗ trợ về
mặt nền tảng kiến thức mà còn về mặt tinh thần giúp nhóm vượt qua những lúc khó khăn,
mệt mỏi trong lúc làm việc. Sự đồng hành của tất cả mọi người trong suốt thời gian qua
là điều vô cùng quý giá, chúng em rất trân trọng điều đó và chắc chắn sẽ là một kỷ niệm
đáng nhớ cho quãng đời sinh viên của mình.
Trong quá trình thực hiện đồ án, mặc dù nhóm đã rất cố gắng nhưng chắc chắn sẽ
không thể tránh khỏi những thiếu sót. Do đó chúng em rất mong nhận được nhiều ý kiến
đóng góp quý báu từ thầy Trí nói riêng và các thầy cô giáo bộ môn khoa Điện – Điện tử
trường Đại học Sư Phạm Kỹ Thuật TP.HCM nói chung để nhóm thực hiện đề tài có thể
hoàn thành bài báo cáo đồ án tốt nghiệp này được tốt hơn. Mọi ý kiến đóng góp của quý
thầy cô là niềm động lực để nhóm tiếp tục cố gắng và phát huy hơn nữa trong tương lai.
Xin chân thành cảm ơn!
ii
6.2 Hướng phát triển ............................................................................................. 66
iii
LIỆT KÊ HÌNH VẼ
Hình Trang
Hình 1.1: Sơ đồ khối bộ nghịch lưu truyền thống sử dụng bộ tăng áp một chiều ........ 2
Hình 1.2: Sơ đồ khối bộ nghịch lưu truyền thống sử dụng máy biến áp tần số ........... 2
Hình 1.3: Bộ nghịch lưu Z-Source ............................................................................. 3
Hình 1.4: Bộ nghịch lưu Quasi-Z-Source với dòng ngõ vào liên tục .......................... 3
Hình 1.5: Bộ nghịch lưu Quasi-Z-Source NPC .......................................................... 4
Hình 1.6: Bộ nghịch lưu NPC 3 bậc tăng áp bằng chuyển mạch LC .......................... 5
Hình 1.7: Cấu hình bộ nghịch lưu tăng áp mới dùng cầu diode kẹp ........................... 7
Hình 2.1: Mạch nghịch lưu 3 pha 3 bậc hình T .......................................................... 11
Hình 2.2: Chế độ dòng thụ động nghịch lưu hình T ................................................... 12
Hình 2.3: Chế độ dòng tích cực nghịch lưu hình T..................................................... 12
Hình 2.4: Cấu trúc mạch nghịch lưu 3 pha 3 bậc hình T tăng áp ................................ 14
Hình 2.5: Mạch nghịch lưu 3 pha 3 bậc hình T tăng áp bằng chuyển mạch LC .......... 15
Hình 2.6: Mạch điện tương đương 1 pha.................................................................... 15
Hình 2.7: Trạng thái +VDC ở trường hợp không ngắn mạch ....................................... 16
Hình 2.8: Trạng thái -VDC ở trường hợp không ngắn mạch ........................................ 17
Hình 2.9: Mạch tương đương 1 pha ở trường hợp mức "không" ................................ 17
Hình 2.10: Mạch tương đương 1 pha ở trạng thái ngắn mạch ..................................... 18
Hình 2.11: Phương pháp điều chế độ rộng xung tổng quát ......................................... 21
Hình 2.12: Các xung kích cho mạch nghịch lưu trên pha A ....................................... 21
Hình 3.1: Sơ đồ khối hệ thống bộ nghịch lưu 3 pha ................................................... 26
Hình 3.2: Hình ảnh Kit DSP TMS320F28335............................................................ 28
Hình 3.3: Sơ đồ tổng quan các các khối của TMS320F28335 .................................... 29
Hình 3.4: Hình ảnh FPGA Cyclone II EP2C5T144C8 ............................................... 31
Hình 3.5: Hình ảnh G1215S-1W................................................................................ 32
Hình 3.6: Sơ đồ và chức năng các chân của G1215S-1W........................................... 32
Hình 3.7: Hình ảnh opto TLP250............................................................................... 33
Hình 3.8: Sơ đồ khối tạo nguồn DC đầu vào .............................................................. 34
Hình 3.9: Hình ảnh IGBT FGL40N150D................................................................... 34
Hình 3.10: Hình ảnh cảm biến điện áp LV-20P ......................................................... 35
Hình 3.11: Sơ đồ mạch điện bên trong cảm biến điện áp LV-20P .............................. 35
Hình 3.12: Sơ đồ nguyên lý mạch cảm biến ............................................................... 36
Hình 3.13: Khối ngõ vào cảm biến ............................................................................ 36
Hình 3.14: Khối điều chỉnh mức khuếch đại của tín hiệu ........................................... 37
Hình 3.15: Khối cộng điện áp .................................................................................... 38
Hình 4.1: Sơ đồ khối module nguồn .......................................................................... 39
Hình 4.2: Mạch nguyên lý chỉnh lưu cầu 3 pha .......................................................... 40
Hình 4.3: Sơ đồ nguyên lý mạch kích ........................................................................ 40
Hình 4.4: Sơ đồ mạch in mạch kích (lớp trên) ........................................................... 41
Hình 4.5: Mạch PCB mạch kích (mạch in lớp dưới) .................................................. 41
Hình 4.6: Sơ đồ nguyên lý mạch cảm biến áp ............................................................ 42
Hình 4.7: Sơ đồ mạch in mạch cảm biến áp ............................................................... 42
Hình 4.8: Sơ đồ nguyên lý mạch công suất ................................................................ 43
Hình 4.9: Mạch tăng áp LC với IGBT ....................................................................... 43
Hình 4.10: Mạch công suất hình T ............................................................................. 44
Hình 4.11: Nhánh hình T ........................................................................................... 44
Hình 4.12: Module khối nguồn .................................................................................. 46
Hình 4.13: Module mạch kích ................................................................................... 47
Hình 4.14: Mô hình mạch công suất .......................................................................... 47
Hình 4.15: Mô hình mạch tăng áp bằng LC ............................................................... 48
Hình 4.16: Mô hình mạch cảm biến áp ...................................................................... 48
Hình 4.17: Mô hình hoàn chỉnh ................................................................................. 49
Hình 4.18: Lưu đồ giải thuật tổng quát ...................................................................... 50
Hình 4.19: Lưu đồ giải thuật cho chương trình xử lý pha A ....................................... 51
Hình 4.20: Sơ đồ nguyên lý mạch mô phỏng trên PSIM ............................................ 52
Hình 4.21: Khối tạo xung kích điển hình cho 1 pha ................................................... 52
Hình 4.22: Sơ đồ khối tạo xung ngắn mạch trên PSIM .............................................. 53
Hình 4.23: Xung kích cho khóa Sa1-Sa2-Sa3 ............................................................ 53
Hình 4.24: Xung kích cho khóa Sb1-Sb2-Sb3............................................................ 53
Hình 4.25: Xung kích cho khóa Sc1-Sc2-Sc3 ............................................................ 54
Hình 4.26: Xung kích cho khóa Sa1-Sb1-Sc1 ............................................................ 54
Hình 4.27: Dạng sóng điện áp pha ............................................................................. 55
Hình 4.28: Dạng sóng điện áp dây ............................................................................. 55
Hình 4.29: Dạng sóng điện áp cực ............................................................................. 55
Hình 4.30: Dạng dòng điện ngõ ra ............................................................................. 56
Hình 4.31: Quy trình và hướng dẫn thao tác .............................................................. 57
ii
Hình 5.1: Dạng sóng xung kích cho SA1-SA2-SA3-Short giữa thực nghiệm và
mô phỏng ................................................................................................... 58
Hình 5.2: Dạng sóng xung kích cho SA1-SB1-SC1 giữa thực nghiệm và mô phỏng .. 59
Hình 5.3: Dạng sóng điện áp cực (Van) trước lỗi và sau lỗi ....................................... 59
Hình 5.4: Dạng sóng điện áp pha (Vph) trước lỗi và sau lỗi ....................................... 60
Hình 5.5: Dạng sóng điện áp dây (Vab) trước lỗi và sau lỗi ....................................... 60
Hình 5.6: Dạng sóng điện áp trên tải R (Vr) trước lỗi và sau lỗi ................................ 60
Hình 5.7: Dạng sóng dòng điện qua tải trước lỗi và sau lỗi ........................................ 61
Hình 5.8: Tổng độ méo hài (THD) của dòng điện trước lỗi và sau lỗi ........................ 61
Hình 5.9: Dạng sóng điện áp trên tụ C1, C2 trước lỗi và sau lỗi................................. 62
Hình 5.10: Dạng sóng dòng điện qua cuộn dây L trước lỗi và sau lỗi ........................ 62
iii
LIỆT KÊ BẢNG
Bảng Trang
Bảng 4.1: Thông số các linh kiện sử dụng trong mạch ................................................. 44
Bảng 5.1: Các thông số được sử dụng trong bộ nghịch lưu 3 pha ................................. 63
TÓM TẮT
Trong những năm gần đây, các tấm pin năng lượng mặt trời dần được sử dụng rộng
rãi, các tuabin năng lượng gió cũng bắt đầu được sử dụng phổ biến hơn ở các tỉnh thành
Việt Nam. Việc sử dụng các bộ nghịch lưu là rất cần thiết để tận dụng các nguồn năng
lượng sạch này nhằm phục vụ cho các nhu cầu sinh hoạt và sản xuất của mọi nhà, qua đó
sẽ giảm được đáng kể chi phí điện năng tiêu thụ về lâu dài.
Đề tài thực hiện xây dựng mô hình nghịch lưu 3 pha ba bậc hình T tăng áp điều
khiển cầu diode kẹp với khả năng chịu được sự cố mất pha ở một nhánh nghịch lưu bất
kỳ. Mô hình được thực hiện dựa trên việc sử dụng card xử lý tín hiệu số DSP
TMS320F28335 kết hợp với vi mạch FPGA để lập trình tạo ra các xung kích đóng, mở
các IGBT tạo ra điện áp xoay chiều 3 pha cấp cho tải. Phương pháp nghiên cứu chính của
đề tài dựa trên những yếu tố sau:
- Nghiên cứu lý thuyết dựa trên các bài báo khoa học đã công bố.
- Có tính kế thừa những phần cứng đã thiết kế từ các công trình nghiên cứu trước đó
của phòng thí nghiệm và từ đó tiếp tục đào sâu nghiên cứu để phát triển thêm các
tính năng mới.
- Dựa vào lý thuyết tiến hành mô phỏng bằng phần mềm và xây dựng mô hình chạy
thực tế.
- Ghi nhận kết quả từ thực nghiệm và đánh giá.
Việc mô phỏng cấu hình bộ nghịch lưu ba pha ba bậc mới đã được thực hiện trên
phần mềm Psim, và để kiểm tra lại các kết quả này thì một mô hình thử nghiệm đã được
nhóm thực hiện đề tài xây dựng tại phòng thí nghiệm. Quá trình thực nghiệm bộ nghịch
lưu cũng đã được tiến hành ở cả hai điều kiện hoạt động của mạch: điều kiện hoạt động
bình thường và trong điều kiện gặp sự cố mất pha A.
Các dạng sóng điện áp ngõ ra của bộ nghịch lưu quan sát được từ thực nghiệm có
hình dạng giống với lý thuyết mô phỏng khi hoạt động trong cả hai điều kiện bình thường
và xảy ra sự cố. Về mặt biên độ thì có sự sai lệch tương đối khi so với lý thuyết, điều này
có thể chấp nhận được vì các linh kiện ngoài thực tế không thể đạt được các trạng thái và
thông số lý tưởng như trong lý thuyết mô phỏng. Ngoài ra, nhiễu tác động đến các xung
kích cũng làm cho IGBT phát nóng làm giảm hiệu suất làm việc của linh kiện, qua đó ảnh
hưởng đến kết quả thực nghiệm.
CHƯƠNG 1. TỔNG QUAN
Hình 1.1. Sơ đồ khối bộ nghịch lưu truyền thống sử dụng bộ tăng áp một chiều.
Hình 1.2. Sơ đồ khối bộ nghịch lưu truyền thống sử dụng máy biến áp tần số.
Sớm nhận ra được những hạn chế của bộ nghịch lưu truyền thống, việc nghiên
cứu và phát triển các cấu hình nghịch lưu đã được thực hiện một cách liên tục mỗi
ngày bởi các chuyên gia hàng đầu và các kỹ sư điện giàu kinh nghiệm trên toàn thế
giới nhằm hướng tới mục tiêu cải thiện chất lượng điện năng ngày một tốt hơn, đồng
thời giảm chi phí lắp đặt và tăng hiệu quả sử dụng các nguồn năng lượng tái tạo. Cụ
thể, số lượng các bài báo về các công trình nghiên cứu đã được công bố ngày càng
nhiều bởi các tạp chí nổi tiếng về điện – điện tử như IEEE, IET... Điều đó chứng tỏ
rằng việc nghiên cứu về các bộ nghịch lưu cho các hệ thống điện năng lượng tái tạo
là đúng hướng và ngày càng được mọi người quan tâm nhiều hơn trong những năm
gần đây.
Tình hình nghiên cứu ngoài nước:
Năm 2003, cấu hình nghịch lưu nguồn Z đã được đề xuất cho phép tăng điện áp
DC ngõ vào qua đó tăng áp xoay chiều ngõ ra chỉ qua một chặng biến đổi năng lượng
là một bước tiến khá lớn cho lĩnh vực này [3-4]. Mạng trở kháng trung gian của bộ
nghịch lưu nguồn Z (ZSI) này bao gồm hai cuộn cảm có thông số bằng nhau, hai tụ
thông số bằng nhau và một diode. Đối với bộ nghịch lưu truyền thống, chỉ có hai
trạng thái hoạt động là trạng thái ngắn mạch và trạng thái trạng thái active. Trong khi
đó bộ ZSI tận dụng trạng thái ngắn mạch để tăng điện áp DC ngõ vào, qua đó cải
thiện độ tin cậy cho bộ nghịch lưu.
D1 L1
C1 C2 A
Tải AC
Vg
B
C
Sa2 Sb2 Sc2
L2
C1
L1 D1 L2
A
Tải AC
Vg
C2 B
C
Sa2 Sb2 Sc2
Hình 1.4. Bộ nghịch lưu Quasi-Z-Source với dòng ngõ vào liên tục.
Các bộ nghịch lưu trong giai đoạn này hầu hết là nghịch lưu bậc thấp, không
phù hợp cho các ứng dụng đòi hỏi sử dụng điện năng với chất lượng ngày càng cao
nên các bộ qZSI nhiều bậc đã được nghiên cứu để đáp ứng kịp thời cho nhu cầu này.
Năm 2014, một cấu hình qZSI NPC 3 bậc đã được đề xuất trong bài báo [6] của tạp
chí IEEE. Mạng trở kháng trung gian của qZSI NPC 3 bậc sử dụng hai mạng lưới trở
kháng của qZSI theo dạng đối xứng như hình 1.5 với bốn cuộn cảm, bốn tụ điện và
hai diode. Bộ qZSI NPC 3 bậc này cũng có chế độ tăng áp chỉ qua một chặng biến
đổi năng lượng nhưng cung cấp được điện áp ngõ ra AC ba bậc. Tuy nhiên, việc tăng
gấp đôi số lượng các linh kiện thụ động công suất lớn ở mạng trở kháng trung gian
như vậy sẽ làm tăng kích thước, chi phí lắp đặt của cả hệ thống và cũng không phù
hợp với các ứng dụng sử dụng công suất vừa và nhỏ.
C1
L1 D1 L2
Vg
C2 Sa2 Sb2 Sc2
Da1 Db1 Dc1
A
Tải AC
B C
Vg Sa3 Sb3 Sc3
Da2 Db2 Dc2
C3
D4 C4
L1 D1
Tải AC
B C
D3
Vg Sa3 Sb3 Sc3
Da2 Db2 Dc2
D4
Hình 1.6. Bộ nghịch lưu NPC 3 bậc tăng áp bằng chuyển mạch LC.
Tình hình nghiên cứu trong nước:
Trong nước, hiện tại hướng nghiên cứu về bộ nghịch lưu đa bậc hình T vẫn còn
là một hướng nghiên cứu mới.
Tiên phong cho hướng nghiên cứu về cấu hình bộ nghịch lưu 3 pha 3 bậc hình
T tăng áp bằng chuyển mạch LC thực hiện trong đồ án là ThS. Đỗ Đức Trí - Đại Học
Sư Phạm Kỹ Thuật Thành Phố Hồ Chí Minh. Cụ thể, trong năm 2017, bài báo về
công trình nghiên cứu nghịch lưu hình T “Three-Level Quasi-Switched Boost T-Type
Inverter: Analysis, PWM Control, and Verification” của thầy đã được tổ chức IEEE
thông qua và cho phát hành đến các nhà nghiên cứu trên toàn thế giới.
Đề tài nghiên cứu được thực hiện tại phòng “Thí nghiệm Điện tử công suất nâng
cao” - D405. Phòng thí nghiệm đã và đang đi sâu vào nghiên cứu và phân tích các
cấu hình và các giải thuật về nghịch lưu hình T tăng áp.
Chưa dừng lại ở đó, một minh chứng cho tình hình nghiên cứu về các bộ nghịch
lưu vẫn đang tiếp tục phát triển, bài báo [8] “Fault tolerant three-level boost inverter
with reduced source and LC count” cũng vừa được tạp chí IET Power Electronics
phát hành trong năm 2017 vừa qua. Trong bài báo, một cấu hình nghịch lưu mới đã
được đề xuất với việc tiếp tục giảm bớt một cuộn cảm ở mạng trở kháng trung gian
và giảm thêm 6 diode nữa khi so với mạch nghịch lưu NPC trước đó. Ngoài việc giảm
đáng kể số lượng các linh kiện thụ động, bộ nghịch lưu này còn có thể chịu được lỗi
trong các trường hợp như: lỗi ngắn mạch, lỗi mạch hở bằng cách thực hiện một kỹ
thuật điều chế PWM đặc biệt.
Bộ nghịch lưu trong đề tài mà nhóm đang nghiên cứu được thực hiện dựa trên
bài báo “Fault tolerant three-level boost inverter with reduced source and LC count”.
Với hai IGBT ở nhánh hình T đã được nhóm thực hiện đề tài thay thế bằng cấu hình
gồm một IGBT kẹp bởi cầu Diode để cách ly điểm trung tính với dòng tải ngõ ra được
tốt hơn. Khi so với bộ nghịch lưu ba pha ba bậc truyền thống, bộ nghịch lưu cải tiến
này có các đặc tính nổi trội hơn như:
Có khả năng tăng áp DC đầu vào, qua đó giảm số lượng nguồn pin hay ắc-
quy ngõ vào, giảm chi phí lắp đặt.
Chỉ qua một chặng chuyển đổi năng lượng DC-AC nên có hiệu suất chuyển
đổi cao. Kích thước và trọng lượng của hệ thống được giảm đi đáng kể.
Giảm điện áp và dòng đặt lên các linh kiện chuyển mạch IBGT.
Sử dụng ít linh kiện thụ động hơn trong mạng trở kháng trung gian giữa nguồn
DC ngõ vào và nhánh nghịch lưu.
Cách ly điểm trung tính với dòng tải ngõ ra tốt hơn.
Chịu được lỗi ngắn mạch do có sự hiện diện của mạng trở kháng trung gian
giữa nguồn đầu vào và nhánh nghịch lưu. Lỗi mạch hở cũng có thể giải quyết
bằng cách thay đổi kỹ thuật điều chế.
L1 D1
D2
Tải AC
Vdc B
Sb3
G
D3
Sc3 C
D4
Hình 1.7. Cấu hình bộ nghịch lưu tăng áp mới dùng cầu diode kẹp.
Mục tiêu tạo ra bộ nghịch lưu ba pha ba bậc tăng áp có ngõ ra điện áp được cải
thiện hơn về độ gợn sóng và tần số ổn định hơn.
Dựa trên cấu hình tham khảo từ bài báo “Fault tolerant three-level boost inverter
with reduced source and LC count”. nhóm tiến hành cải tiến các linh kiện chuyển
mạch ở nhánh hình T của bộ nghịch lưu ba pha ba bậc hình T tăng áp thành cầu diode
kẹp để cách ly điểm trung tính với dòng tải ngõ ra tốt hơn. Cấu hình nghịch lưu mới
này cũng loại bỏ bớt ba IGBT trên nhánh hình T cũng giúp giảm được số lượng linh
kiện trên mạch kích kèm theo. Ngoài ra việc điều khiển chỉ một IGBT thay vì hai trên
mỗi nhánh T cũng sẽ đơn giản hơn.
Bộ nghịch lưu sử dụng một nguồn 𝑉 , mạng trở kháng trung gian của bộ nghịch
lưu này bao gồm một cuộn cảm, hai tụ điện, bốn diode, hai linh kiện chuyển mạch
tích cực và sử dụng phương pháp điều chế độ rộng xung PWM để điều khiển các linh
kiện chuyển mạch. Trong đó, Card DSP TMS320F28355 được lập trình để tạo xung
ngõ ra cho mạch kích hoạt động đồng thời sử dụng board mạch FPGA Cyclone II
EP2C5T144C8 để thực hiện các thuật toán logic.
NỘI DUNG 1: Thu thập và nghiên cứu các tài liệu liên quan đến đề tài “Xây
dựng mô hình nghịch lưu tăng áp ba bậc điều khiển cầu diode kẹp với khả năng
chịu lỗi”.
NỘI DUNG 2: Tìm hiểu phần cứng, phần mềm và nghiên cứu giải thuật điều
khiển.
NỘI DUNG 3: Thiết kế hệ thống điều khiển.
NỘI DUNG 4: Xây dựng mô hình.
NỘI DUNG 5: Đánh giá kết quả mô phỏng và thực nghiệm
NỘI DUNG 6: Kết luận và hướng phát triển của đồ án.
1.5 BỐ CỤC
Chương 1: Tổng quan.
Chương này trình bày vấn đề lý do chọn đề tài, mục tiêu, nội dung nghiên cứu
và bố cục đồ án.
Chương 2: Cơ sở lý thuyết.
Hệ thống lại những kiến thức nền cơ bản.
Chương 2. CƠ SỞ LÝ THUYẾT
Nguồn một chiều cung cấp cho bộ nghịch lưu áp có tính chất nguồn điện áp và
nguồn cho bộ nghịch lưu dòng có tính chất là dòng điện. Các bộ nghịch lưu tương
ứng được gọi là bộ nghịch lưu áp nguồn áp và bộ nghịch lưu dòng nguồn dòng hay
gọi tắt là bộ nghịch lưu áp và bộ nghịch lưu dòng.
Trong trường hợp nguồn điện ở đầu vào và đại lượng ngõ ra không giống nhau,
ví dụ như bộ nghịch lưu tạo ra dòng điện xoay chiều từ nguồn điện áp một chiều, ta
gọi chúng là bộ nghịch lưu điều khiển dòng điện từ nguồn điện áp hay còn được gọi
là bộ nghịch lưu dòng nguồn áp.
Các tải xoay chiều thường mang tính cảm kháng (ví dụ động cơ không đồng bộ,
lò cảm ứng), dòng điện qua các linh kiện không thể ngắt bằng quá trình chuyển mạch
tự nhiên. Do đó, bộ nghịch lưu thường chứa linh kiện đóng ngắt để có thể điều khiển
quá trình ngắt dòng điện.
Trong các trường hợp đặc biệt như mạch tải cộng hưởng, tải mang tính chất
dung kháng (động cơ đồng bộ kích từ dư), dòng qua các linh kiện có thể bị ngắt do
quá trình chuyển mạch tự nhiên phụ thuộc vào điện áp nguồn hoặc phụ thuộc vào
điện áp mạch tải. Khi đó linh kiện bán dẫn có thể chọn là thyristor (SCR).
Bộ nghịch lưu cung cấp và điều khiển điện áp xoay chiều ngõ ra. Nguồn điện áp
một chiều có thể ở dạng đơn giản như acquy, pin điện… hoặc ở dạng phức tạp như
điện áp xoay chiều được chỉnh lưu và lọc phẳng. Linh kiện trong bộ nghịch lưu có
khả năng kích đóng hay ngắt dòng điện đi qua nó tức là đóng vai trò như một công
tắc. Trong các ứng dụng công suất vừa và nhỏ có thể sử dụng transistor BJT,
MOSFET, IGBT làm công tắc. Ở các ứng dụng có công suất lớn có thể sử dụng GTO,
IGCT hoặc SCR kết hợp với bộ chuyển mạch.
Các hệ thống phát điện tái tạo cho ra các nguồn điện sơ cấp khác nhau, phụ thuộc
vào điều kiện làm việc, yêu cầu trong quá trình vận hành. Do đó cần thiết phải có
thiết bị biến đổi điện tử công suất để cho phép truyền tải bằng phần tử phi tiếp điểm
có khả năng điều khiển được, khi ghép nối với lưới hoặc phụ tải.
2.1.3 Các dạng cấu trúc cơ bản của bộ nghịch lưu đa bậc
Nghịch lưu 3 pha 3 bậc hình T được biểu diễn tại hình 2.1. Đây là mạch nghịch
lưu cho hiệu suất cao và hoạt động tốt hơn các mạch nghịch lưu truyền thống nên
thường được sử dụng cho mạch nghịch lưu của hệ thống pin năng lượng mặt trời.
So với các mạch nghịch lưu truyền thống thì mạch nghịch lưu đa bậc hình T có
hiệu suất cao hơn mà lại sử dụng ít linh kiện đóng ngắt hơn. Qua đó giúp giảm chi
phí và tăng hiệu quả sử dụng.
Về cơ bản mạch nghịch lưu 3 pha 3 bậc hình T hoạt động sẽ có 3 mức trạng thái:
Mạch nghịch lưu hình T hoạt động với 6 chế độ cho mỗi pha bao gồm 3 chế độ
với dòng điện tích cực và 3 chế độ dòng thụ động:
2.3.1 Giới thiệu mạch nghịch lưu 3 pha 3 bậc hình T tăng áp
Nghịch lưu sử dụng trong ứng dụng hiện nay phân làm hai loại cơ bản: Nghịch
lưu nguồn áp - NLNA, nghịch lưu nguồn dòng - NLND.
Nghịch lưu nguồn áp được sử dụng phổ biến và có đặc điểm sau: đầu vào nghịch
lưu áp phải có tụ điện dung lượng lớn, điện áp đầu ra nghịch lưu bị giới hạn bởi điện
áp một chiều và không cho phép ngắn mạch đầu ra.
Nghịch lưu nguồn dòng sử dụng trong ứng dụng có công suất lớn và có đặt điểm
sau: đầu vào NLND phải có điện cảm giá trị lớn và cần có bộ điều chỉnh để duy trì
dòng điện không đổi, điện áp ra của NLND lớn hơn điện áp đầu vào và không cho
phép làm việc hở mạch. Như vậy, cả hai cấu hình NLNA và NLND chỉ có thể thực
hiện chức năng tăng áp hoặc giảm áp.
Hệ thống phát điện bằng pin năng lượng mặt trời có ngõ ra là một nguồn DC có
điện áp thấp, không ổn định nên chúng ta cần có một mạch nghịch lưu vừa có thể
chuyển đổi DC/AC vừa có thể tăng điện áp ngõ ra để phù hợp với thiết bị sinh hoạt
trong hộ gia đình, chung cư, nhà xưởng, hay hòa vào điện lưới quốc gia theo giá trị
mong muốn. Do đó, mạch nghịch lưu hình T đã mở ra triển vọng ứng dụng cho các
hệ phát điện như phân tán như: pin năng lượng mặt trời, fuel cell, sức gió…thích hợp
trong lưới điện.
Hình 2.4. Cấu trúc mạch nghịch lưu 3 pha 3 bậc hình T tăng áp
Cấu trúc mạch động lực đồng nhất không có sự phân biệt rõ các tầng biến đổi
công suất. Điện áp DC đầu vào được tăng áp nhờ chuyển mạch bởi các khóa S1 và
S2. Cuộn cảm L1 để dòng điện liên tục trong quá trình chuyển mạch bởi các khóa S1
và S2. Giá trị của tụ C1 và C2 sẽ bằng nhau để chia đôi cân bằng điện áp. So với
mạch nghịch lưu NPC truyền thống, mạch nghịch lưu hình T cho phép giảm được 3
IGBT và 1 cuộn dây so với mạch nghịch lưu NPC truyền thống.
Đề tài nghiên cứu của nhóm sẽ sử dụng mạch nghịch lưu hình T điều khiển bằng
cầu diode kẹp sẽ có ưu điểm hơn mạch nghịch lưu hình T truyền thống: giảm 1 IGBT
cho mỗi nhánh giữa, sẽ giúp giảm bớt xung kích điều khiền và các IC liên quan.
Đề tài sẽ nghiên cứu mạch nghịch lưu 3 pha 3 bậc hình T điều khiển bằng cầu
diode kẹp tăng áp bằng chuyển mạch LC hướng đến ứng dụng cụ thể cho hệ phát điện
sử dụng pin năng lượng mặt trời.
Hình 2.5. Mạch nghịch lưu 3 pha 3 bậc hình T tăng áp bằng chuyển mạch LC
Nguyên lý hoạt động của mạch nghịch lưu 3 pha 3 bậc hình T tăng áp bằng
chuyển mạch LC được giải thích dựa trên mạch điện tương đương 1 pha như hình 2.6
Mạch nghịch lưu 3 pha 3 bậc hình T tăng áp bằng chuyển mạch LC hoạt động
dựa trên 3 trạng thái chính: trạng thái mức “không”, trường hợp không ngắn mạch và
trường hợp ngắn mạch. Đối với trường hợp ngắn mạch và không ngắn mạch, dòng
điện qua cuộn cảm phải liên tục. Để đảm bảo điều này thì giá trị của cuộn cảm phải
đủ lớn để duy trì dòng điện, nếu cuộn cảm có giá trị nhỏ thì dòng điện sẽ có độ đập
mạch lớn, hay có thể bị gián đoạn. Tùy thuộc vào công suất yêu cầu của phụ tải mà
giá trị của các cuộn cảm và tụ điện được thiết kế và lựa chọn để đảm bảo độ đập mạch
của dòng điện, điện áp cho phép của mạch nghịch lưu.
Hình 2.7. Trạng thái + VDC ở trường hợp không ngắn mạch
Ở trường hợp không ngắn mạch, cuộn cảm thực hiện quá trình nạp xả năng
lượng qua mạch nghịch lưu cấp điện cho phụ tải, điện áp đầu ra lúc này sẽ có 2 giá
trị là +Vdc/2 hoặc –Vdc/2.
Ở hình 2.7, các IGBT S1, S2, Sa3, Sa2 sẽ mở, IGBT Sa1 sẽ đóng để tạo điện
áp +Vdc.
Điện áp đặt lên cuộn cảm L trong trường hợp không ngắn mạch là:
Hình 2.8. Trạng thái -VDC ở trường hợp không ngắn mạch
Ở hình 2.8, các IGBT S1, S2, Sa3, Sa1 sẽ mở, IGBT Sa2 sẽ đóng để tạo điện
áp -Vdc.
Dòng điện đặt lên các phần tử trong trạng thái không ngắn mạch là:
I C = IL (3)
Hình 2.9. Mạch tương đương 1 pha ở trường hợp mức "không"
Ở trường hợp mức “không” các IGBT S1, S2, Sa1, Sa2 sẽ mở, chỉ có nhánh
nghịch lưu ở giữa IGBT Sa3 được đóng lại để tạo điện áp 0.
Điện áp của mạch nghịch lưu ở trạng thái mức “không” là:
Vout = 0 (5)
Điện áp đặt lên cuộn cảm L trong trạng thái mức “không” là:
Hình 2.10. Mạch tương đương 1 pha ở trạng thái ngắn mạch
Ở trường hợp ngắn mạch, cho phép ngắn mạch một hoặc hai hoặc cả ba IGBT
mạch nghịch lưu hình T, ví dụ như hình 2.10 là ngắn mạch 2 IGBT Sa1, Sa2, Sa3 của
pha A. Cả 3 IGBT Sa1, Sa2 và Sa3 sẽ đóng đồng thời với 2 IGBT S1, S2.
Tại thời điểm ngắn mạch, các cuộn cảm thực hiện quá trình nạp điện áp từ tụ
điện và nguồn DC. Dòng điện tải đầu ra đối với tải trở cảm của mạch nghịch lưu sẽ
được duy trì liên tục qua hệ thống các Diode của các IGBT S1, S2, Sa1 và Sa2. Trong
trường hợp ngắn mạch thì điện áp đầu ra sẽ bằng 0, vì mạch nghịch lưu đã bị ngắn
mạch đầu vào.
Vout = 0 (7)
Điện áp đặt trên cuộn cảm L trong trường hợp ngắn mạch là:
Dòng điện trên các phần tử trong mạch ở trường hợp ngắn mạch là:
Gọi D là thời gian ngắn mạch trong chu kỳ sóng mang của các khóa IGBT trong
mạch nghịch lưu, do đó ta có 1-D sẽ là thời gian không ngắn mạch của các khóa
IGBT. Gọi M là hệ số điều chế độ rộng xung, ta có:
M D 1 (10)
Mà ta có điện áp trung bình qua cuộn cảm trong một chu kỳ bằng 0 nên ta có:
Vdc
VC1 VC 2 VC (13)
2(1 2 D )
M .Vdc
Vout M .VC (14)
2(1 2 D )
M
B (15)
2(1 2 D)
Điều chế độ rộng xung (Pulse-width modulation), hay điều chế thời gian xung
(Pulse-duration modulation), là một kỹ thuật điều chế được sử dụng để mã hóa một
thông điệp thành một tín hiệu xung. Mặc dù kỹ thuật điều chế này có thể được sử
dụng để mã hóa thông tin để truyền tải, việc sử dụng chính của nó là cho phép điều
khiển nguồn điện cung cấp cho các thiết bị điện, đặc biệt là để tải quán tính như động
cơ. Ngoài ra, PWM là một trong hai thuật toán chính được sử dụng trong bộ sạc pin
quang điện năng lượng mặt trời, thuật toán kia là giám sát điểm công suất cực đại.
Tần số đóng cắt PWM phải cao hơn nhiều so với tần số ảnh hưởng đến tải (các
thiết bị sử dụng điện), để dạng sóng cuối cùng được đưa tới tải phải càng mịn càng
tốt.
Ưu điểm chính của PWM đó là tổn hao công suất trên các thiết bị đóng cắt
(chuyển mạch) rất thấp. Khi khóa chuyển mạch tắt thì không có dòng điện nào đi qua,
và khi bật thì nguồn sẽ được đưa sang phụ tải, thì hầu như không có sụt áp trên thiết
bị chuyển mạch. Tổn hao công suất, là tích của điện áp và dòng điện, do đó trong cả
hai trường hợp gần như bằng không. PWM cũng hoạt động tốt với điều khiển kỹ thuật
số, mà vì tính chất bật/tắt, ta có thể dễ dàng thiết lập chu kỳ làm việc cần thiết.
Ở các mạch nghịch lưu truyền thống, trường hợp hai khóa trên một nhánh hay
còn gọi là trường hợp ngắn mạch ngõ ra thì sẽ được tránh vì trường hợp này sẽ làm
ngắn mạch mạch công suất và hư hỏng thiết bị điện tử công suất. Nhưng ở mạch
nghịch lưu có mạch tăng áp chuyển mạch bằng LC cho phép tồn tại trạng thái ngắn
mạch trong các trạng thái hoạt động của mạch.
Hình 2.11: Phương pháp điều chế độ rộng xung tổng quát
Đề tài nhóm thực hiện sẽ tiến hành điều chế độ rộng xung dựa trên phương
pháp:
Hình 2.12. Các xung kích cho mạch nghịch lưu trên pha A
vref _ a M .Sin(2 f 0t )
2
vref _ b M .Sin(2 f 0t ) (16)
3
2
vref _ c M .Sin(2 f 0t 3 )
Trong đó: vref_a, vref_b, vref_c, vref_an, vref_bn, vref_cn là điện áp tham chiếu điều khiển ngõ
ra của pha A, B, C.
Giải thuật điều chế xung điều khiển cho các khóa công suất thực hiện trong đồ
án được thể hiện ở hình 2.12 có thể giải thích như sau:
- Tại mỗi pha ta so sánh 2 sóng Sin lệch pha nhau 1800 là Sin(t) ở (16) và
-Sin(t) ở (17) với sóng mang tần số cao Vcarr.
- Với 3 pha thì các bộ sóng Sin (Sin(t) và -Sin(t)) này sẽ lệch pha nhau 1200 ở
biểu thức (16) và biểu thức (17).
- Các xung ngắn mạch được tạo bằng việc so sánh sóng mang với 2 tín hiệu điện
áp cố định (Vdc) kí hiệu là Vsh (Vshoot_high) và Vsl (Vshoot_low) như trong hình 2.12.
Biên độ của tín hiệu Vdc này sẽ quyết định đến giá trị độ lợi tăng áp.
- Để đảm bảo trường hợp ngắn mạch không cản trở trạng thái hoạt động (hoặc
trường hợp không ngắn mạch), trạng thái ngắn mạch được thêm vào trong trạng thái
mức “không” trong mỗi chu kỳ chuyển mạch như trong hình 2.12.
- Các xung ngắn mạch được cộng thêm vào các khóa trên cùng một nhánh để
tạo ra trường hợp ngắn mạch.
- Việc ngắn mạch tín hiệu cổng (‘S1’ và ‘S2’) được đưa đến các thiết bị chuyển
mạch trong mạng trung gian qua đó giúp tăng điện áp một chiều ngõ vào.
va Vm .Sin(2 f 0t )
2
vb Vm .Sin(2 f 0t ) (18)
3
2
vc Vm .Sin(2 f 0t 3 )
Trong đó: va, vb, vc, van, vbn, vcn là điện áp ngõ ra của pha A, B, C.
Vm, fo lần lượt là điện áp ngõ ra cực đại và tần số ngõ ra.
Từ (18), ta có:
2
vab va vb Vm .Sin(2 f o t ) Vm .Sin(2 f o t )
3
2.Vm .Cos(2 f o t ).Sin ( )
3 3
3.Vm .Cos(2 f ot )
3
3.Vm .Sin( 2 f o t )
2 3
3.Vm .Sin(2 f o t ) (19)
6
2 2
vbc vb vc Vm .Sin(2 f ot ) Vm .Sin(2 f ot )
3 3
2
2.Vm .Cos(2 f o t ).Sin( )
3
3.Vm .Cos(2 f ot )
3.Vm .Sin( 2 f ot )
2
3.Vm .Sin(2 f o t ) (20)
2
2
vca vc va Vm .Sin(2 f o t ) Vm .Sin(2 f ot )
3
2.Vm .Cos(2 f o t ).Sin( )
3 3
3.Vm .Cos(2 f ot )
3
3.Vm .Sin( 2 f ot )
2 3
5
3.Vm .Sin(2 f o t ) (21)
6
Từ (19),(20),(21):
vab 3.Vm .Sin(2 f o t )
6
vbc 3.Vm .Sin(2 f o t ) (22)
2
5
vca 3.Vm .Sin(2 f ot 6 )
va = 0 (23)
Từ (19) và (23), ta có:
vb va vab 0 3.Vm .Sin(2 f o t )
6
3.Vm .Sin( 2 f o t )
6
7
3.Vm .Sin(2 f ot ) (24)
6
Từ (23),(24),(25), ta được:
va 0
7
vb 3.Vm .Sin(2 f ot )
(26)
6
5
vc 3.Vm .Sin(2 f o t 6 )
Vậy sau khi gặp sự cố trên 1 pha, các pha còn lại là B và C sẽ thay đổi góc pha
trong thuật toán điều khiển. Và độ lệch pha giữa B và C sẽ là 600.
Như vậy có thể thấy rằng, tính hiệu đưa vào bộ nghịch lưu là sự kết hợp giữa
xung ngắn mạch cũng như tín hiệu phát ra từ việc so sánh các tín hiệu điều chế và tín
hiệu sóng mang.
NGUỒN DC
NGUỒN
ĐẦU VÀO
MẠCH
MẠCH
DSP FPGA NGHỊCH TẢI 3 PHA
KÍCH
LƯU
MẠCH
MÁY TÍNH
CẢM BIẾN
Khối máy tính: Nạp chương trình cho card DSP thông qua phần mềm Code
Composer Studio. Đọc các giá trị biến nhớ, thanh ghi khi DSP hoạt động.
Khối DSP: Nhận chương trình từ máy tính, tạo xung ngõ ra cho mạch kích.
Khối FPGA: thực hiện các thuật toán logic.
Khối nguồn: Nguồn DC 5V cấp cho DSP, FPGA, ±12V cho mạch kích và
mạch cảm biến.
Khối mạch kích: nhận tín hiệu xung từ card DSP 3.3V chuyển thành ±15V
kích cho IGBT hoạt động.
Khối mạch nghịch lưu: Biến đổi điện áp một chiều ngõ vào thành điện áp
xoay chiều ngõ ra.
Khối mạch cảm biến: Đọc giá trị điện áp ngõ ra, đưa về DSP để nhận diện
và xử lý lỗi.
Khối tải 3 pha: thường sử dụng động cơ không đồng bộ 3 pha, thiết bị công
nghiệp, thiết bị gia dụng trong gia đình,…
Khối nguồn DC đầu vào: là nguồn một chiều cần nghịch lưu, ví dụ: ắc-qui,
nguồn pin năng lượng mặt trời,…
3.3 GIỚI THIỆU THÀNH PHẦN LINH KIỆN TRONG CÁC KHỐI
3.3.1 Tổng quan về card xử lý tín hiệu số TMS320F28335
DSP (Digital Signal Processor) hiểu đơn giản là một loại vi xử lý đặc biệt.
Chúng cũng có tất cả các bộ phận cơ bản như: CPU, bộ nhớ, tập lệnh,… Điểm khác
biệt chủ yếu là ở chỗ: DSP sẽ có những điều chỉnh về thiết kế phần cứng và tập lệnh
sao cho quá trình tính toán, xử lý dữ liệu diễn ra nhanh nhất có thể và đáp ứng được
cho các ứng dụng đòi hỏi tính thời gian thực. Có tới hàng trăm vi xử lý ngoài thị
trường để lựa chọn và mỗi nhóm trong đó sẽ được sản xuất để phù hợp cho mỗi lĩnh
vực nhất định. DSP được thiết kế cho lĩnh vực xử lý tín hiệu, do đó nó sẽ tốn ít thời
gian, năng lượng và tài nguyên hơn các bộ xử lý đa mục đích (general-purpose
processor) khi thực thi các tác vụ xử lý tín hiệu.
TMS320F28335 là vi xử lý tín hiệu số 32 bit thuộc dòng giá rẻ C2000 của
hãng Texas Intruments. DSP TMS320F28335 được sử dụng rất rộng rãi hiện nay
trong các phòng thí nghiệm, trong ngành công nghiệp tự động hóa, robot, điện tử
công suất và các lĩnh vực cơ điện tử tiên tiến khác. DSP TMS320F28335 được trang
bị nhân hỗ trợ tính toán số thực với dấu phẩy động (FPU).
- Công nghệ CMOS tĩnh hiệu năng cao: lên đến 150MHz (6.67ns Cycle Time).
- 512 KB bộ nhớ Flash, 68 KB Ram.
- Có 16 kênh ADC 12 bit (0 - 3V) cho phép thời gian chuyển đổi nhanh (80ns).
- 18 kênh PWM trong đó có 6 kênh tốc độ cao sử dụng chức năng truy cập bộ
nhớ trực tiếp DMA.
- Có 96 ngắt, 88 chân giao tiếp vào ra GPIO.
- 3 Timer 32-bit.
- Giao tiếp: CAN, SCI, SPI, I2C, McBSP.
Code Composer Studio (CCS) là phần mềm dùng để lập trình cho DSP. Phần
mềm này được phát triển bởi Texas Instuments (TI) nhằm hỗ trợ khách hàng trong
việc tiếp cận và phát triển các ứng dụng với sản phẩm của hãng. Với giao diện làm
việc trực quan và dễ sử dụng, người dùng có thể sử dụng các ngôn ngữ phổ biến như
C, C++ để lập trình một cách dễ dàng. Ngoài ra, việc phát triển các ứng dụng với card
DSP TMS320F28335 còn được hỗ trợ tối đa bởi các tài nguyên phong phú từ TI như
các thư viện, chương trình mẫu, tài liệu giảng dạy…
FPGA được viết tắt bởi cụm từ “Field-programmable gate array”: là một
loại mạch tích hợp cỡ lớn dùng cấu trúc mảng phần tử logic mà người dùng có thể
lập trình được. Một vi mạch FPGA cấu tạo gồm các bộ phận:
mạch FPGA này có kích thước nhỏ gọn, chi phí thấp nhưng vẫn đảm bảo đáp ứng
được nhu cầu thực hiện của đề tài.
Việc sử dụng FPGA sẽ có được một lợi thế to lớn là có thể tái cấu trúc được
phần cứng (mạng lưới các cổng logic) một cách dễ dàng bằng cách lập trình với phần
mềm Altera Quatus II, qua đó phù hợp cho mục đích nghiên cứu và phát triển tại các
phòng thí nghiệm. Trong khi đó, việc sử dụng các linh kiện IC logic rời trên một
board mạch in tuy có giá thành rẻ hơn nhưng lại không thể tái sử dụng cho các lần
sau.
G1215S-1W:
Pin 1 2 5 6 7
ly về điện giữa đầu vào và đầu ra. Cấu tạo của opto gồm một LED phát và một LED
thu là photo đi-ốt hay photo transitor, cả hai được tích hợp nằm bên trong một vỏ bọc
kín. Opto rất hay được sử dụng trong các hệ thống điện-điện tử công suất lớn, dùng
để ngăn các xung điện áp cao hay các phần mạch điện công suất lớn có thể làm hư
hỏng các ngõ điều khiển công suất nhỏ trên một bo mạch (như các các ngõ ra của vi
xử lý).
Mạch chỉnh
Variac Máy biến áp lưu cầu 3 Bộ tụ lọc
pha
Hình 3.11. Sơ đồ mạch điện bên trong cảm biến điện áp LV-20P.
Đặc điểm kỹ thuật:
- Dòng sơ cấp danh định Ipn: 10 mA.
- Phạm vi đo lường của dòng sơ cấp Ipm: 0…±14 mA.
- Giới hạn điện trở đo lường: 100 – 350 Ω (tương ứng điện áp nguồn
cung cấp ±15V, dòng sơ cấp ngõ vào ±10 mA (max).
- Dòng thứ cấp hiệu dụng ngõ ra: 25 mA.
- Điện áp nguồn cấp: ±12…15 V.
Hình 3.14. Khối điều chỉnh mức khuếch đại của tín hiệu.
Giá trị điện áp ngõ ra V1 của mạch khuếch đại đảo hình 3.14 được biểu
diễn bởi:
V0 = −Vin · (27)
V1 = −V0 · (28)
Trong đó R1, R2, R3 là các điện trở còn R4 được thay thế bằng một
biến trở để có thể điều chỉnh hệ số khuếch đại tín hiệu một cách linh hoạt, phù
hợp cho việc thí nghiệm với các mức điện áp ngõ vào khác nhau.
Giá trị của các điện trở R5, R6 được lựa chọn dựa theo công thức (29)
để giá trị điện áp ngõ ra V2 dao động trong đoạn [0; +3V] khi ngõ vào là
[-1.5V; +1.5V] tương ứng.
Ở ngõ ra của mạch cảm biến, một Zener 3V cần thiết được sử dụng để
ghim áp 3V phòng trường hợp điện áp ngõ ra vượt quá ngưỡng cho phép, qua
đó bảo đảm an toàn cho vi xử lý DSP.
- Phần mềm: Giới thiệu về phần mềm CCS, Quartus II và cách thao tác trên phần
mềm, cách mô phỏng…
a. Module nguồn
Mạch nguồn công suất của mô hình được cấp bởi Variac. Để đảm bảo cho tính
an toàn cho mạch nghịch lưu và khi thực nghiệm, nguồn sẽ được đưa từ từ tăng dần
bằng Variac cho mô hình. Sau khi qua Variac, nguồn điện xoay chiều sẽ được đi qua
module máy biến áp, sau đó sẽ đi qua mạch chỉnh lưu cầu và tụ để lọc phẳng. Khi đó
nguồn điện DC sẽ được cấp cho mạch công suất.
Mạch chỉnh
Variac Máy biến áp Bộ tụ lọc
lưu cầu 3 pha
- Sơ đồ nguyên lý:
- Sơ đồ mạch in:
- Sơ đồ nguyên lý:
- Sơ đồ mạch in:
- Sơ đồ nguyên lý:
- Sơ đồ mạch in:
- Điện áp ngõ ra được đo trên Oscilloscope có độ gợn khá nhỏ và hoạt động tốt.
- Bước 1: Dùng nguồn 5VDC cấp vào cho card DSP, sau đó cấp tín hiệu ngõ ra
của card DSP vào tín hiệu đầu vào FPGA.
- Bước 2: Dùng nguồn 5VDC cấp vào cho FPGA, sau đó cấp tín hiệu ngõ ra của
FPGA vào tín hiệu đầu vào của mạch kích.
- Bước 3: Dùng nguồn 12VDC cấp vào cho mạch kích, sau đó đo ngõ ra của
mạch kích dạng sóng có tương tự như dạng sóng vào, và có biên độ 15V.
- Ngõ ra mạch kích được có biên độ 15V cấp cho mạch công suất.
- Bước 1: In mạch in ra giấy sau đó dùng bàn là ủi mạch in lên board đồng, dùng
bút lông kẻ lại vết mực đã mất, cuối cùng ngâm board mạch vào dung dịch nước rửa
mạch.
- Bước 2: Dùng máy khoan lỗ và lắp các linh kiện lên board đồng.
- Bước 3: Gắn IGBT, tụ điện, cuộn cảm và các linh kiện khác lên board đồng.
- Bước 4: Cấp tín hiệu ngõ vào cho mạch. Sử dụng Oscilloscope đo tín hiệu ngõ
ra.
- Mạch ổn định: Dạng sóng ngõ ra như mong muốn (dạng sóng gần dạng sóng
mô phỏng)
Tiến hành lắp ráp và kết nối các module đã hoàn thiện bao gồm: module mạch
nguồn, mạch tăng áp LC, mạch công suất, mạch kích, FPGA, DSP và module tải với
điện trở (32Ω), cuộn cảm (1mH), tụ lọc.
Sau khi kết nối xong, ta tiến hành kiểm tra thông mạch.
Từ kích thước của những module nhóm sinh viên tiến hành thiết kế mô hình của
đồ án. Mô hình sẽ có 2 tầng như sau:
- Tầng phía dưới giành cho module mạch nguồn cùng các biến áp, công tắc, tụ
lọc nguồn, cảm biến áp và CB.
- Tầng phía trên là ngõ vào ra của mạch công suất, mạch tăng áp LC, mạch kích,
FPGA và card DSP.
Tiến hành lắp ráp và kết nối các module đã hoàn thiện bao gồm: module mạch
nguồn, mạch tăng áp LC, mạch công suất, mạch kích, FPGA, DSP và module tải với
điện trở (32Ω), cuộn cảm (1mH), tụ lọc.
Sau khi kết nối xong, ta tiến hành kiểm tra thông mạch.
BẮT ĐẦU
ĐÚNG
D = 0.4
D = 0.33
SinA = 0
Pha A Pha A
Pha B Pha B
Pha C Pha C
BẮT ĐẦU
Lưu đồ giải thuật trên áp dụng để tạo xung điều khiển cho các IGBT (Sa1-Sa2-
Sa3) pha A và ta làm tương tự cho các pha còn lại là pha B và pha C bằng cách dịch
sóng Sin lần lượt 1200
4.5.1 Sơ đồ mô phỏng
Hình 4.21. Khối tạo xung kích điển hình cho 1 pha.
a b
Hình 4.23. Xung kích cho khóa Sa1-Sa2-Sa3
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
a b
Hình 4.24. Xung kích cho khóa Sb1-Sb2-Sb3
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
a b
Hình 4.25. Xung kích cho khóa Sc1-Sc2-Sc3
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
Khi hoạt động bình thường dạng sóng các xung kích cho các IGBT trên pha A,
pha B và C cũng có hình dạng giống nhau như hình 4.23a tuy nhiên các xung trên
pha B và C sẽ lần lượt lệch 1200 so với các xung kích trên pha A như hình 4.24a và
4.25a.
Sự lệch pha các xung kích khi hoạt động bình thường được thể hiện trên hình
4.26a với điển hình là xung kích S1 của 3 pha A – B – C.
Khi hệ thống bị sự cố và khắc phục bằng thay đổi chương trình điều khiển, dạng
sóng các xung kích sẽ có sự thay đổi như hình 4.23b, 4.24b, 4.25b. Các xung trên pha
C sẽ lệch 600 so với các xung kích trên pha B như hình 4.26b.
a b
Hình 4.26. Xung kích cho khóa Sa1-Sb1-Sc1
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
a b
Hình 4.27. Dạng sóng điện áp pha
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
a b
Hình 4.28. Dạng sóng điện áp dây
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
a b
Hình 4.29. Dạng sóng điện áp cực
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH 55
CHƯƠNG 4. THI CÔNG HỆ THỐNG
a b
Hình 4.30. Dạng sóng dòng điện ngõ ra
(a) Khi hoạt động bình thường (b) Khi khắc phục sự cố trên pha A
Về cơ bản ta nên thực nghiệm theo quy trình như sau để đảm bảo rằng mô hình
có thể làm việc một cách ổn định và có thể kiểm sát được các lỗi hay thiếu xót trong
quá trình thao tác.
Bước 1: Bật công tắc cấp nguồn cho DSP và FPGA hoạt động.
Bước 2: Nhúng chương trình từ CCS trên máy tính xuống DSP TMS320F28335.
Bước 3: Nhúng chương trình từ Quartus trên máy tính xuống FPGA Cyclone II
EP2C5T144C8.
Bước 4: Bật công tắc cấp nguồn mạch kích hoạt động.
Bước 5: Kiểm tra dạng xung kích trên các IGBT để chắc chắn DSP và FPGA
đã hoạt động chính xác theo yêu cầu.
Bước 7: Vặn Variac dần cho đến khi đạt giá trị áp DC mong muốn (75V).
Quy trình thao tác được thể hiện qua hình 4.31
PC Nguồn DC
2 3
7
Mạch điện tử 8
DSP FPGA Mạch kích Tải
công suất
1 4
Nguồn 5v Nguồn 12v Cảm biến áp
Ta thực thiện cấp nguồn cho DSP và FPGA sau đó nhúng chương trình xuống
DSP và FPGA. Tiếp tục cấp nguồn cho mạch kích và tiến hành đo xung trên IGBT.
Cấp nguồn DC cho mạch công suất bằng cách vặn dần Variac cho tới khi đạt
giá trị mong muốn (75V) và bắt đầu đo các thông số.
Nhóm thực hiện giả lập sự cố lỗi mất pha A bằng một switch gạt On-Off.
Lưu ý: khi vặn Variac đạt giá trị mong muốn ta đo thông số nhanh chóng rồi trả
Variac về 0, cứ lần lượt như vậy cho đến khi đo hết các thông số. Việc này làm giảm
thời gian hoạt động của mạch qua đó giảm tổn hao do nhiệt giúp cho việc lấy kết quả
chính xác hơn.
Việc mô phỏng cấu hình bộ nghịch lưu ba pha ba bậc mới đã được thực hiện trên
phần mềm Psim, và để kiểm tra lại các kết quả này thì một mô hình thử nghiệm đã được
nhóm thực hiện đề tài xây dựng tại phòng thí nghiệm Điện tử công suất nâng cao. Quá
trình thực nghiệm bộ nghịch lưu cũng đã được tiến hành ở cả hai điều kiện hoạt động
của mạch: điều kiện hoạt động bình thường và trong điều kiện gặp sự cố mất pha A
giống như trong mô phỏng ở chương 4.
Hình 5.3. Dạng sóng điện áp cực (Van) trước lỗi và sau lỗi.
Hình 5.4. Dạng sóng điện áp pha (Vph) trước lỗi và sau lỗi.
Dạng sóng điện áp dây giữa pha A và pha B (Vab).
Hình 5.5. Dạng sóng điện áp dây (Vab) trước lỗi và sau lỗi.
Dạng sóng điện áp trên tải R (Vr).
Hình 5.6. Dạng sóng điện áp trên tải R (Vr) trước lỗi và sau lỗi.
Dạng sóng dòng điện qua tải Ia, Ib, Ic.
Hình 5.7. Dạng sóng dòng điện qua tải trước lỗi và sau lỗi.
Tổng độ méo hài (THD).
Hình 5.8. Tổng độ méo hài (THD) của dòng điện trước lỗi và sau lỗi.
Hình 5.9. Dạng sóng điện áp trên tụ C1, C2 trước lỗi và sau lỗi.
Dạng sóng dòng điện qua cuộn dây L.
Hình 5.10 Dạng sóng dòng điện qua cuộn dây L trước lỗi và sau lỗi.
cũng ảnh hưởng đến tổng độ méo hài của dòng điện qua tải. Theo quan sát trên hình 5.7
với THD tăng từ 1.90% lên 3.55% cho thấy chất lượng dòng điện sẽ suy giảm sau khi
xảy ra lỗi, tuy nhiên giá trị THD này vẫn còn nằm trong ngưỡng cho phép (<5%), do đó
vẫn có thể tiếp tục cấp cho tải hoạt động bình thường.
Quá trình mô phỏng và thực nghiệm bộ nghịch lưu đã được tiến hành với các thông
số được liệt kê như ở bảng 5.1 dưới đây:
Bảng 5.1 Các thông số được sử dụng trong bộ nghịch lưu 3 pha
Thông số Giá trị
Điện áp DC ngõ vào 75V
Cuộn cảm L 3mH
Tụ điện C1, C2 2200uF
Tải trở 16Ω
Tải cảm 1mH
Tần số sóng mang 15kHz
Với các kết quả vừa trình bày ở trên ta có thể thấy các dạng sóng điện áp ngõ ra
của bộ nghịch lưu đo được có hình dạng giống với lý thuyết mô phỏng khi hoạt động
trong cả hai điều kiện bình thường và xảy ra sự cố. Về mặt biên độ thì có sự sai lệch
tương đối khi so với lý thuyết, điều này có thể chấp nhận được vì các linh kiện ngoài
thực tế không thể đạt được các trạng thái và thông số lý tưởng như trong lý thuyết mô
phỏng. Chúng ta có thể điều chỉnh lại về mặt biên độ dễ dàng bằng cách hiệu chỉnh lại
các hệ số ngắn mạch D và hệ số điều chế M trong chương trình điều khiển cho phù hợp
với điện áp ngõ ra thực tế. Để cải thiện độ chính xác điện áp ngõ ra, ta có thể sử dụng
cảm biến đọc điện áp ngõ ra sau đó hồi tiếp về DSP để điều chỉnh các hệ số M và D một
cách tự động để đạt được điện áp ngõ ra mong muốn. Với việc chỉ cần điều chỉnh lại các
thông số trong chương trình điều khiển DSP thay vì tác động đến phần cứng như điều
chỉnh điện áp ngõ vào cũng cho thấy ưu điểm của phương pháp điều khiển bộ nghịch
lưu bằng phần mềm khi so với điều khiển bằng phần cứng. Ngoài ra các yếu tố khác
cũng ảnh hưởng đến kết quả thực nghiệm như: nhiễu từ lưới điện bên ngoài, nhiễu sinh
ra từ quá trình IGBT đóng cắt với tần số cao, nhiễu gây ra khi chạy tải cảm, hiện tượng
trùng dẫn gây ra do các linh kiện chuyển mạch IGBT có thời gian đóng nhanh nhưng
ngắt chậm, đáp ứng tần số của các diode… Trong số các yếu tố gây ảnh hưởng đó, nhiễu
BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH 63
CHƯƠNG 5. KẾT QUẢ_NHẬN XÉT_ĐÁNH GIÁ
từ phía bên mạch nghịch lưu gây ra đưa ngược trở về làm ảnh hưởng đến chất lượng
dạng sóng của mạch kích đã được quan sát thấy từ thực nghiệm. Cụ thể, khi điện áp đầu
ra càng lớn thì nhiễu tác động lên dạng sóng xung kích càng tăng, nhẹ thì các xung nhiễu
này làm cho IGBT phát nóng từ đó giảm hiệu suất làm việc và cũng gây tổn hao một
phần năng lượng của hệ thống, còn nặng thì có thể làm cho IGBT đóng cắt không chính
xác như đã thiết kế từ ban đầu gây hư hỏng hệ thống. Có thể giảm thiểu sự ảnh hưởng
này gây ra bằng cách thiết kế bộ phận lọc nhiễu phù hợp, tuy nhiên vì giới hạn của đề
tài nên nhóm chưa nghiên cứu đến nội dung này.
Các sai số của thiết bị đo ảnh hưởng tới tính chính xác của kết quả.
Sai số gây ra do người đọc kết quả trên màn hình dao động ký.
6.2 HƯỚNG PHÁT TRIỂN
Xây dựng mô hình với công suất lớn hơn.
Nâng cao số bậc điện áp ngõ ra để dạng sóng gần Sin hơn.
Thu gọn kích thước của mô hình.
Có hồi tiếp để đảm bảo ổn định điện áp ngõ ra.
Phát triển giải thuật giúp phát hiện và xử lý lỗi ngắn mạch ở nhánh nghịch
lưu. Khi bị ngắn mạch ở một nhánh nghịch lưu bất kỳ thì nhánh đó sẽ bị
cách ly và đưa về hoạt động ở chế độ lỗi hở mạch, đảm bảo hệ thống vẫn
có thể hoạt động bình thường.
Nghiên cứu thiết kế bộ phận lọc nhiễu điện áp đầu ra của bộ nghịch lưu.
Cân bằng điện áp trên tụ.
[1]. Hoàng Ngọc Văn, "Giáo trình Điện tử công suất", Trường Đại Học Sư Phạm Kỹ
Thuật Tp.HCM, 2014.
[2]. Bin Wu, "High Power Converter and AC Drives", The Institute of Electrical and
Electronics Engineers, 2016.
[4]. Anderson, J., Peng, F.Z. "Four Quasi-Z-Source Inverters". 2008 IEEE Power
Electronics Specialists Conf., Rhodes, 2008, pp. 2743–2749.
[6]. Husev, O., Roncero-Clemente, C., Romero-Cadaval, E., et al.: "Single phase
three-level neutral-point-clamped quasi-Z source inverter", IET Power Electron., 2015,
8, (1), pp. 1–10.
[7]. Manoranjan Sahoo, "A Three Level LC-Switching Based Voltage Boost NPC
Inverter", IEEE Transactions on industrial electronics, 2016.
[10]. Bách khoa toàn thư mở Wikipedia, "Field-programmable gate array (FPGA)".
[11]. Nguyễn Công Thành, Trần Trung Vỹ, "Xây dựng mô hình nghịch lưu 3 pha 3
bậc hình T tăng áp”, Đồ án tốt nghiệp, Trường ĐH Sư Phạm Kỹ Thuật Tp.HCM, 2017.
PHỤ LỤC
Code Composer Studio là môi trường phát triển tích hợp (IDE) được phát triển bởi
Texas Instuments (TI) nhằm hỗ trợ khách hàng trong việc tiếp cận và phát triển các
ứng dụng với sản phẩm của hãng nó bao gồm bộ tối ưu hóa trình biên dịch C, C++,…
IDE này có môi trường làm việc trực quan cung cấp một giao diện người dùng duy
nhất. Đây là sự kết hợp giữa Programer và Debugger.
Với CCS, việc phát triển các ứng dụng với card DSP TMS320-F28335 sẽ được hỗ
trợ tối đa các tài nguyên phong phú từ TI.
b. Hướng dẫn download
Thông tin phần mềm CCS bản 6.0.1 và link download xem tại trang chủ TI:
http://www.ti.com/
Hoặc download tại: http://processors.wiki.ti.com/index.php/Download_CCS
c. Hướng dẫn cài đặt
Theo khuyến cáo thì ta nên tắt các chương trình diệt virus.
Ta tìm đến vị trí file cài đặt => Double Click vào file ccs_setup_6.x.x.exe.
Chọn “I accept the terms of the license agreement.” => Nhấp “Next”.
Màn hình “Choose Installation Location” hiện ra.
Chọn đường dẫn để chứa thư mục cài đặt => Nhấn “Next”.
Tùy chọn gói cài đặt => tick vào ô C2000 32-bit Real-time MCUs => “Next”
Chọn Finish
Nhấn Finish để kết thúc quá trình cài đặt. Cài đặt hoàn tất.
Sau khi cài đặt hoàn tất ta tiến hành tạo và viết chương trình:
- Tạo Project
Tại khung bên trái chọn “Build” => chọn “C2000 Compiler” => chọn “Include
Options”
Tại khung phía dưới bên phải: Nhấp biểu tượng “ADD”
Chọn “OK”.
a. Giới thiệu
Phần mềm thiết kế Altera Quartus II là một môi trường thiết kế đa cấp bậc dễ dàng
thích ứng với nhu cầu trong tất cả các giai đoạn thiết kế FPGA và CPLD. Phần mềm
Quartus II cung cấp năng suất và hiệu suất cao nhất cho Altera FPGAs, CPLDs và
HardCopy ASICS.
Quartus II là phần mềm cung cấp sự tổ hợp, sự sắp đặt và định tuyến cao cấp.
- Các tính năng giảm thời gian biên dịch bao gồm:
+ Hỗ trợ bộ đa xử lý.
+ Biên dịch lại nhanh chóng.
+ Biên dịch gia tăng.
b. Hướng dẫn download
Chọn “Next”
Chọn “Next”
Chọn “Next”.
+ Sau khi chọn “Create a New Project” ở cửa sổ nêu trên hoặc “File” => “New
Project Wizard” ta có màn hình trên => Chọn “Next”.
+ Chọn đường dẫn để lưu. Đặt tên cho dự án mới => Nhấn “Next”
=>Nhấn “Finish”.
Lưu ý tên chương trình bắt buộc phải trùng tên với tên Project đã tạo.
Bước 3: Tiến hành biên dịch.
Nhấn biểu tượng Start Compilation trên thanh công cụ như hình trên.
Bước 4: Cấu hình I/O + Sau khi biên dịch => Chọn “Pin Planner” trên thanh công
cụ để cấu hình I/O cho FPGA như hình bên dưới
+ Màn hình “Pin Planner” hiện ra cho phép cài đặt các chân.
+ Định cấu hình các I/O không sử dụng ở mức tổng trở cao.
Chọn “Assignments” => “Device”.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Graduation_Project is
Port ( SinA_0, SinA_Carr, SinAn_Carr: in STD_LOGIC;
SinB_0, SinB_Carr, SinBn_Carr: in STD_LOGIC;
SinC_0, SinC_Carr, SinCn_Carr: in STD_LOGIC;
Carr_VSH, VSL_Carr: in STD_LOGIC;
SA1, SA2, SA3: out STD_LOGIC;
SB1, SB2, SB3: out STD_LOGIC;
SC1, SC2, SC3: out STD_LOGIC;
S1, S2: out STD_LOGIC);
end Graduation_Project;
S1 <= Short;
S2 <= Short;
end Behavioral;