BỘ GIAO THÔNG VẬN TẢI

HỌC VIỆN HÀNG KHÔNG VIỆT NAM

KHOA ĐIỆN TỬ VIỄN THÔNG HÀNG KHÔNG

BÁO CÁO MÔN HỌC

“KHUẾCH ĐẠI CÔNG SUẤT TẦN SỐ VÔ TUYẾN
CHẾ ĐỘ D”

Môn học: ĐIỆN TỬ THÔNG TIN

Giáo viên hướng dẫn : TS. LÂM MINH LONG
Nhóm thực hiện: Nhóm 2
Lớp: 18ĐHĐT01 – 010100014502

TP. Hồ Chí Minh – tháng 10 năm 2021

 NHẬN XÉT CỦA GIẢNG VIÊN
Nội dung:...........................................................................................................
............................................................................................................................
............................................................................................................................
Trình bày: .........................................................................................................
............................................................................................................................

STT Họ tên sinh vên Mã số SV Điểm số

1 Dương Hoàng Phương 1853020005

2 Nguyễn Đặng Duy Quang 1853020021

3 Trần Văn Quang 1853020004

4 Trần Hồng Thăng 1853020006

5 Nguyễn Trung Thành 1853020010

6 Nguyễn Đoàn Quốc Thịnh 1853020016

7 Trần Quang Thịnh 1853020019

8 Võ Thị Thanh Thúy 1853020025

9 Trần Tuấn Trung 1853020030

, ngày tháng năm 2021

GIÁO VIÊN HƯỚNG DẪN
(Ký và ghi rõ họ tên)
 LỜI CẢM ƠN

Lời đầu tiên nhóm xin chân thành cảm ơn đến thầy Lâm Minh Long,
giảng viên của môn “Điện tử thông tin” đã tạo điều kiện, cung cấp tài liệu để
nhóm có thể hoàn thành nhiệm vụ được giao.
Qua bài báo cáo, nhóm được tìm hiểu nhiều về “Khuếch đại công suất
tần số vô tuyến chế độ D”, được bổ sung thêm nhiều từ ngữ chuyên ngành,
nhưng thời gian thực hiện đề tài không nhiều, kiến thức còn hạn hẹp, dù đã cố
gắng tìm kiếm nhưng không tìm được nhiều thông tin liên quan đến loại mạch
này, và trong quá trình dịch thuật không tránh khỏi những sai sót, chính vì thế
nhóm rất mong nhận được lời chỉ dẫn thêm của thầy.
Xin chân thành cảm ơn !

MỤC LỤC
CHƯƠNG 3:...........................................................................................1

“KHUẾCH ĐẠI CÔNG SUẤT TẦN SỐ VÔ TUYẾN CHẾ ĐỘ D”....1

3.1. Hoạt động lý tưởng của Bộ khuếch đại loại D:............................1

3.2. Xem xét thực tế..........................................................................11

3.3. Bộ khuếch đại Lớp BD..............................................................49

3.4. Bộ khuếch đại Lớp DE...............................................................50

3.5.Bộ nhân tần số chế độ D.............................................................56

3.6. CAD của mạch loại D................................................................59

 CHƯƠNG 3:

“KHUẾCH ĐẠI CÔNG SUẤT TẦN SỐ VÔ TUYẾN

CHẾ ĐỘ D”
 Bộ khuếch đại công suất RF chế độ D
Bộ khuếch đại chế độ D là bộ khuếch đại chế độ chuyển đổi sử dụng hai thiết
bị hoạt động được điều khiển theo cách chúng được BẬT và TẮT luân
phiên. Các thiết bị hoạt động tạo thành một công tắc hai cực xác định điện áp
hình chữ nhật hoặc dạng sóng dòng điện hình chữ nhật ở đầu vào của mạch điều
chỉnh bao gồm tải. Mạch tải chứa bộ lọc thông dải hoặc thông thấp loại bỏ các
sóng hài của dạng sóng hình chữ nhật và tạo ra đầu ra hình sin. Ở dạng đơn giản
hơn, mạch tải có thể là một mạch cộng hưởng nối tiếp hoặc song song được điều
chỉnh đến tần số chuyển mạch như vậy một mạch tải sẽ được xem xét ở
đây. Trong các ứng dụng thực tế, mạch này có thể được thay thế bằng mạch kết
hợp pi-or T băng hẹp hoặc bằng bộ lọc thông dải hoặc thông thấp (trong bộ
khuếch đại băng rộng).

3.1. Hoạt động lý tưởng của Bộ khuếch đại loại D:

 Mạch chuyển mạch điện áp bổ sung (CVS)
Mạch CVS được trình bày trong Hình 3-l (a) 1-11. Biến áp đầu vào T1 áp
dụng tín hiệu biến tần đến các gốc Q1 và Q2 ở các cực ngược nhau. Nếu biến tần
đủ để các bóng bán dẫn hoạt động như công tắc Q 1 và chuyển mạch Q2 luân
phiên giữa cắt (trạng thái TẮT) và bão hòa (trạng thái BẬT). Cặp bóng bán dẫn
tạo thành một công tắc hai cực kết nối luân phiên mạch điều chỉnh nối tiếp với
đất và Vdc.

Hình 3- 1: Mạch CVS chế độ D

(a) Mạch cơ bản

(b) Mạch lý tưởng hóa tương đương

1
 Phân tích dưới đây dựa trên các giả thiết sau
1. Mạch cộng hưởng nối tiếp được điều chỉnh đến tần số chuyển mạch f
là lý tưởng dẫn đến dòng tải hình sin. Mạch CVS yêu cầu mạch điều chỉnh nối
tiếp hoặc mạch tương đương (tạo ra dòng điện hình sin) chẳng hạn như mạng T.
Không thể sử dụng mạch điều chỉnh song song (hoặc tương đương như mạng pi)
trong mạch CVS vì nó áp đặt điện áp hình sin và công tắc hai cực áp dụng dạng
sóng điện áp hình chữ nhật.
2. Các thiết bị hoạt động hoạt động như công tắc lý tưởng điện áp bão
hòa không điện áp bão hòa bằng không và điện trở TẮT vô hạn. Hành động
chuyển đổi là tức thời và không mất dữ liệu.
3. Các thiết bị hoạt động có điện dung đầu ra rỗng.
4. Tất cả các thành phần là lý tưởng. (Điện trở ký sinh có thể có của L và
C có thể được bao gồm trong điện trở tải R, điện trở ký sinh có thể có của tải có
thể được bao gồm trong L hoặc C.) Dựa trên các giả thiết trên mạch tương
đương của Hình 3-b) thu được . Giả sử chu kỳ làm việc 50 phần trăm (đó là 180
độ bão hòa và 180 độ cắt cho mỗi bóng bán dẫn) điện áp v2 ( θ) được áp dụng
cho mạch đầu ra là một sóng vuông tuần hoàn (xem Hình 3-2).
V , 0    
v2      dc
0,     2 3.1
Where   t  2 ft

Hình 3- 2: Các dạng sóng trong mạch CVS chế độ D

Việc phân tích v2(θ) thành một chuỗi Fourier sẽ mang lại
 1 2  sin(2n  1) 
v2     Vdc    
 2  n 1 2n  1  3.2
Bởi vì mạch điều chỉnh nối tiếp là lý tưởng nên dòng điện đầu ra là hình sin

2
 2 Vdc
i0     I sin   sin 
 R 3.3
cho ra một điện áp đầu ra hình sin
2
v0     V0 sin   Vdc sin 
 3.4
Tại một thời điểm, dòng điện đầu ra hình sin chạy qua một trong hai hoặc Q 2
tùy thuộc vào thiết bị nào đang BẬT. Kết quả là dòng thu i 1(θ) và i2(θ) là một
nửa hình sin với biên độ:
2 Vdc
I 
 R 3.5
Công suất đầu ra (tiêu tán trong điện trở tải R) được cho bởi
I2 2 V 2 dc V 2 dc
P0  R  2  0.2026
2  R R 3.6
Dòng đầu vào DC là giá trị trung bình của i1(θ) (xem Hình 3-2).
2
1 I 2 V
I dc  i1      i1    d   2 dc
2 0   R
3.7
Dòng điện được rút ra từ nguồn điện một chiều có dạng một dòng xung dạng
nửa không do đó, cần phải có một tụ điện rẽ nhánh cục bộ. Trong thực tế,
khuyến nghị sử dụng một bộ lọc bổ sung trong đường cấp điện (xem Hình 3-3).
C1 và C2 thường là 1 μF 0,1 μF 0,01 μF (+470 pF ... l μF) kết hợp song song và
cung cấp khả năng bỏ qua hiệu quả cho một loạt các tần số. C 2 phải có khả năng
tích trữ đủ năng lượng để cung cấp các xung dòng điện cần thiết mà không có sự
sụt giảm điện áp đáng kể trong bộ thu Ql.

Hình 3- 3: Lọc nguồn DC trong mạch CVS

Công suất đầu vào DC được cung cấp bởi:
2 V 2 dc
Pdc  Vdc I dc  2  P0
 R 3.8
và hiệu suất của bộ thu (đối với hoạt động lý tưởng) là 100 phần trăm.
P
  0 1
Pdc 3.9
3
Khả năng đầu ra công suất đạt được bằng cách chuẩn hóa công suất đầu ra (P 0)
bằng số lượng thiết bị hoạt động (2) điện áp cực thu (Vdc) và dòng thu đỉnh (I)
P 1
CP  0   0.1592
2Vdc I 2 3.10
 Ví dụ 3.1
Mạch CVS cung cấp công suất đầu ra P0=100W khi tải R=10 ( Ω). Để có
được công suất đầu ra này, điện áp nguồn DC yêu cầu được lấy từ Công thức
(3.6), Vdc= 70.25V. Dòng điện cực thu được xác định từ Công thức (3.5), I=
4.47A và dòng điện đầu vào DC được cho bởi Công thức (3.7), I dc= 1.42 A.
Định mức thiết bị yêu cầu là Vdc và I.
Mạch hình 3-1 được gọi là mạch bán bổ sung [8, 10] vì nó sử dụng hai
bóng bán dẫn giống hệt nhau (NPN BJT hoặc MOSFET kênh N). Cấu hình bổ
sung thực sự (như được sử dụng trong bộ khuếch đại tần số âm thanh) yêu cầu
BJT NPN và PNP hoặc MOSFET kênh N và P. Ví dụ về một số mạch loại D bổ
sung thực sự được thể hiện trong Hình 3-4 [7, 8, 12, 13]. Những mạch trong
Hình 3-4(c-e) đặc biệt thú vị vì chúng không cần máy biến áp. Mạch của
Hình 3-4(c) yêu cầu hai điện áp nguồn một chiều tuy nhiên các bóng bán dẫn
không được lắp trên cùng một bộ tản nhiệt mà không có cách điện. Các mạch
của Hình 3-4 (d) và (e) chỉ sử dụng một điện áp nguồn DC và cả hai bóng bán
dẫn có thể được gắn trên một bộ tản nhiệt duy nhất (không có cách điện). Cả hai
bóng bán dẫn đều ở cấu hình bộ phát chung và cung cấp độ lợi công suất
cao. Ngược lại với mạch CVS của Hình 3-1, mạch bổ sung thực của Hình 3-4(d)
cho phép phân cực của các cổng MOSFET làm giảm yêu cầu công suất của ổ
đĩa. Các cấu hình bổ sung thực sự không thể được sử dụng trong các mạch thực
tế vì không có BJT PNP hoặc MOSFET kênh P (dành cho các ứng dụng chuyển
mạch nguồn hoặc RF) bổ sung về điện về mọi mặt cho các đối tác npn hoặc
kênh N của chúng [8, 10, 14]. Các BJT PNP và MOSFET kênh P cho các ứng
dụng này đắt hơn và có hiệu suất giảm đáng kể. Các thử nghiệm với các cặp
MOSFET chuyển đổi nguồn bổ sung gần đúng cho thấy rằng chúng không thể
được sử dụng ở tần số cao hơn vài megahertz [10]. Trong bối cảnh này, việc
phát triển thêm các cặp MOSFET hoặc BJT bổ sung thực sự sẽ cung cấp các khả
năng mới cho mạch loại D bao gồm khả năng tích hợp bộ khuếch đại và mạch
truyền động của nó trong một cấu trúc nguyên khối hoặc kết hợp.

4
 Hình 3- 4: Các mạch bổ sung loại D

 Mạch chuyển điện áp ghép nối máy biến áp (TCVS)

Mạch TCVS được trình bày trong Hình 3-5 [2, 5, 9, 11, 15, 16, 17]

Hình 3- 5: Mạch TCVS loại D

Như trong biến áp đầu vào mạch CVS, T 1 cho phép Q1 và Q2 chuyển đổi
BẬT và TẮT. Phân tích mạch dựa trên các giả định simpMer được cung cấp
trong phần Mạch chuyển mạch điện áp bổ sung (CVS) với chu kỳ làm việc 50%
được giả định. Máy biến áp đầu ra T2 lý tưởng có m vòng ở mỗi nửa cuộn sơ cấp
và n vòng ở cuộn thứ cấp. Với 0< θ < π , v2(θ) = 0 Nếu Q2 bật và Q1 tắt. Trong
trường hợp này, điện áp đi qua nửa dưới của cuộn sơ cấp là V dc (xem Hình 3-6).
Vì máy biến áp lý tưởng nên điện áp trên nửa trên của cuộn sơ cấp cũng là V dc.
Do đó đối với 0≤ θ ≤ π , v 1¿)= 2V . Đối với π ≤θ ≤ 2 π , Q bật Q tắt do đó v1 ( )  0
dc l 2

và v2 ( )  2Vdc . Hiệu điện thế trên mỗi nửa cuộn sơ cấp là V dc, nhưng nó di
chuyển theo hướng ngược lại với hướng được chỉ ra trong Hình 3-6. Do đó điện
5
áp trên mỗi nửa cuộn sơ cấp là sóng vuông có mức ±Vdc. Điện áp trên cuộn thứ
cấp cũng là một sóng vuông có mức ±(n/m) Vdc .
n
 V ,0   
 m dc
v   
 n V ,     2

 m
dc
3.11

Hình 3- 6: Điện áp trên cuộn sơ cấp của T2 (0 ≤ θ ≤ π).

Hình 3- 7: Các dạng sóng trong mạch TCVS loại D

Điện áp đầu ra (Hình 3-7) là thành phần tần số cơ bản của v(θ) với biên độ
4 n
V0  Vdc
 m 3.12
Do đó, công suất đầu ra được cung cấp bởi
V 20 8 V 2 dc 8 V 2 dc V 2 dc
P0    2  0.8106
2 RL   m  2  R R
  RL
n 3.13
2
m
R    RL
trong đó: n 3.14

6
 Là điện trở được nhìn thấy trên một nửa cuộn sơ cấp của T 2 với nửa còn lại
của cuộn sơ cấp mở (nói cách khác là điện trở tương đương được trình bày cho
mỗi bóng bán dẫn). Đối với cùng một điện áp nguồn một chiều V dc và cùng điện
trở tải tương đương R thì công suất thu được trong mạch TCVS gấp 4 lần công
suất thu được trong mạch CVS. Dòng thu của Q1 và Q2 là nửa hình sin với biên
độ
4 Vdc
I
 R 3.15
Gấp đôi so với trường hợp của mạch CVS.
Dòng điện đầu vào một chiều có thể được tính là giá trị trung bình của dòng điện
được đưa vào vòi trung tâm của máy biến áp đầu ra T2.
2
1 2 8 Vdc
I dc  i1     i2      i     i     d   I  
1 2
2 2
R
0 3.16
Lưu ý, trong trường hợp của mạch CVS, cần có một tụ điện rẽ nhánh cục bộ.
Giải pháp gợi ý trong Hình 3-3 cũng có thể được áp dụng cho mạch TCVS.
Với Idc cho bởi Công thức 3.16, công suất đầu vào DC là:
8 V 2 dc
Pdc  Vdc I dc  2  P0
 R 3.17
và hiệu suất của bộ thu (đối với hoạt động lý tưởng) là 100%.
Khả năng phát điện giống như trường hợp trước.
P0 1
CP    0.1592
2(2Vdc ) I 2 3.18

 VÍ DỤ 3.2:
Một mạch TCVS sử dụng MOSFET cung cấp công suất đầu ra P0 = 100W
với tải RL = 50Ω. Nếu đầu ra biến áp là có m = n, Vdc = 78,54V và I = 2A sẽ là
kết quả của phương trình 3.13 và 3.15. Do đó, xếp hạng transistor sẽ là
2Vdc = 157V và I = 2A, giá trị không có trong thực tế. Nếu MOSFET sử dụng
100V thì Vdc phải nhỏ hơn 50V và từ Công thức 3.13, R ≤ 20,26Ω Các kết quả
này gợi ý sử dụng biến áp đầu ra với m/n = 1/2, suy ra R = 12,5Ω. Điều này
tạo ra Vdc = 39,27V, I = 4 A và I dc = 2,55 A. Các thiết bị điều khiển cần thiết là
khoảng 80 vôn và 4 amps.

Mạch chuyển đổi dòng điện qua máy biến áp (TCCS)

TCCS xuất hiện trong Hình 3-8 [2, 5, 7-9, 11]. Như trong các cấu hình
trước, biến áp đầu vào T1 xác định rằng Ql và Q2 sẽ chuyển đổi luân phiên BẬT
và TẮT (giả sử chu kỳ làm việc 50%).
7
 Hình 3- 8: Mạch TCCS chế độ D

Phân tích sau đây dựa trên các giả định đơn giản hóa được cung cấp trong
phần Mạch chuyển đổi điện áp bổ sung (CVS), với một ngoại lệ: Mạch TCCS
yêu cầu một mạch cộng hưởng song song thay vì một loại cộng hưởng nối tiếp.
Như trong trường hợp trước, máy biến áp đầu ra T2 là lý tưởng, có m vòng ở mỗi
nửa cuộn sơ cấp và n vòng ở cuộn thứ cấp. Cuộn cảm RF (RFC) cũng lý tưởng
vì nó không có điện trở nối tiếp và điện kháng của nó ở tần số chuyển mạch là
vô hạn. Do đó, cuộn cảm RF2 chỉ cho phép dòng điện đầu vào (DC) không đổi,
Idc. Cuộn cảm RF buộc dòng điện đầu vào I dc vào vòi trung tâm của cuộn sơ cấp.
Dòng điện này được nối đất thông qua thiết bị hoạt động ở trạng thái ON. Nên ta
có, dòng điện thu I1 ( ) và I2 ( ) là sóng vuông với các mức 0 và Idc (Hình 3-9).
Sự biến đổi của các dòng điện này trong cuộn thứ cấp của T 2 xác định dòng điện
sóng vuông
n
 I ,0    
 m dc
i   
  n I ,     2

 m
dc
3.19

Hình 3- 9: Các dạng sóng trong mạch TCCS chế độ D

8
Giảm i ( ) thành một chuỗi Fourier sẽ thu được
4m 
sin  2n  1 
i   I dc 
 n n 1 2n  1 3.20

Bởi vì mạch điều chỉnh song song là lý tưởng, nó cung cấp một điện kháng
bằng 0 đường dẫnxuống đất cho các dòng điện hài trong i ( ) . Mặt khác, mạch
LC điều chỉnh song song cung cấp điện trở vô hạn đối với cơ bản thành phần tần
số của i ( ) , buộc nó hoàn toàn vào tải
4m
i0     I sin   I dc sin 
 n 3.21
Nơi đó tạo ra điện áp đầu ra hình sin:
4m
v0     V0 sin   I dc R L sin 
 n 3.22

Với 0 <6 <n, giả sử Q2 đang BẬT và Q1 TẮT, tạo ra v2(∅ ) = 0. Vì điện áp trên
cuộn thứ cấp là hình sin nên điện áp trên mỗi nửa cuộn sơ cấp cũng là hình sin
(xem Hình 3-10).

m
p ( )Điện
Hình 3-v 10:  Vápsin
p  các cuộn
trên  của T2( 0 <6 <n).
V sindây
0
n 3.23

m 8
v p ( )  2v p ( )  2 V0 sin   I dc R sin 
n  3.24

9
 2
m
R    RL
n 3.25

Điện trở được nhìn thấy trên mỗi nửa cuộn sơ cấp của T 2 với nửa còn lại để
hở (điện trở tải tương đương của mỗi bóng bán dẫn).
Với π <  <2 π , Q1 là ON và Q2 là OFF. Do đó, v1 ( ) = 0 và
8
v2 ( )  2v p ( )   I dc R sin 
 3.26
Tại đầu nối của cuộn sơ cấp, điện áp nối đất được cho bởi
1
 v ( ), 0    
2 1
v   
 1 v ( ),     2

2
2
3.27
Được vẽ trên hình 3-9. Bởi vì cuộn cảm RF là lý tưởng, không có DC sụt áp
trên nó. Do đó, giá trị trung bình của điện áp tại tâm điểm của cuộn sơ cấp của
T2 phải là Vdc
2
1 4 8
Vdc  v      I dc R sin  d  2 I dc R
2  
0 3.28
Và điều kiện này cho
 2 Vdc
I dc 
8 R 3.29
Với Idc cho bởi công thức 3.29 và sử dụng công thức 3.24, 3.26 và 3.27, các
giá trị đỉnh của v1(∅ ), v2(∅ ) và v(∅ ) trong Hình 3-9 thu được. Công suất đầu ra
(tiêu tán trong điện trở tải RL) đang sử dụng Công thức 3.29, công suất đầu vào
DC và hiệu suất bộ thu (đối với hoạt động lý tưởng) là:
V 20  2 V 2 dc V 2 dc
P0    1.2337
2 RL 8 R R 3.30
Sử dụng Công thức 3.29, công suất đầu vào DC là
 2 V 2 dc
Pdc  Vdc I dc   P0
8 R 3.31
Và hiệu suất của bộ thu (đối với hoạt động lý tưởng) là 100 phần trăm. Khả năng
phát điện giống như các trường hợp trước.
P0 1
Cp    0.1582
2( Vdc ) I dc 2 3.32

10
Cuối cùng, lưu ý rằng mạch TCCS là "kép" của mạch TCVS, bởi vì các dạng
sóng điện áp và dòng điện được hoán đổi cho nhau. Ngược lại với mạch TCVS
sử dụng mạch điều chỉnh nối tiếp, mạch TCCS sử dụng mạch điều chỉnh song
song (hoặc mạch tương đương, chẳng hạn như mạng pi) đặt một điện áp đầu ra
hình sin trên tải.

 VÍ DỤ 3.3
Một mạch TCCS sử dụng MOSFET 100 vôn cung cấp công suất đầu ra
P0 = 100W trong tải RL = 50Ω. Vì điện áp điện áp tối đa là π Vdc, Vdc  31,83V
và từ công thức (3.30), R ≤12,5Ω. Sử dụng một máy biến áp đầu ra có m/n
= 1/2, Vdc= 31,83V và Idc=3,14A. Thiết bị yêu cầu lần lượt là khoảng 100V và
3,14 amps.

3.2. Xem xét thực tế

Trong các mạch thực tế, các giả định đơn giản hóa được đưa ra trong phần
mạch chuyển mạch điện áp bổ sung (CVS) thường không được chấp nhận.
Ví dụ:
1. Các bóng bán dẫn thực có thời gian chuyển mạch khác không, điện cảm
ký sinh và điện dung, điện trở BẬT khác không và có thể có điện áp bão hòa.
2. Tụ điện và cuộn cảm từ mạch điều chỉnh đầu ra có điện trở ký sinh
(nghĩa là hệ số chất lượng không tải hữu hạn).
3. Mạch RLC điều chỉnh đầu ra có hệ số chất lượng tải hữu hạn.
4. Ví dụ, mạch tải có thể có điện kháng thuần khác 0 ở tần số hoạt động do
nhầm lẫn.
5. Có thể cho các biến thể hoặc thay đổi tần số xuất hiện trong thời gian của
bóng bán dẫn.
Ảnh hưởng của tất cả các yếu tố này không thể được ước tính bằng phân tích
bởi vì một mô hình mạch gần như hoàn chỉnh sẽ đưa ra các phương trình rất
phức tạp. Vì lý do này, phân tích dưới đây đánh giá ảnh hưởng của từng sự
không hoàn hảo của mạch đối với hoạt động của bộ khuếch đại công suất loại D.
Kết quả cung cấp ước tính chính xác hơn về công suất đầu ra, hiệu suất bộ thu
và ứng suất của thiết bị hoạt động, cho phép thiết kế mạch và nhiệt chính xác
hơn. Tổng tác động của nhiều hơn một trong số các yếu tố này có thể được ước
tính bằng sự kết hợp thuận tiện của các tác động riêng lẻ. Ước tính này chỉ là
một ước tính gần đúng; một phân tích chính xác yêu cầu mô phỏng số
 Phụ tải phản kháng

11
 Như một điểm nhảy, hãy xem xét mạch CVS loại D có phản kháng
tải(xem Hình 3-11). Cp1 và Cp2 bao gồm điện dung đầu ra của các bóng bán dẫn
và điện dung của mạch lạc. Điện kháng thuần chuỗi X (ở tần số chuyển mạch f)
có thể tạo mô hình nhầm mạch hoặc thay đổi tần số hoạt động.

Hình 3-11: Mạch CVS Class D với tải phản

Hình 3- 12: Các dạng sóng trong mạch CVS loại D với tải phản kháng

Ngoại trừ các thông số kỹ thuật này, các giả định đơn giản hóa được trình
bày trong phần Mạch chuyển đổi điện áp bổ sung (CVS) vẫn có giá trị. Các dạng
sóng của mạch được trình bày trong Hình 3-12 và giả sử chu kỳ nhiệm vụ 50%.
Do điện kháng nối tiếp, dòng điện đầu ra i0 ( ) (và điện áp đầu ra v0 ( ) bị lệch
pha so với v2 ( ) dạng sóng điện áp và cả i1 ( ) và i2 ( ) là số âm trong một phần
của mỗi kỳ. Nếu Q1 và Q2 là MOSFET, dòng điện âm đi qua mà không gặp khó
khăn. Nếu Q1 và Q2 là BJT, các dòng điện âm (không thể đi qua các bóng bán
dẫn) tích điện các điện dung Cp1 và Cp2, tạo ra các xung điện áp lớn có thể làm
hỏng các bóng bán dẫn.
Một đường dẫn thích hợp cho dòng cực thu âm được cung cấp bởi các
diode Dl và D2 trong Hình 3-13. Dòng điện đầu ra i 0 ( ) được dẫn qua một trong
12
bốn thiết bị (Q1 ,D1 ,Q2 hoặc D2), ngăn chặn các điện áp bộ thu đột biến
(Hình 3-14).

Hình 3-13: Diode bảo vệ chống song song trong bộ khuếch đại loại D sử dụng BJT

Hình 3-14:Các dạng sóng trong mạch CVS loại D với Diode bảo vệ

Lưu ý rằng dòng điện tạo xung từ đến Q 1 và Q2 nạp/xả Cp1 và Cp2 khi xảy ra
chuyển mạch, được hiển thị cho độ chính xác trong Hình 3-12 và 3-14. Tổn thất
điện năng do điện dung ký sinh sẽ được tính toán trong phần tiếp theo.
Các bóng bán dẫn lưỡng cực được sử dụng trong mạch TCVS loại D có thể
được bảo vệ theo cách tương tự, sử dụng các điốt chống song song được kết nối
từ bộ thu đến bộ phát. Các thiết bị hoạt động được sử dụng trong bộ khuếch đại
TCCS loại D phải chịu được điện áp bộ thu âm khi chúng là OFE Vì cấu tạo
của MOSFET công suất nên một diode ký sinh sẽ dẫn điện khi điện áp xả là âm
(bất kể điện áp cổng vào nguồn), một diode mắc nối tiếp với mỗi cống được yêu

13
cầu. Các bóng bán dẫn lưỡng cực thường có khả năng hơi hạn chế đối với điện
áp cực thu âm (ở trạng thái TẮT). Tuy nhiên, chúng thường có thể được bảo vệ
khỏi cực thu điện ápbằng cách đặt điốt nối tiếp với bộ thu.
Điện kháng nối tiếp làm giảm biên độ của dòng điện đầu ra và công suất đầu
ra. Ký hiệu Z = R + jX, dòng điện đầu ra của mạch CVS được cho bởi
2 Vdc   X 
i0  sin   arctan   
 Z   R  3.33
Kết quả là
2 V 2 dc 2 V 2 dc 2 R
P0  2 R 2  ;  1
 Z 2
 R Z

Pdc  Vdc I dc  Vdc i1 ( )  i3 ( ) 


Vdc 2 Vdc   X  2 V 2 dc 2
2 0  Z
 sin   arctan    d  2 
  R   R

CP   0.1592 
2 3.34
Hiệu suất của mạch loại D không bị ảnh hưởng, nhưng công suất đầu ra có
khả năng giảm. Lưu ý rằng, trong trường hợp này, dòng điện qua các thiết bị sẽ
hoạt động nhảy khi xảy ra chuyển mạch. Điều này gây ra
a. Thời gian chuyển đổi lâu hơn, bởi vì các thiết bị chuyển mạch hoạt
động thực tế có khả năng di/dt hạn chế,
b. Công suất tiêu tán cao hơn trong thời gian chuyển tiếp,
c. Tổn hao do các điện cảm dẫn liên quan đến các thiết bị hoạt động.
 VÍ DỤ 3.4
Mạch đầu ra trong Ví dụ 3.1 bị ngắt, dẫn đến điện kháng nối tiếp, X = 10Ω,
ở tần số chuyển mạch. Theo công thức 3.33 và 3.34, biên độ của dòng điện đầu
ra giảm xuống I = 3,16 A và công suất đầu ra giảm xuống P 0 = 50W. Dòng điện
đầu vào DC giảm xuống Idc = 0,71A (hiệu suất bộ thu vẫn ở mức 100%), và khả
năng công suất đầu ra giảm xuống CP = 0,1125.

 Điện dung Shunt hoặc dòng điện cảm tại công tắc
- Đầu ra điện dung tuyến tính
Điện dung ký sinh làm gián đoạn một thiết bị hoạt động (C P1 và CP2,
Hình 3-11) bao gồm đầu ra điện dung của bóng bán dẫn và điện dung ký sinh.
Trong phân tích sau đây, các giả định được đưa ra trong phần Mạch chuyển đổi
điện áp bổ sung (Complementary Voltage Switching (CVS) Circuits), ngoại trừ
giả định liên quan đến đầu ra điện dung rỗng của các thiết bị đang hoạt động.
Điện dung ký sinh được giả định là không phụ thuộc vào điện áp bộ thu. Nếu Q 1

14
BẬT và Q2 TẮT, thì CP1 được phóng điện và CP2 được sạc thành VDC. Khi Ql
TẮT và Q2 BẬT, CP2 được phóng điện ngay lập tức thông qua điện trở BẬT
bằng không của Q2. CP1 được tính (cũng có thể liên tục đến quý 2) vào Vdc. Khi
CP2 được phóng điện, năng lượng tích trữ trong nó sẽ bị tiêu tán (trong Q2)
1
Edis ,2= C P 2 V dc 2 3.35
2
Đồng thời, năng lượng bị tiêu tán (trong Q2) để sạc Cpl từ con số không tới VDC:
1
Edis ,1= C P 1 V dc2 3.36
2
Khi Ql BẬT và Q2 TẮT, Cp2 được sạc thành Vdc và Cpl là phóng điện.
Năng lượng tiêu tán trong Q1 (trong quá trình này) là E disl + Edis2, bằng năng
lượng tiêu tán trong Q2 tại thời điểm giao hoán khác. Ký hiệu tần số chuyển
mạch là f, tổn thất công suất do điện dung ký sinh được cho bởi:
Pdis =2(E dis,1 + E dis,2 )=( C P 1 +C P 2 ) V dc 2 f =2 C P V dc2 f 3.37
Trong đó: Cpl = Cp2 = Cp (Vì các Transistors luôn giống nhau).
- Một số nhận xét và cân nhắc thực tế
1. Tổn thất điện năng do cơ chế này không làm giảm công suất đầu ra. Điều
này là do dòng điện nạp và xả điện dung C pl và Cp2 chỉ chảy qua Ql ,Q2 và
nguồn điện, và không lưu thông qua tải. Kết quả là, các phương trình
được đưa ra trong Phần 3.1 cho công suất đầu ra không bị ảnh hưởng bởi
điện dung ký sinh. Công suất đầu vào DC là tổng của công suất đầu ra và
các tổn thất công suất được cho bởi Công thức 3.37.
2. Trong một bộ khuếch đại thực, việc sạc hoặc phóng điện của một điện
dung ký sinh đòi hỏi một khoảng thời gian khác không, trong đó điện áp
và dòng điện của bộ thu đồng thời là khác không. Bởi vì năng lượng tiêu
tán để sạc hoặc xả tụ điện không phụ thuộc vào điện trở nối tiếp hoặc vào
dạng sóng hiện tại hoặc điện áp, Công thức 3.37 có giá trị trong bất kỳ bộ
khuếch đại thực nào.
3. Đối với các tính toán nhiệt, phải tính đến rằng Q 1 và Q2 mỗi bên tiêu hao
một nửa công suất được cho bởi Công thức 3.37. Các kết quả được trình
bày trong Tài liệu tham khảo [18] và [19] cho thấy điện trở nối tiếp ký
sinh liên quan đến điện dung đầu ra của MOSFET (ít nhất là ở các tần số
không quá cao) lớn hơn điện trở BẬT khoảng ba đến mười lần. Sự hiện
diện của điện trở này (mà giá trị của nó không bao giờ được nhà sản xuất
bóng bán dẫn chỉ định) không ảnh hưởng đến tổn thất công suất được tính
ở trên, nhưng giới hạn biên độ của xung dòng điện xuất hiện trong quá
trình chuyển mạch.
4. Nếu Q1 và Q2 là bóng bán dẫn lưỡng cực, thì điện dung ký sinh là tích
điện và phóng điện giữa VDC và VCEsat. Do đó, trong phương trình 3.37,

15
 VDC phải được thay thế bằng VDC - VCEsat. Nếu Q1 và Q2 là bóng bán dẫn
hiệu ứng trường (FET), thì có thể sử dụng phương trình 3.37.
5. Công thức 3.37 cho thấy rằng tổn thất điện năng tăng theo điện dung ký
sinh CP, tần số chuyển đổi f và bình phương của điện áp nguồn một chiều
VDC. Cơ chế tổn thất này có thể dễ dàng chiếm ưu thế, đặc biệt trong
trường hợp điện áp nguồn DC lớn và / hoặc tần số cao. Những tổn thất
này hạn chế khả năng sử dụng của bộ khuếch đại công suất Class D ở tần
số cao. Đối với ví dụ số được trình bày dưới đây, các tổn thất điện năng
khác nhau được tính toán trong các phần tiếp theo. Tổn thất điện năng do
điện dung ký sinh lớn hơn tổn thất điện năng do các nguyên nhân khác
xấp xỉ một bậc độ lớn.
 VÍ DỤ 3.5:
Bộ khuếch đại CVS Class D hoạt động ở Vdc = 75 V và f = 13,56 MHz
trong một R = 3,8  tải. Công suất đầu ra cho hoạt động lý tưởng trong Công
thức (3.6) là P0 = 300W. Một bóng bán dẫn phù hợp cho bộ khuếch đại này là
IRF540 [20], thiết bị MOS 100V/28A (dòng tiêu cực đại, theo Công thức (3.5),
I = 12,56A). Điện dung đầu ra của thiết bị này là COSS = 560 pF (tại VDS= 25 V).
Bỏ qua các điện dung lạc chỗ, tổn thất điện tích/phóng điện là thu được từ
Công thức (3.37), Pdis = 85,43W. Những tổn thất này là khoảng 1/4 công suất
đầu ra. Hiệu suất giảm đáng kể xuống dưới 80% vì điện dung ký sinh không ảnh
hưởng đến công suất đầu ra, hiệu suất thoát cho bởi
 = P0/(P0 + Pdis)=300/ 385,43 = 77,84%.

Trong mạch TCVS Class D, điện dung ký sinh của Q 1 và Q2 được sạc và
phóng điện từ 0 đến 2 VDC (xem Hình 3-7). Do đó, tổn thất điện năng được đưa
ra bởi:
1 1
Pdis =2 [ 2 ] [ 2 ]
C P 1 ( 2 V dc )2 f +2 C P 2 ( 2V dc )2 f 3.38
¿ ( C P 1 +C P 2 ) 4 V DC 2 f =8C P V DC 2 f
Trong đó CPl = CP2 = CP. So sánh Công thức 3.37 với Công thức (3.38) cho
thấy rằng tổn thất nạp/xả trong mạch TCVS lớn hơn 4 lần so với tổn thất trong
mạch CVS, đối với cùng một C P, VDC và f. Tuy nhiên, để so sánh công bằng,
phải quan sát thấy rằng nếu mạch TCVS hoạt động ở một nửa điện áp cung cấp
được sử dụng bởi mạch CVS, thì công suất đầu ra và xếp hạng bóng bán dẫn
giống nhau cho cả hai cấu hình (xem Công thức 3.13, 3.15, 3.5 , và 3.6).
Trong trường hợp này, tổn thất sạc/xả giống nhau đối với cả hai mạch Loại
D. Lưu ý rằng trong mạch TCVS, chỉ một nửa Pdis mất công suất được đưa ra bởi
Công thức 3.38 bị tiêu tán trong Q1 và Q2 (mỗi 1/4 Pdis). Điều này là do (ngược
lại với cấu hình CVS) điện dung ký sinh C P1 và CP2 được tích điện qua cuộn sơ

16
cấp của máy biến áp đầu ra (tiêu tán một nửa công suất mất mát trong điện trở
nối tiếp của nó) và chỉ được phóng qua Q1 và Q2.
Nếu Q1 và Q2 là bóng bán dẫn lưỡng cực, điện dung ký sinh là tích điện và
phóng điện giữa 2Vdc - VCEsat và VCEsat. Trong biểu thức 3.38, Vdc phải được thay
thế bằng Vdc - VCEsat .

 Điện áp phụ thuộc đầu ra điện dung

Hầu hết các điện dung ký sinh, CP (trong cả BJT và MOSFET bộ khuếch
đại) là điện dung tiếp giáp đột ngột. Kết quả là, sự biến thiên của C P với điện áp
được cho bởi.
CP 0
CP (v )=
v (v  0) 3.40
√ 1+
VB
trong đó: CP0 là điện dung không áp
VB là điện thế chắn (VB = 0,5 ... 1 V).
Một biến thể điển hình của Cp = Cp ( v) được thể hiện trong Hình 3-15.
Đối với một thiết bị nhất định, CP0 và VB có thể được xác định dễ dàng bằng
cách sử dụng đường cong bảng dữ liệu C P = CP ( v) hoặc hai phép đo trở kháng
tín hiệu nhỏ với điện áp phân cực khác nhau. Để tăng độ chính xác, nên thực
hiện một số phép đo với các điện áp phân cực khác nhau, sau đó là kỹ thuật lắp
chuẩn để xác định CP0 và VB. Trong các ứng dụng thực tế, thuật ngữ điện dung
tuyến tính luôn có trong cấu trúc của điện dung ký sinh C p ( v). Thuật ngữ tuyến
tính này có thể được xem xét trong Công thức 3.39 để tăng độ chính xác.

Hình 3-15: Điện dung đầu ra Coss so với điện áp thoát ra nguồn VDS
(IRF540 MOSFET, f = l MHz, VGS = OV) [20].
17
  VÍ DỤ 3.6:
Đối với MOSFET IRF540 ở điện áp phân cực v1 = VDS1 = 25V, điện dung
đầu ra là CP ( v 1) = COSS (VDS1) = 560 pF. Ở điện áp phân cực v 2 = VDS2 = 5V,
điện dung đầu ra là CP( v 2) = COSS (VDS2) = 1200 pF. Thay các giá trị số này vào
phương trình 3.39 và giải hệ phương trình thu được, C P0 = 3757 pF và VB =
0,568 V.
- Một mạch CVS loại D sử dụng hai bóng bán dẫn MOS giống nhau có
điện dung đầu ra CP1 ( v) = CP2 ( v) - CP ( v) cho bởi Công thức (3.39) được coi bên
dưới. Khi điện dung CP được tích điện từ 0 đến Vdc, thì năng lượng tiêu tán trong
điện trở nối tiếp của nó là
V DC
Pdi s=4 E dis f =4 V DC C P 0 V B (√ 1+
VB )
−1 f 3.40

Một lượng năng lượng bằng nhau bị tiêu tán trong điện trở nối tiếp khi C P
được thải ra ngoài. Nếu tần số chuyển mạch là f , tổn thất công suất do cơ chế
này cho bởi:
V DC
V DC
1
Edis = V DC ∫ C P ( v ) dv=V DC C P 0 V B
2 0
(√ 1+
VB
−1) 3.41

 VÍ DỤ 3.7:
Xét điện dung phụ thuộc vào điện áp trong Ví dụ 3.5 (C P0 = 3757 pF và
VB = 0,568 V), Pdis = 91,45W, gần giống với giá trị thu được trước đó giả sử
COSS tuyến tính. Hình (3-16) trình bày sự biến thiên của P dis với Vdc đối với COSS
tuyến tính = COSS (25 V) = 560 pF và tương ứng đối với Coss phi tuyến. Các
đường cong này gợi ý rằng, đối với các bộ khuếch đại Class D sử dụng
MOSFET 100V và hoạt động ở Vdc > 45 đến 50 V, có thể đưa ra các dự đoán
thực tế thỏa đáng về hoạt động của mạch bằng cách sử dụng Công thức 3.37 và
giá trị COSS được đo ở 25V (và cho trong các bảng dữ liệu).

Hình 3-16: Sự biến thiên của tổn thất công suất với Vdc đối với COSS tuyến tính (-) và
COSS phi tuyến (- • -), tương ứng; IRF540 MOSFET, f = 13,56 MHz.

Trong mạch TCVS Class D, các điện dung ký sinh được tích điện và phóng
điện trong khoảng từ 0 đến 2 Vdc. Do đó, phương trình 3.41 trở thành:
18
 2V DC
Pdis =8 V DC C P 0 V B (√ 1+
VB
−1 f ) 3.42

 Dòng điện cảm:

Trong mạch TCCS loại D, các điện dung ký sinh không có tổn thất sạc/xả
do cơ chế được mô tả. Tuy nhiên, trong mạch TCCS, có một cơ chế mất điện
khác. Dòng điện qua các thiết bị hoạt động sẽ nhảy khi xảy ra chuyển mạch
(Hình 3-9), và điều này gây ra tổn thất do các điện cảm nối tiếp tại công tắc.
Tổng điện cảm nối tiếp LS (với mỗi bóng bán dẫn) là tổng của điện cảm dẫn (bên
trong và bên ngoài gói) và của điện cảm rò rỉ của máy biến áp đầu ra. Trong mỗi
khoảng thời gian, dòng điện trong L S được thay đổi ngay lập tức từ 0 đến I DC và
ngược lại. Tổn thất công suất do điện cảm nối tiếp được cho bởi
1
[(
Pdis =2 2
2 )]
LS I DC 2 =2 LS I D C 2 f 3.43
Tổn thất công suất tương tự cũng xuất hiện trong bộ khuếch đại chuyển
đổi điện áp loại D, nếu dòng điện thu nhảy (ví dụ: nếu mạch nối tiếp bị ngắt
hoặc nếu chu kỳ làm việc không phải là 50%).
 VÍ DỤ 3.8:
Mạch TCVS Class D hoạt động ở f = 13,56MHz cung cấp đầu ra công
suất P0 = 300W ở tải RL = 3,8 Ω. Sử dụng MOSFET 100V, V dc < 31,83V (vì
điện áp cực thu là πVdc). Điện trở tải tương đương R ≤ 4,167Ω nhận được từ
Công thức (3.30). Điều này cho thấy sự lựa chọn của một máy biến áp đầu ra có
m = n, do đó R = RL = 3,8Ω. Do đó, từ công thức (3.30), thu được V dc = 30,40V
và định mức thiết bị yêu cầu là πV dc = 95,5V và Idc = 9,87A. Giả sử mỗi bóng
bán dẫn có độ tự cảm nối tiếp LS=20nH, công thức(3.43) thu được Pdis= 52,84W.

 Điện áp bão hòa của bóng bán dẫn:

Nếu các thiết bị hoạt động từ bộ khuếch đại loại D là transistor lưỡng cực có
điện áp bão hòa VCEsat, thì phân tích được trình bày trong (Phần 3.1) phải được
sửa đổi như sau. Điện áp bão hòa có bậc 0,1V ở tần số thấp (DC đến f T/1000) và
lên đến vài V ở tần số cao (thứ tự f T/10).
Điện áp v2 (θ) thay đổi giữa VCEsat và VDC - VCesat
2
2 (V ¿ ¿ DC−2V CEsat )
P 0= ¿ 3.44
π2 R

2 V dc ( V dc−2 V CEsat )
Pdc =V dc I dc = 3.45
π2 R

P0 2V CEsat
ղ = P =1- V 3.46
dc dc

19
 1 ( V dc −2V CEsat )
CP= 3.47
2 π V dc−V CEsat
 Mạch TCVS
Trường hợp này, điện áp v1 (θ) và điện áp v2 (θ) khác nhau giữa VCEsat và
2Vdc - VCesat
2
8 (V ¿ ¿ dc−V CEsat )
P 0= ¿ 3.48
π2 R

8 V dc ( V dc−V CEsat )
Pdc =V dc I dc = 3.49
π2 R

P0 V CEsat
ղ = P =1- V 3.50
dc dc

( V dc −V CEsat )
CP= 3.51
π (2 V ¿ ¿ dc−V CEsat ) ¿
Trường hợp i1 (θ) và i2 (θ) khác nhau giữa 0 và Idc khi:

π 2 (V ¿ ¿ dc−V CEsat )
I dc = ¿ 3.52
8 R
Trong khi đó điện áp v1 (θ) và điện áp v2 (θ) khác nhau giữa VCEsat và π
(VDC - VCEsat ) + VCEsat
2
π 2 (V ¿ ¿ dc−V CEsat )
P 0= ¿ 3.53
8 R

π 2 V dc ( V dc−V CEsat )
Pdc =V dc I dc = 3.54
8 R

1
CP=
2 V CEsat 3.55
2 π+
V dc −V CEsat
và hiệu suất của bộ thu được cho bởi Công thức 3.50.
 Một số nhận xét và cân nhắc thực tế:
1. Trong mọi trường hợp, P0, PDC, ղ và CP đều giảm so với các giá trị tương
ứng với trường hợp lý tưởng (Mục 3.1).
2. Ngay từ cái nhìn đầu tiên, mạch CVS dường như có những nhược điểm so
với mạch TCVS (xem Công thức 3.46 và 3.50). Như đã trình bày trước đó,
nếu mạch TCVS hoạt động ở một nửa điện áp cung cấp được sử dụng bởi
mạch CVS, thì công suất đầu ra và xếp hạng bóng bán dẫn giống nhau cho

20
 cả hai cấu hình. Trong trường hợp này, tổn thất công suất do điện dung ký
sinh là như nhau trong cả hai mạch và ảnh hưởng của VCEsat đến hiệu suất
của mạch là tương tự nhau.
3. Điện áp cung cấp một chiều "hiệu dụng" cho mạch CVS được ký hiệu là:
V eff =V dc −2V CEsat 3.56
Và với:
V eff =V dc −V CEsat 3.57
điện áp cung cấp DC "hiệu quả" cho các mạch TCVS và TCCS, mối quan
hệ chung sau đây thu được đối với hiệu suất của bộ thu:
V eff
ղ= V 3.58
dc

21
 Điện áp cung cấp "hiệu quả" Veff có thể được sử dụng thay vì điện áp
nguồn Vdc để tính toán (sử dụng các phương trình từ Phần 3.1) dòng điện qua tải,
công suất đầu ra và dòng điện đầu vào DC. Công suất đầu vào DC được tính
bằng cách sử dụng điện áp nguồn Vdc.
4. Giả sử dòng thu đỉnh bằng nhau, tổn thất công suất bão hòa của mạch
TCCS lớn hơn tổn thất của mạch chuyển đổi điện áp. Điều này là do, vì
một số lý do, VCEsat luôn cao hơn đối với mạch TCCS. Các bóng bán dẫn
trong mạch chuyển đổi điện áp dẫn dòng điện thu cao chỉ cho một phần nhỏ
của trạng thái BẬT (dòng điện là dạng sóng hình sin); các bóng bán dẫn
trong mạch TCCS dẫn dòng cực đại trong toàn bộ trạng thái BẬT (dòng
điện là dạng sóng hình chữ nhật). Điện áp bão hòa đối với dạng sóng dòng
điện hình chữ nhật luôn cao hơn điện áp đối với dòng điện hình sin có cùng
giá trị đỉnh và cùng tần số. Mặc dù lời giải thích này phức tạp, nó có liên
quan đến sự gia tăng của VCEsat với tần suất [7].
 Bật bóng điện trở bán dẫn:
Trong quá trình bão hòa, bóng bán dẫn lưỡng cực được đặc trưng bởi điện áp
bão hòa gần như không đổi, VCEsat và điện trở bão hòa gần như không đổi, bóng
bán dẫn hiệu ứng trường RCEsat được đặc trưng (trong trạng thái BẬT) bằng điện
trở nguồn gần như không đổi, RDS,ON - Nói chung, điện trở BẬT của thiết bị hoạt
động được ký hiệu dưới đây bằng R ON . Nó được giả định là không đổi trong
trạng thái BẬT và không phụ thuộc vào dòng điện qua (hoặc điện áp trên) nó.
Các giả định khác từ Phần 3.1 vẫn có giá trị. Các phân tích được trình bày trong
Phần 3.1 phải được sửa đổi như sau.
- Mạch CVS:
Điện trở BẬT, RON, được đặt nối tiếp với điện trở tải, R [xem mạch tương
đương của Hình 3-1 (b)]. Như vậy:
2
2 V DC
P 0= 2(
π R+ R on
R) 3.59

2
2 V DC
P DC =V DC I DC = 3.60
π 2 R+ Ron
P0 R
ղ =P = R+R 3.61
DC on

1 R
CP= 3.62
2 π R+ R on
Các mối quan hệ trên cho thấy rằng công suất đầu ra, công suất đầu vào DC,
hiệu suất bộ thu và công suất đầu ra giảm khi tăng RON.

22
  VÍ DỤ 3.9
Tổn hao điện trở ON trong mạch CVS của Ví dụ (3.5). IRF540 MOSFET
có điện trở BẬT là RON = 0,077  [20]. Nó ảnh hưởng đến công suất đầu ra và
công suất đầu vào DC. Công thức 3.59 và 3.60, với R = 3,8  . và RON = 0,077  ,
năng suất P0= 288,2W và Pdc = 294W. Để có được P0 = 300W, công thức (3.59)
cung cấp điện trở tải cần thiết, R = 3,644  Với giá trị này, Pdis = 306,34W và tổn
hao công suất (ở cả hai transistor) là Pdis = 6,34W. Các tổn thất này thấp hơn
đáng kể (khoảng 13 lần) so với tổn thất do điện dung ký sinh. Tuy nhiên, mỗi
bóng bán dẫn tiêu hao một công suất đáng kể (khoảng 50W, bao gồm cả tổn thất
ổ đĩa cổng), có thể xác định rằng các bóng bán dẫn sẽ hoạt động ở mức cao nhiệt
độ mối nối. Do đó, điện trở BẬT tăng lên, làm gia tăng tổn thất dẫn điện. Ví dụ,
nếu nhiệt độ đường giao nhau là 100°C, thì điện trở BẬT của IRF540 là khoảng
1,5 lần giá trị đo được ở 25°C (0,077  ) [20].
- Mạch TCVS
Điện trở BẬT, RON là nơi đặt nối tiếp với tải tương đương điện trở của mỗi
transistor.
8 V dc 2
P0 = 2 ( ¿¿ R
π R + R ON

3.63
2
8 V dc
Pdc = V dc I dc = 3.64
π 2 R + RON
Hiệu suất bộ thu được cho bởi công thức 3.61; khả năng công suất đầu ra
được cho bởi Công thức 3.62.
- Mạch TCCS
Điện trở ON được đặt nối tiếp trong đường dẫn của I dc(xem Hình 3-8). Dòng
điện i1 ( ) và i 2 ( ) khác nhau giữa 0 và I dc trong đó
V dc
V dc
I dc = 8 R = 3.65
R dc +R
π2 ON

và Rdc = 8 R/ π 2 là điện trở (tải) mà một mạch TCCS lý tưởng cho thấy đến nguồn
điện. Điện áp bộ thu v1(θ) và v 2(θ) khác nhau giữa I dc RON và (8R/π+ RON ) I dc.
V 2 dc Rdc
P0 
( Rdc  RON )2 3.66
2
V dc
Pdc  Vdc Pdc 
Rdc  RON 3.67
P0 Rdc
 
Pdc Rdc  RON 3.68
23
 1
CP 
2  2 RON / Rdc 3.69
Đối với tất cả các cấu hình loại D, rõ ràng là các dạng sóng bị ảnh hưởng bởi
điện trở BẬT khác RON .Ví dụ, dạng sóng của v 2 ( ) trong mạch CVS được trình
bày trong Hình 3-17; các dạng sóng khác là chỉ bị ảnh hưởng về mặt định lượng.

Hình 3-17: Dạng sóng của v2(θ) ở trong mạch CVS - RON ≠ 0; —•— RON = 0

Tác động của RON trên mạch loại D có thể được đánh giá bằng cách giới
thiệu điện áp cung cấp một chiều "hiệu quả" V eff ,
Rdc
Veff  Vdc
R  RON 3.70
trong các mạch chuyển đổi điện áp và
Rdc
Veff  Vdc
Rdc  RON 3.71
trong mạch chuyển đổi dòng điện. Veff có thể được sử dụng thay cho điện áp
cung cấp V dc trong tất cả các phép tính ngoại trừ nguồn đầu vào DC. Hiệu suất
của bộ thu được cho bởi Công thức 3.58.

 Khả năng chịu tải tối ưu để đạt hiệu quả tối đa

Trong nhiều ứng dụng thực tế, công suất đầu ra mong muốn có thể đạt được
với sự kết hợp khác nhau của điện áp nguồn DC (V dc ¿ và điện trở tải R. Trong
phân tích dưới đây, một mạch CVS loại D sử dụng MOSFET được xem xét,
nhưng một phân tích tương tự có thể được thực hiện cho Mạch TCVS sử dụng
MOSFETs. Trong bộ khuếch đại chuyển đổi điện áp loại D sử dụng BJT, tổn
hao dẫn do VCEsat có thể được coi là tổn thất dẫn do RON . Trong mạch TCCS loại
D, một phân tích tương tự có thể xem xét tổn thất chuyển mạch do điện cảm nối
tiếp tại thời điểm chuyển mạch, thay vì tổn thất công suất do điện dung ký sinh.
Với các thiết bị hoạt động được chỉ định, được đặc trưng bởi điện trở BẬT
RON và điện dung đầu ra C p , tổn hao dẫn (do RON ) tăng khi R giảm (xem Công
thức 3.61). Mặt khác, tổn thất điện năng do điện dung ký sinh, Cp, tăng khi V dc
tăng (xem Công thức 3.37). Công thức 3.59 cho công suất đầu ra cho thấy có
24
một giá trị của điện trở tải (và của điện áp nguồn DC) làm giảm thiểu tổng tổn
thất điện và do đó tối đa hóa hiệu suất bộ thu. Với công suất đầu ra được chỉ
định P0, điện áp nguồn V dc và điện trở RON > điện trở tải cần thiết R được tìm
thấy từ Công thức 3.59.
V 2 dc V 2 dc  V 2 dc 
R  R   2  2 RON 
 2 P0  2 P0   RON
ON
 3.72
và công suất tiêu tán do RON được cung cấp bởi
R
PdRON  ON P0
R 3.73
 VÍ DỤ 3.10
Đối với mạch được trình bày trong Ví dụ 3.5, P0 = 300W, IRF540 MOSFET
(COSS = 560pF, RON = 0,077  ), f=13,56MHz, biến thiên của điện trở tải cần thiết,
R, với điện áp nguồn một chiều V dc được mô tả trong hình 3-18 (a). Hình 3-18
(b, c, d) trình bày dòng chảy cao nhất I= 2V dc / [π(R + RON )], tổn thất công suất
PdRON và PdCp, tổng công suất tiêu tán Pd = PdRON + PdCp và bộ thu hiệu suất
  P0 /  P0  Pd 
. Những đường cong này cho thấy có một điểm hoạt động tối ưu
(tổn thất điện năng tối thiểu, do đó hiệu suất tối đa) cho V dc = 41,73V; với giá trị
này, R = 1,02  và n = 85,92%. Lưu ý rằng điểm hoạt động tối ưu này có thể
được tính toán dễ dàng bằng cách đặt đạo hàm của tổng công suất tiêu tán đối
với điện áp nguồn bằng không.
RON
R R 2 ON 
 2C P f
3.75

Hình 3-18 (a) Điện trở tải R, và (b) dòng xả đỉnh I, cấp điện áp nguồn DC
25
 V dc ; (c) tổn thất công suất PdRON (-)> PdCp (*)> PdRON + PdCp (- * -),
Bây giờ hãy xem xét điện dung ký sinh phi tuyến (xem Công thức 3.39).
Tổn thất điện năng do sự tích điện và phóng điện của chúng được cho bởi Công
thức 3.41. Công suất này (ký hiệu là PdCpn) và tổng công suất tiêu tán P dn
= PdRON + PdCpn được thể hiện trong Hình 3-18(c). Điểm hoạt động tối ưu là V dc =
40,93V, R = 0,97  , n = 83,44%, phù hợp với điểm được tính toán trước đây
cho các tốc độ ký sinh tuyến tính. Điều này cho thấy rằng các dự đoán thực tế
thỏa đáng về hoạt động của mạch có thể được thực hiện bằng cách sử dụng mô
hình mạch với Cp tuyến tính.
- Một số nhận xét và cân nhắc thực tế
1. Đối với điện dung ký sinh phi tuyến, điểm hiệu suất cực đại không thể
xác định bằng phân tích; giải pháp trên thu được về mặt số học. Một giải pháp
gần đúng như sau [21]:
a. Bỏ qua RON so với R, từ Công thức 3.59 và 3.73
2V 2 dc  2 RON P 2 0
R ; PdCpn 
 2 P0 2 V 2 dc 3.76
b. Giả sử V dc » V B , phương trình 3.41 cho kết quả
1 3
PfCpn  4C p 0 fV 2 BV 2 dc
3.77
c. Tổng tổn thất điện năng được đưa ra bởi
 2 RON P 2 0 1 3
Pdn  PdRON  PdCpn   4C p0 fV 2
BV 2
dc
2 V 2 dc 3.78
và đặt đạo hàm của Pdn đối với V dc bằng 0, điểm hiệu quả tối đa được xác định
2

  2 RON P 2 0 7
Vdc  
 6C fV 12 
 P0 B  3.79
Đối với ví dụ đã xét ở trên, các phương trình gần đúng này mang lại V dc
= 36,61V, R = 0,91  , và n = 83,44%, theo thỏa thuận thỏa đáng với các giá trị
chính xác thu được trước đó.
2. Trong các ứng dụng thực tế, điện dung ký sinh, C p, chủ yếu là điện
dung kết nối đột ngột, nhưng một số điện dung tuyến tính cũng có mặt. Do đó,
sự kết hợp thuận tiện của hai mô hình được trình bày ở trên có thể cung cấp một
ước tính rất chính xác về điểm hoạt động hiệu quả tối đa.
 Các thành phần LC không lý tưởng
- Mạch CVS
Giả sử rằng mạch RLC mắc nối tiếp cộng hưởng khi đóng cắt tần số, f, và có
hệ số chất lượng tải Q được cung cấp bởi

26
 2 fL 1
Q 
R 2 fCR 3.80
Nếu Q L là giá trị hệ số chất lượng không tải của cuộn cảm nối tiếp L và Qc là
giá trị hệ số chất lượng không tải của tụ điện nối tiếp C thì điện trở nối tiếp
tương đương của mạch LC là
2 fL 1  1 1 
r   RQ   
QL 2 fCQC  QL QL  3.81
Điện trở ký sinh này được đặt nối tiếp với điện trở tải, R. Do đó, tải tương
đương được trình bày cho mỗi bóng bán dẫn là R + r, và công suất đầu ra tiêu
tán trong điện trở tải R được cho bởi (xem Công thức 3.6)
2 V 2 dc R 2 V 2 dc R
P0  2 
 R  r R  r  2 ( R  r )2 3.82
Cuối cùng, hiệu suất bộ thu trở thành
P R 1
 0  
Pdc R  r  1 1 
1 Q   
 QL QC  3.83
- Một số nhận xét và cân nhắc thực tế
1. Phương trình 3.82 và 3.83 chỉ là gần đúng vì P0 và n được đánh giá khi
bỏ qua các thành phần hài của dòng tải.
2. Nếu Q được nạp tăng, điện trở của L và C và điện trở ký sinh của
chúng cũng tăng lên. Kết quả là, công suất đầu ra (ở tần số tâm Funda) giảm khi
tăng tải Q (giả sử điện trở tải cố định, R).
3. Để có được hiệu suất bộ thu cao, giá trị của Q L và Qc phải càng cao càng
tốt. Các giá trị này phụ thuộc vào khối lượng vật lý được phân bổ cho các thành
phần LC và vào các khả năng công nghệ. QC thường cao hơn Q L ít nhất từ năm
đến mười lần. Như vậy, tổn thất điện năng do cuộn cảm chiếm ưu thế so với tổn
thất điện năng do tụ điện. Do đó, một giá trị gần đúng cho hiệu suất bộ thu được
đưa ra bởi
1

Q
1
QL 3.84

4. Việc lựa chọn Q tải của mạch điều chỉnh nối tiếp là một sự cân bằng
trong số một số yếu tố.
a) Tổn thất công suất trong điện trở nối tiếp ký sinh của L và C.
tổn thất tăng khi Q được tải tăng lên.

27
 b) Nội dung hài của công suất được cung cấp cho tải (hoặc tại cổng đầu vào
của bộ lọc triệt tiêu sóng hài, nếu bộ lọc này được sử dụng trong bộ lọc
sóng hài). Hàm lượng sóng hài giảm khi Q tải tăng.
c) Dải tần hoạt động với các giá trị thành phần cố định (không có điều chỉnh
có thể thay đổi). Băng thông bộ khuếch đại giảm khi Q tải tăng.
Bởi vì hệ số chất lượng không tải của L thường là khoảng 100...200, các giá
trị có thể cho phép lại của Q có tải là dưới 10. Điều này đảm bảo tổn thất điện
năng khoảng 2% đến 5% trong điện trở chuỗi ký sinh. Do đó, nếu nội dung hài
của công suất đầu ra phải ở mức thấp (ví dụ, các thông số kỹ thuật điển hình cho
máy phát vô tuyến yêu cầu các sóng hài phải được làm suy giảm ít nhất là 60 dB
dưới sóng mang) một bộ lọc thông dải hoặc thông thấp phải được lắp vào mạch.
5. Trong nhiều ứng dụng thực tế, giới hạn tối đa đối với sóng hài đặt tại
tải được quy định. Cần chọn cấu hình phù hợp của bộ lọc triệt tiêu sóng hài và
giá trị phù hợp của tải Q để giảm thiểu tổng tổn thất trong mạng tải và tần số tiếp
theo (và để đạt được sự triệt tiêu sóng hài mong muốn).
6. Giả sử dòng điện hình sin chạy qua L và C trong phân tích trên. Tuy
nhiên, không thể bỏ qua các thành phần sóng hài, đặc biệt nếu Q tải ở mức thấp.
Để ước tính chính xác hơn tổn thất điện năng do điện trở ký sinh nối tiếp của L
và C phải tính đến các cân nhắc sau:
a) Điện dung và độ tự cảm không thay đổi theo tần số.
b) Q C thay đổi xấp xỉ tỷ lệ nghịch với tần số bởi vì tổn thất điện năng (trừ sự
1
tiêu hao trong điện trở các điện cực) thay đổi theo tần số là f 2 (đối với điện áp
xoay chiều nhất định trên tụ điện).
1
c) Q L thay đổi theo tần số là f 2 bởi vì tổn thất công suất (không phải tiêu hao
1
trong điện trở cuộn dây) thay đổi theo tần số là f 2 (đối với dòng điện xoay chiều
nhất định qua cuộn cảm).
 VÍ DỤ 3.11
Đối với mạch được trình bày trong Ví dụ 3.9 ( P0 = 300W, V dc =75V,
R= 3,644  , IRF540 MOSFET với RON = 0,077  và C oss= 560 pF), mạch điều
chỉnh nối tiếp có hệ số chất lượng tải là Q=5. Ước lượng Q L=150 và QC =1000,
Công thức 3.81 mang lại điện trở nối tiếp tương đương là r = 0,140  . Đầu ra
công suất (tiêu tán trong điện trở tải R) giảm xuống
2 V 2 dc R
P0  2  278.63W
 ( R  RON  r )2 3.85
Một cách để duy trì P0 = 300 W là giảm điện trở tải R. Thay r từ phương
trình 3.81 trong phương trình 3.85 và giải kết quả của phương trình đối với R,

28
R = 3.376  và sau đó r = 0,129  là kết quả thu được. Có tính đến tổn thất điện
năng do điện dung ký sinh, công suất đầu vào DC được cung cấp bởi
2 V 2 dc
Pdc  2  2COSSV 2 dc f  403.6W
 R  RON  r 3.86
dẫn đến hiệu suất thu n = 74,32%. Tổng công suất tổn thất là 103,6W. Tổn thất
85,4W là do điện dung ký sinh; 11,4W là tổn thất do điện trở chuỗi ký sinh, và
6,8W là tổn thất dẫn trong RON . Dòng chảy cực đại là I = 13,33A.
- Mạch TCVS
Tất cả các cân nhắc ở trên, cũng như các phương trình 3.80, 3.81, 3.83 và
3.84 vẫn có giá trị (thay thế R L cho R )
Mạch TCCS
Giả sử hệ số chất lượng được tải Q cho mạch RLC điều chỉnh song song
(xem Hình 3-8).
RL
Q  2 fCRL
2 fL 3.87
Điện trở tổn hao tương đương của mạch LC song song được cho bởi
QC R QLQC
r  2 fLQL  L
2 fC Q QL  QC 3.88
Điện trở ký sinh này được kết nối song song với điện trở tải RL. Tải được trình
bày cho bộ khuếch đại là RL|| r. Công suất đầu ra tiêu tán trong điện trở tải R L
được cho bởi công thức 3.30. Hiệu suất bộ thu là
R r r 1
 L  
RL r  RL  1 1 
1 Q   
 QL QC  3.98
 Tải Q của mạch điều chỉnh
Phân tích sau đây đề cập đến mạch CVS loại D (xem Hình 3-1). Tuy nhiên,
các kết quả thu được có thể được áp dụng, với những sửa đổi nhỏ, cho các cấu
hình khác. Mô tả phân tích của bộ khuếch đại CVS loại D với đầu ra hữu hạn Q
dựa trên các giả định được đưa ra trong phần Mạch chuyển mạch điện áp bổ
sung (CVS), ngoại trừ mạch liên quan đến mạng đầu ra Q.
Bởi vì dạng sóng của v 2(θ) không bị ảnh hưởng bởi Q được tải, các phương
trình 3.2 và 3.80 mang lại biên độ của các thành phần hài lẻ của dòng điện đầu
ra
2 Vdc 1
I 2 n 1  , n  1, 2,...
 R  1 
2

(2n  1) 1  Q 2  2n  1  
 2n  1  3.90
Các sóng hài đều bằng 0. Sử dụng công thức 3.90, công suất đầu ra là
29
 R  2 2 V 
1
P0   I 2 n 1  2 dc
 R
  1  
2
2 n 1 n 1 2
(2n  1) 1  Q  2n  1 
2
 
  2n  1  
3.91
Tổng độ méo hài là


I
n 1
2
2 n 1
 2 P0 R
THD   1
I1 2 Vdc2
3.92
Giả sử rằng đối với 0 <0 <π, Q1 là TẮT và Q 2 là BẬT, dòng điện qua Q2
(ở trạng thái BẬT) được cho bởi

   1  
i2 ( )   I 2 n1 sin (2n  1)  arctan Q  2n  1   
   2n  1   
n 1
3.93
và dòng điện đỉnh qua công tắc ISM có thể thu được bằng số bằng cách đặt đạo
hàm của i 2(θ) bằng 0.
Cuối cùng, khả năng phát điện được đưa ra bởi
P0
CP 
2Vdc I SM 3.94
Sự biến thiên của các giá trị hiệu suất này của bộ khuếch đại loại D với đầu
ra Q được mô tả trong Hình 3-19 (đối với các giá trị chuẩn hóa tiêu chuẩn V dc
= 1V và R = 1  ).

Hình 3-19: Hiệu suất của bộ khuếch đại CVS loại D so với đầu ra Q
(Vdc =1V, R = 1Ω, D = 0,5)

Công thức 3.90 có thể được sử dụng để ước tính công suất đầu ra cho mỗi
sóng hài và độ suy giảm cần thiết cho bộ lọc triệt tiêu sóng hài. Công suất đầu ra
ở tần số cơ bản không bị ảnh hưởng trực tiếp bởi Q tải. Tuy nhiên, vì các thành
phần hài hoà của dòng điện đầu ra qua các bóng bán dẫn, dòng điện cực đại và
khả năng đầu ra điện bị ảnh hưởng trực tiếp bởi Q tải.
 VÍ DỤ 3.12
Đối với bộ khuếch đại CVS Class D hoạt động với Vdc = 75V, R = 1Ω, và
Q = 1, các phương trình được trình bày ở trên cho P0 = 231,6W, ISM = 9,47A,
CP = 0,16308 và THD = 12,69%. Biên độ của cơ bản tần số thành phần của
30
dòng điện đầu ra là I1 = 9,55A; biên độ của các thành phần điều hòa là
I3 = 1,12 A (-18,6 dBc) và I5 = 0,39A (-27,8 dBc). Hình 3-20 mô tả dạng sóng
của dòng điện ra. Điều thú vị là i0 (0) = -i0 ( π ¿= -2,22A. Điều này gây ra bởi các
thành phần hài hoà của dòng điện đầu ra và kết quả là dòng điện qua các thiết bị
đang hoạt động nhảy vào lúc này  sẽ xảy ra những chuyển đổi, với những nhược
điểm dễ nhận biết (xem Tải phản kháng). Độ lớn của những bước nhảy này giảm
khi Q tăng và, chỉ đối với Q vô cùng, là chuyển mạch dòng điện thu được bằng
không.

Điểm
chuyển mạch

Hình 3-20: Dòng điện đầu ra của mạch trong ví dụ 3.12

 Thời gian chuyển đổi

Hoạt động lý tưởng của bộ khuếch đại Loại D (được trình bày trong Phần
3.1) giả sử chuyển đổi tức thời các thiết bị hoạt động giữa các trạng thái BẬT và
TẮT. Các thiết bị thực mất một thời gian nhất định để chuyển từ BẬT sang TẮT
và ngược lại. Phân tích chính xác về dạng sóng và tổn thất điện năng trong quá
trình chuyển đổi rất phức tạp [7] do đó có một vài lưu ý được trình bày dưới
đây.
Hãy xem xét cấu hình CVS và giả sử rằng thời gian chuyển đổi BẬT sang
TẮT và ngược lại là bằng nhau. Ta có, thời gian chuyển đổi là  ts và tần số
chuyển đổi là f, thời gian chuyển tiếp góc là τ = 2 π fts .Trong quá trình chuyển
đổi, người ta cho rằng độ dẫn bóng bán dẫn thay đổi tuyến tính theo thời gian
giữa 0 và G = I / RON (Hình 3-21)

Hình 3-21: Dạng sóng trong mạch CVS Class D với thời gian chuyển tiếp ≠0
31
 Với 0≤ θ ≤ τ ,
θ θ
G1(θ ¿=¿G. τ ; G2(θ ¿=¿G. 1− τ 3.95 ( )
Không tính đến dòng điện đầu ra chạy luân phiên trong 2 bóng bán dẫn,
dòng điện chạy qua G1 và G2 trong quá trình chuyển đổi là:
θ θ
i(θ ¿=¿ Vdc .G τ . 1− τ ( ) 3.96
Kết luận (với 0≤ θ ≤ τ )
i(θ) θ
v2(𝜃)= 𝑖(𝜃).𝐺(𝜃) = Vdc .𝜃𝜏 v2(θ ¿ = G (θ) = Vdc τ 3.97
2

Phân rã v2(θ ¿thành một chuỗi Fourier, thì biên độ của dòng điện đầu ra là:
τ
4 V dc sin( )
I= π 2 3.98
R
τ
Công suất đầu ra:
2 2 τ
I
2
8 V dc sin ( 2 )
P0 = R=¿ 2 3.99
2 π R
τ2
Dòng điện đầu vào DC là tổng giữa giá trị trung bình của i(θ ¿ và giá trị
trung bình của dòng điện qua Q1 tính dựa trên dòng điện đầu ra:
τ
1
Idc = 2 π
2π
I
[
∫ i ( θ ) dθ+ π = Vdc G τ + 42
0 π 6 π R τ
sin( )
2
] 3.100

Công suất đầu vào DC:

τ
Pdc = Vdc Idc =V 2
dc
[ G τ 4
+ 2
sin( )
π 6 π R τ
2
] 3.101

Kết luận hiệu qủa thu:

τ τ
sin2 ( ) sin2 ( )
8 2 8 RON 2
P0 πR τ 2
π R τ 2
η=
Pdc
= τ
= τ
3.102
sin( ) sin( )
τ 4 2 R
τ 4 ON 2
G + +
6 πR τ 6 π R τ
Sự thay đổi của hiệu suất bộ thu khi chuyển đổi thời gian góc, với R ON/R là
một tham số (hình 3-22). Các đường cong và công thức cho thấy:
1. Công suất đầu ra và hiệu suất bộ thu giảm khi chuyển đổi thời gian tăng lên.
2. Hiệu suất bộ thu giảm khi RON giảm (nếu RON giảm, tổn thất dẫn điện cũng
giảm, nhưng không được cân nhắc)
3. Giá trị cực đại của xung dòng điện qua các thiết bị hoạt động tăng khi RON
giảm và không phụ thuộc vào thời gian chuyển tiếp.

32
 Hình 3-22: Hiệu quả của bộ thu so với thời gian chuyển đổi

Trong thực tế, có một rủi ro chính là nếu xếp hạng của các transistor bị vượt
quá: các transistor có thể bị phá hủy. Hơn nữa, trong các mạch sử dụng BJT
(chuyển đổi chậm hơn từ BẬT sang TẮT) cả hai bóng bán dẫn có thể được bão
hòa hoàn toàn đồng thời, rút giảm nguồn cung cấp. Khả năng thất bại bóng bán
dẫn cao hơn trong trường hợp này, bởi vì xung dòng điện biên độ cao có thể xảy
ra.
Các vấn đề này có thể được khắc phục bằng cách sửa đổi các tín hiệu biến
tần (điều khiển).Thời gian chết giữa các tín hiệu điều khiển các t ở trạng thái
BẬT được giới thiệu như được hiển thị trong Hình 3-23.Các tín hiệu biến
tần(điều khiển) cần thiết có thể thu được bằng cách sử dụng các mạch logic tốc
độ cao (như được đề xuất trong [17]) hoặc bằng cách sử dụng ổ đĩa hình sin
(được hiển thị trong Phần 3.4). Điều chỉnh thời gian chết phù hợp ngăn các bóng
bán dẫn hoạt động ở trạng thái BẬT cùng một lúc. Hơn nữa, sự gia tăng thời
gian chết cho phép hiệu quả thực tế cao hơn, loại bỏ tổn thất điện năng do điện
dung ký sinh (trong Mục 3.4).

Giả sử các thiết bị hoạt động không đồng thời ở trạng thái BẬT và thời gian
chuyển tiếp góc cho mỗi thiết bị là t, dạng sóng của v2(θ) có thể được xấp xỉ
bằng dạng sóng hình thang (Hình 3-21) với thời gian tăng và giảm bằng 2τ (xem
[2]). Phân rã v2(θ) thành một chuỗi Fourier mang lại biên độ của dòng điên đầu
ra.
2 V dc sin(τ )
I= π R sử dụng
τ
3.103
Hình 3-23Tín hiệu điều khiển thời gian chết
33
Dẫn đến công suất đầu ra:
2 2
I2 2 V dc sin (τ )
P0 = R=¿ 2
2 π R τ ( ) 3.104
Bởi vì dòng điện đầu ra dạng sóng chỉ bị ảnh hưởng về mặt định lượng, vì
thế nguồn điện đầu vào DC được cung cấp bởi:
2
I 2 V dc sin(τ )
Pdc = Vdc Idc = Vdc =
π π2 R
3.105
τ
Và hiệu suất bộ thu là:
P 0 sin(τ ) τ2
η=
Pdc
= ≈1 - 3.106
τ 6

 VÍ DỤ 3.12
Nếu thời gian chuyển đổi là 10% so với giai đoạn RF, thì công thức 3.106
cho kết quả 77 = 93,5%.

 Hệ số sử dụng
Hoạt động lý tưởng của bộ khuếch đại loại D được trình bày trong Phần 3.1
giả định hệ số sử dụng 50%. Trong phân tích sau, mạch CVS loại D (Hình 3-1)
được xem xét và các giả định được đưa ra trong phần Chuyển mạch điện áp bổ
sung (CVS) được chấp nhận, ngoại trừ liên quan đến hệ số sử dụng. Dưới đây là
giả sử rằng hệ số sử dụng, (Hình 3-24), có giá trị tùy ý 0 < D < 1. Lưu ý rằng các
dạng sóng của Hình 3-24 mô tả trường hợp 0 < D < 0,5. Nếu 0,5 < D < 1, thì
i1(θ) có cả giá trị âm và dương trong khi i2(θ) là dương vô cùng.

Nếu - π D < θ < π D, thì Q1 là BẬT và Q2 là TẮT; nếu π D ≤ θ ≤2 π - π D, thì Q1

TẮT và Q2 BẬT.

34
 {V −π D<θ< π D
v2 (θ ¿= 0 πdcD≤ θ ≤ 2 π−π D 3.107
Việc phân rã v2 (θ) thành một chuỗi Fourier sẽ mang lại:
∞
2 sin nπD
v2 (θ ¿=¿ DVdc + π Vdc∑ n
cos nθ 3.108
n =1

Kết quả dòng điện đầu ra:

2 V dc
i0 = π R
sin πD cos θ=I cos θ 3.109
Công suất đầu ra:
2
2 V dc
P0¿ 2 sin2 πD= P0,nom sin2 πD 3.110
π R

Tại P0,nom là công suất đầu ra "danh định" với D = 0,5.

Hình 3-25: Sự dao động của công suất đầu ra với hiệu số sử dụng D

Sự thay đổi của công suất đầu ra (chuẩn hóa thành Po ^ om) với hiệu số sử
dụng D (Hình 3-25). Như dự đoán, nếu D tiến gần đến 0 hoặc 1, công suất đầu
ra nhanh chóng giảm xuống không. Tuy nhiên, khi D dao động xung quanh D -
0,5, công suất đầu ra chỉ bị ảnh hưởng một chút (ví dụ, nếu 0,45 <D <0,55, công
suất đầu ra không giảm dưới 97,55 phần trăm từ công suất đầu ra danh định, với
D = 0,5).
Dòng điện đầu vào DC được cung cấp bởi:
2 2
1 2 V dc
Idc = i1 ( ) = 2 π ∫ i ( θ ) dθ=
0 π 2 R sin
2 πD
3.111
Công suất đầu vào DC được cung cấp bởi:
2
2 V
Pdc = Vdc Idc = 2 dc sin2 πD = P0 3.112
π R
và hiệu suất của bộ thu (lý tưởng) là 100%, với mọi D. Tuy nhiên, nếu D > 0.5,
dòng điện qua các thiết bị hoạt động sẽ nhảy khi chuyển mạch. Điều này gây ra

35
thời gian chuyển đổi lâu hơn và tiêu hao năng lượng cao hơn trong thời gian
chuyển tiếp do các cuộn cảm dẫn.
Khả năng đầu ra công suất không bị ảnh hưởng bởi hệ số sử dụng
CP = l/(2 π ) = 0,1592 (nếu P0 giảm, theo Công thức 3.109, bộ thu cực đại dòng
điện cũng giảm). Lưu ý rằng, nếu D < 0,5, Q 2 phải có khả năng đi qua một dòng
điện âm; nếu D > 0,5, thì Q1 phải có khả năng đi qua một dòng điện âm. Do đó,
nếu Q1 và Q2 là bóng bán dẫn lưỡng cực, điốt đối song song là bắt buộc
(Hình 3-13)
Lập luận ở trên là hợp lệ cho các mạch TCVS và TCCS, chỉ với một sự khác
nhau. Trong mạch chuyển class D mạch điện hoạt động ở D ≠0,5, các thiết bị
hoạt động phải chịu được điện áp cực góp âm. Hậu quả là, có thể chọn diode nối
tiếp bảo vệ (xem phần Tải phản kháng).
Công thức 3.109 cho thấy biên độ của dòng tải tỷ lệ với sin( D) . Điều này
cho thấy có thể thu được tín hiệu được điều chế biên độ (AM) bằng cách thay
đổi hiệu số sử dụng D bằng cách sử dụng điều chế độ rộng xung (PWM). Tín
hiệu AM mong muốn có thể thu được bằng cách sử dụng tín hiệu RF PWM ở
đầu vào của bộ lọc băng tầng (ví dụ: mạch điều chỉnh). Có thể sử dụng các dãy
xung đơn cực hoặc lưỡng cực (Hình 3-26). Các dãy xung lưỡng cực có một số
lợi thế nhất định đó là được xem xét phía dưới. Một đặc tính điều chế tuyến tính
có thể thu được nếu độ rộng xung thay đổi do sin nghịch đảo của tín hiệu điều
chế. Giải pháp khả thi của việc sử dụng nguyên tắc này được gợi ý trong mạch
Hình 3-27. Các các dạng sóng tương đồng được trình bày trong Hình 3-28

Hình 3-26: Tín hiệu RF PWM

36
 Hình 3-27: Tạo tín hiệu AM bằng RF PWM

Hình 3-28: Các dạng sóng trong mạch hình 3-27.

Bộ dao động hình sin thể hiện sin(ω0.t) trong đó ω0 là tần số sóng mang. Tín
hiệu này bị lệch pha, sau đó được chỉnh lưu toàn sóng và được áp dụng cho đầu
vào đảo của bộ so sánh. (Để đơn giản, tín hiệu điều chế x(t) được giả sử là chuẩn
hóa sao cho 0 < x(t) < 1, và sóng mang được tạo ra có biên độ bằng 1). Xung
của cùng cực được tạo ra bằng cách so sánh tín hiệu điều chế và |cos (ω0.t)|. Độ
rộng xung của y(t) tỷ lệ với nghịch đảo sin của tín hiệu điều chế x (t). Một sóng
vuông ± 1 s (t) được tạo ra bằng cách cắt bộ khuếch đại mang RF sin = ). Các
xung có cực tính thích hợp ở đầu ra được tạo ra bằng cách sử dụng logic thích
hợp mạch và bốn bóng bán dẫn Q1 - Q4 hoạt động như một công tắc ba vị trí
(Hình 3-29). Hình 3-30 cho thấy các dạng sóng trong công tắc ba vị trí thu được
với Q1 - Q4. Lưu ý, quý 2an (i Qa đảm bảo đường thu xuống cho cả hai các cực
của dòng tải hình sin trong khoảng thời gian khi ωt = 0 và Q1 và Q4 đang TẮT.
Trong các ứng dụng thực tế, điốt nối tiếp với bộ thu Q 2 và Q3 là bắt buộc. Chúng
ngăn chặn các điểm giao nhau giữa bộ thu và gốc của Q 2 và Q3 từ khi tiến hành
khi Q1 và Q4 TẮT.

37
 Hình 3-29: Công tắc ba vị trí thu được với Q1 -Q4

Hình 3-30: Các dạng sóng trong hệ điều hành ba công tắc.

Đối với hoạt động đơn cực, sự đơn giản hóa đáng kể xuất hiện trong mạch
Hình 3-27. Điện áp cung cấp DC (-V dc ¿ là không bắt buộc, và transistor Q2 có
thể được thay thế bằng diode kết nối với +V dc , và Q3 có thể được được thay thế
bằng điốt nối đất. Hơn nữa, trong một mạch hoạt động với xung đơn cực, số lần
chuyển đổi giảm đi một nửa; sự chuyển đổi giảm tổn thất và tăng hiệu quả ở tần
số cao. Tuy nhiên, hoạt động lưỡng cực có những lợi thế quan trọng liên quan
đến nội dung điều hòa so với hoạt động đơn cực.

1. Tàu xung lưỡng cực chỉ chứa các sóng hài lẻ, do đó đơn giản hóa bộ lọc
triệt tiêu sóng hài.
2. Nếu tín hiệu đơn âm AM (DSB, sóng mang đầy đủ hoặc sóng mang bị
triệt tiêu) là được tạo ra bằng cách sử dụng xung lưỡng cực, các sản phẩm
giả bị giới hạn băng tần xung quanh các sóng hài lẻ [22]. Ví dụ, các sản
phẩm giả mạo khoảng sóng hài thứ ba chiếm băng thông lớn hơn ba lần so
với tín hiệu điều chế ban đầu.
3. Nếu tần số điều chế đủ thấp (dưới một nửa sóng mang tần số), các sản
phẩm giả không đi qua băng tần và có thể được lọc ra một cách dễ dàng.
Nhiều sản phẩm trong số này rơi vào băng thông và không thể gỡ bỏ [22].
Các dạng sóng của Hình 3-30 cho thấy rằng dòng điện thông qua các thiết
bị được kích hoạt tự động tạo ra khi chuyển đổi
 Drive
38
 Trong bộ khuếch đại Class D, tín hiệu điều khiển phải đủ để đảm bảo rằng
các transistor lần lượt bị cắt hoặc bão hòa hoàn toàn, giả sử điều kiện trường hợp
xấu nhất về nhiệt độ hoạt động, độ lợi, và những điều kiện như vậy. Một hiện tại
chuyển mạch bộ khuếch đại Class D yêu cầu dòng ổ đĩa hình chữ nhật dạng
sóng (nếu sử dụng BJT) hoặc dạng sóng điện áp ổ đĩa hình chữ nhật (nếu
MOSFET được sử dụng). Bộ khuếch đại Class D chuyển mạch điện áp có thể
được điều khiển bằng tín hiệu lái xe hình chữ nhật hoặc hình sin. Điều cuối cùng
thường là thích hợp trong các ứng dụng thực tế vì

a. Nó làm giảm thời gian lưu trữ và điện áp bão hòa của BJTs [7],
b. Nó làm giảm các yêu cầu về sức mạnh truyền động,
c. Nó cho phép kiểm soát thời gian chết một cách đơn giản và chính xác
 Driving BJTs
Phần đầu vào của mạch TCVS loại D sử dụng BJT được hiển thị trong
Hình 3-31. Nếu dòng điện hình sin được dẫn vào cuộn dây chính của máy biến
áp đầu vào, dòng điện qua các cuộn dây thứ cấp ( i B 1 và i B 2) là một nửa hình sin,
như trong Hình 3-32.

Hình 3-31: Phần đầu vào của mạch TCVS Class D sử dụng BJTs

Hình 3-32: Các dạng sóng trong mạch hình 3-31

Dòng điện được đưa vào điểm nối cực phát gốc làm cho điện áp cực phát
tăng lên V d = 0,7V (bóng bán dẫn đang BẬT). Biến áp đầu vào gây ra sự phản
39
xạ của điện áp này ở đầu vào của bóng bán dẫn kia, nơi điện áp gốc phát bằng
-V d (transistor ở trạng thái TẮT). Do đó, điện áp sóng vuông có mức ± V m , trong
đó V m = (n/m)V d ,xuất hiện trên cuộn sơ cấp. tần số, trở kháng tải được trình bày
cho trình điều khiển ( R¿) là tỷ lệ của biên độ của thành phần tần số cơ bản của
v(θ) với biên độ của dòng điện i(θ).
4
R¿ = ¿ 3.113
π
Sức mạnh truyền động được cung cấp bởi
2
P¿ = V d I B 3.114
π
- Một số nhận xét và cân nhắc thực tế
1. Biên độ của dòng cơ bản phải đủ lớn (> I Cmax /β ) để duy trì dòng điện cực
đại.
2. R¿ chỉ phụ thuộc vào biên độ của dòng điện cơ bản I B và không phụ thuộc
liên quan đến các thông số bóng bán dẫn khác với V d . Dòng điện đầu ra
của trình điều khiển phải được giới hạn để tránh hỏng bóng bán dẫn [2, 8].
3. Trong mạch TCCS lớp D sử dụng BJTs, dòng điện và điện áp cơ bản là
các dạng sóng hình chữ nhật. Trong trường hợp này
R¿ =¿ V d I B 3.115
Dòng đầu ra của trình điều khiển phải được giới hạn để tránh làm hỏng
các bóng bán dẫn của bộ khuếch đại.

Hình 3-33 Bộ khuếch đại lớp D cho 160,80 và 40 mét [8]

 VÍ DỤ 3.14
Mạch loại D từ Hình 3-33 cung cấp nguồn điện đầu ra P0 = 50W, tải R=50Ω
[8]. Giai đoạn đầu ra là một TCVS mạch sử dụng 2N5262 BJTs (Q 3 và Q4). Nếu
điện áp cung cấp DC là V dc = 28,5V và điện áp bão hòa là V CEsat = 1V điện áp bộ
thu dao động giữa 1 và 56V. Máy biến áp đầu ra, T 3 (máy biến áp phù hợp 4:
1), giảm điện trở tải xuống một điện trở tải tương đương 12,5 Ω được trình bày
cho mỗi bóng bán dẫn. Với các giá trị này, công suất đầu ra là P0 = 50W, dòng
thu cực đại là IC = 2,83A. Q3 và Q4 được điều khiển sử dụng một dòng điện hình
sin đặt qua biến áp đầu vào T2. Giả sử đối với cả BJT, V dc =1V và β = 20,

40
  Dòng cơ bản cao nhất là I B = I C // β = 142 mA,
 Công suất truyền động là P¿ = 90 mW (do đó, mức tăng công suất của G P
= 27dB),
 Trở kháng trình điều khiển R¿ = 145Ω (T2 là Máy biến áp đấu 16:1, có
n / m = 4; nếu T2 là tỷ lệ 1:1 máy biến áp, trở kháng được trình bày cho
trình điều khiển sẽ là quá nhỏ - khoảng 9 ôm).
Một mạch CVS Class D chứa SD-200MOSFETs (Q 1và Q2) là được sử dụng
để lái các căn cứ của Q 3 và Q4. Vì triệt tiêu sóng hài không quan trọng trong giai
đoạn này, mạch điều chỉnh theo chuỗi có tải Q của 2,5. Điện áp trên cuộn sơ cấp
của T2 thay đổi giữa ± 4 vôn và đầu vào dòng điện vào T2 có biên độ khoảng 142
mA/4 = 35mA. Bởi vì khả năng chịu tải của cái này bộ khuếch đại là 145ohms
và MOSFETs có RON = 45Ω , DC điện áp cung cấp cần thiết cho trình điều khiển
(xem Công thức 3.59) là V DD = 10,5V Giá trị này cung cấp hiệu suất thoát nước
khoảng 77% cho người lái xe. Tuy nhiên, trình điều khiển không được vận hành
từ 10,5V nguồn cung cấp điện bởi vì, nên điện áp từ cơ sở đến bộ phát của Q3 và
Q4 (V D) giảm vì bất kỳ lý do nào (thứ nhất, V D = 1V là giá trị gần đúng; thứ hai,
V D thay đổi theo nhiệt độ, dòng điện thu, và các thông số khác) dòng điện đầu ra
của trình điều khiển sẽ tăng và dòng điện sẽ chỉ bị giới hạn bởi độ bão hòa điện
trở. Tốt hơn là sử dụng nguồn điện áp cao hơn ( V S = 21,6 V) được mắc
nối tiếp với một điện trở 1KΩ (với các giá trị đã tính toán trước đó, Idc = 11,1mA
và thả 11,1V qua điện trở). Điều này dẫn đến công suất đầu vào DC cao (khoảng
240mW) và hiệu suất truyền động tổng thể rất thấp (khoảng 37%). Tuy nhiên,
hiệu suất khuếch đại tổng thể không bị ảnh hưởng đáng kể bởi những tổn thất bổ
sung này. Nếu V D giảm và dòng điện đầu ra của trình điều khiển tăng lên, dòng
điện đầu ra DC I DC cũng tăng lên. Kết quả là, điện áp nguồn DC tại đầu ra của
Q1 giảm, hạn chế dòng điện đầu ra của trình điều khiển. Bóng bán dẫn hiệu ứng
trường Ql và Q2 được điều khiển với điện áp hình sin (được áp dụng trên cuộn sơ
cấp cuộn dây) có biên độ 3V. Biến áp đầu vào T l nhân điện áp này với 5, áp
dụng điện áp nguồn tập hợp hình sin đỉnh khoảng 15V cho các MOSFET (điện
áp này đảm bảo độ bão hòa của chúng). Các điện trở 2,2 KΩ được sử dụng để
sản xuất một trở kháng xấp xỉ 50Ω .
 Driving MOSFETs
Để đơn giản hóa việc phân tích, mạch cổng MOSFET được mô hình hóa bởi
mạch nối tiếp-RC [5, 23]. Điện trở và điện dung được giả thiết là không phụ
thuộc vào tần số, dòng điện hoặc điện áp. Nếu điện áp điều khiển là dạng sóng
hình chữ nhật (xem Hình 3-34), điện áp cổng vào nguồn, vGS , và dòng điện cổng,
i G, thay đổi, như trong hình 3-35.

41
 Hình 3-34: Mạch cổng tương đương đơn giản hóa (truyền động sóng vuông).

Hình 3-35: Các dạng sóng trong mạch cổng: - v; - •-vGS.

RG và C ISS mô hình hóa đầu vào MOSFET. C ISS là một ký hiệu tiêu chuẩn điện
dung đầu vào của một bóng bán dẫn MOS và giá trị của nó được trình bày trong
dữ liệu trang tính. C ISS là điện dung đầu vào được đo ở điện áp từ nguồn đến
nguồn rỗng, vì vậy C ISS =CGS +C GD.
Nguồn điện áp, v (t), mắc nối tiếp với Rd , mô hình hóa đầu ra của trình điều
khiển. Tổng mức phí mà cổng yêu cầu để sửa đổi điện áp cổng vào nguồn giữa 0
và V (phí này được cung cấp bởi khu vực nở dưới cổng dòng điện trong Hình 3-
35) và điện áp đỉnh cổng-nguồn V xác định năng lượng được lưu trữ trong điện
dung đầu vào C ISS
1
EG = V Q G 3.116
2
MOSFET công suất RF hoặc MOSFETs công suất chuyển mạch chế độ nâng
cao dự phòng, thiết bị kênh n. Do đó, đối với vGS = 0, transistor TẮT; điện áp V
được giả định là đủ cao để đảm bảo rằng thiết bị đang BẬT.)
Khi C ISS được tích điện, cùng một lượng năng lượng bị tiêu tán vào điện trở
nối tiếp ( Rd + RG). Khi C ISS được thải ra, năng lượng tích trữ là cũng bị tiêu tán
vào điện trở loạt. Do đó, tổn thất điện năng trong mạch cổng được đưa ra
PG =V QG f 3.117
Tại f là tần số chuyển đổi.
Dòng điện đỉnh, I G, các dòng điện cần thiết để chuyển đổi MOSFET phụ
thuộc vào thời gian chuyển đổi mong muốn, t ON . Nó xác định điện trở đầu ra của
driver từ
t ON =4 τ =4 (R ¿ ¿ d + RG ) C ISS ¿ 3.118
42
Dòng điện hiệu đỉnh, I Gmđược định nghĩa là
V
I G= 3.119
Rd + R G
Lưu ý rằng tổn thất điện năng trong mạch cổng (đối với drive sóng vuông)
không phụ thuộc vào tốc độ chuyển mạch. Thời gian chuyển đổi, t ON ) bị giới hạn
chỉ bằng điện trở cổng nối tiếp, RG. Có một giới hạn nội tại liên quan đến tốc độ
chuyển mạch của MOSFET và tần số hoạt động tối đa với ổ sóng vuông.
Nếu điện áp truyền động là hình sin (xem hình 3-36) thì điện cảm nối tiếp, Ld
, được đưa vào mạch để cộng hưởng với C ISS ở tần số hoạt động. Ld bao gồm tất
cả các điện cảm dẫn và rò rỉ trong mạch truyền động cổng; đây là lợi thế quan
trọng khi so sánh với hộp ổ đĩa sóng vuông, trong đó điện cảm nối tiếp phải
được giảm thiểu. Bởi vì tính phi tuyến tính của đầu vào Điện dung bị bỏ qua,
dòng điện cổng i G cũng có dạng hình sin (xem hình 3-37).

Hình 3-36: Mạch tương đương đơn giản (drive hình sin).

Hình 3-37 Các dạng sóng trong mạch cổng cho drive hình sin.

Bỏ qua RG so với điện kháng của C ISS (hợp lý giả định ở tần số vừa phải),
điện áp cổng vào nguồn, vGS , là bị lệch pha (trễ 900) so với dạng sóng dòng i G.
Đến sạc cổng trong thời gian t ON , với một điện tích, Q G (từ 0 đến hiệu điện thế V,
đủ để đảm bảo bóng bán dẫn BẬT nếu vGS > V), dòng điện cổng hình sin (với tần
số f, ω= 2 πf ) phải có biên độ
QG QG ω
i G= t =
ON
sin ω t ON 3.120
∫ cos ωt dt
0

Giá trị đỉnh của điện áp cổng vào nguồn được cho bởi
V
V G= 3.121
sin ω t ON
43
và tăng khi thời gian chuyển tiếp giảm
Ở một tần số hoạt động nhất định, thời gian chuyển đổi có thể được giảm
xuống bằng tăng dòng điện đỉnh I G và biên độ V G của điện áp cổng-nguồn. Tuy
nhiên, thời gian chuyển đổi không thể giảm xuống dưới một giới hạn nội tại của
MOSFET, được áp đặt bởi điện áp cổng-nguồn tối đa. Đã cung cấp tần số hoạt
động và thời gian chuyển tiếp cụ thể, t ON , Phương trình 3.120 mang lại dòng điện
cổng cao điểm. Do đó, tổn thất công suất trong mạch cổng được cho bởi
1
PG = I G2 (R d + RG ) 3.122
2
và tỷ lệ với tổng điện trở nối tiếp trong mạch cổng. Các tổn thất điện năng cũng
phụ thuộc vào tốc độ chuyển mạch (do I G hiện tại cổng) và có thể được giảm
bằng cách giảm điện trở biến tần, Rd .
Lưu ý rằng, đối với ổ cổng sóng vuông, năng lượng được lưu trữ trong C ISS là
tiêu tan hoàn toàn trong điện trở loạt của nó. Vì mạch cổng cộng hưởng ở tần số
hoạt động đối với ổ cổng cộng hưởng hình sin, năng lượng là được lưu trữ luân
phiên trong C ISS và Ld . Nếu điện trở nối tiếp đoạn mạch giảm, các tổn thất trong
mạch cổng cũng giảm. Nói chung, sóng vuông ổ đĩa có các yêu cầu khắt khe
hơn so với ổ đĩa sóng hình sin (nhanh hơn thiết bị, có thể vượt qua dòng điện
cao hơn).

 VÍ DỤ 3.15
Để sạc một tụ điện 2000pF trong 10ns đến 10V (điện áp sóng vuông), tổng
điện trở nối tiếp của mạch cổng phải là 1,25  . Trình điều khiển phải có khả
năng nguồn và chìm một dòng điện đỉnh 8A. Để so sánh những kết quả này với
những thu được bằng cách sử dụng ổ cổng hình sin, cần tần số hoạt động được
giả định. Các dạng sóng được trình bày trong hình 3-37 cho thấy tần số hoạt
động tối đa trong một thời gian chuyển mạch nhất định, t ON , xảy ra khi thời gian
chuyển đổi t ON bằng một phần tư thời gian đầy đủ xe đạp. Trong trường hợp này,
đối với t ON = 10ns, tần số hoạt động tối đa với ổ đĩa cổng hình sin là l/ (4 t ON
) = 25 MHz. là điều kiện trường hợp xấu nhất vì dòng cổng cao nhất, I G, tăng khi
tần số tăng, phù hợp với Công thức 3.120. Trình điều khiển phải có khả năng
cấp nguồn và đánh chìm dòng điện cực đại khoảng 3,14A, ít hơn khoảng 2,5 lần
so với ổ sóng vuông.

 VÍ DỤ 3.16
Đối với mạch trong ví dụ 3.5, tổn thất công suất trong mạch cổng có thể
được tính toán bằng cách sử dụng Công thức 3.117. Xem xét một 0 đến 10V ổ
sóng vuông, phí cổng cần thiết để BẬT IRF540 là 39nC [20]. Do đó, tổn thất
44
điện năng trong mạch cổng cả hai MOSFET đều là 10,6 W (ít hơn khoảng tám
lần so với tổn thất điện năng do điện dung ký sinh).

 VÍ DỤ 3.17
Hình 3-38 mô tả phần đầu vào của mạch TCVS Class D sử dụng
MOSFET, nhưng có thể sử dụng cùng một cấu hình cho Lớp Phép toán B [17].
Trong hoạt động Class D, mạch này (sử dụng MRF148 MOSFET) cung cấp
khoảng 100 watt ở tần số lên đến 60MHz. Biến áp đầu vào T 1 (một balun) đảm
bảo lệch pha 1800 giữa điện áp hai cổng. Các điện trở 12,5  bao trùm cổng, làm
giảm ảnh hưởng của điện dung đầu vào biến đổi điện áp và cung cấp tải điện trở
không đổi gần đúng cho người lái xe. Các mạch phân cực cho phép điều chỉnh
riêng biệt dòng xả tĩnh của mỗi bóng bán dẫn (hoạt động đối với loại B). Khi
nào mạch được vận hành ở loại D, các mạch phân cực cho phép điều chỉnh điện
áp cổng vào nguồn (không có tín hiệu) một chút thấp hơn điện áp ngưỡng (vì
vậy các bóng bán dẫn vẫn TẮT khi không có tín hiệu). Điều này làm giảm yêu
cầu công suất truyền động và tăng công suất.

 VÍ DỤ 3.18
Cổng MOSFET công suất cao có thể được điều khiển bởi một bộ bổ sung cặp
BJT hoặc Transistor hiệu ứng trường .. Giải pháp này (được trình bày trong
Hình 3-39) là được áp dụng trong mạch TCVS Class D sử dụng ARF440 / 441
Transistor hiệu ứng trường. Nó cung cấp 250 W ở tần số từ 1,8 đến 13,56MHz
[25, 26]. Các trình điều khiển sử dụng một cặp Siliconix 2N7016 (kênh p) miễn
phí và 2N7012 (kênh
Hình 3-38: n)đầu
Phần Transistor hiệu ứng
vào của mạch TCVStrường .
sử dụngCác tín hiệu
Transistor láiứng
hiệu xe trường
lệch pha
.
cho hai nửa của bộ khuếch đại được cung cấp bởi bộ kích hoạt Schmitt đảo
ngược/không đảo ngược. Một giải pháp tương tự bằng cách sử dụng các cặp BJT
tương đương phù hợp với nhau được điều khiển bởi các mạch ECL được trình
bày trong [16].

45
 Hình 3-39 Điều khiển Transistor hiệu ứng trường công suất cao từ một cặp M hoàn chỉnh

Để kết thúc, cuộc thảo luận ở trên nhấn mạnh những ưu điểm sau của bộ
truyền động cổng hình sin:
1. Các yêu cầu đối với các thiết bị hoạt động của trình điều khiển ít khắt khe hơn
trong tốc độ và khả năng hiện tại.
2. Tất cả các điện cảm ký sinh (điện cảm dẫn và điện cảm rò rỉ) trong mạch cổng
có thể được hấp thụ vào cuộn cảm cộng hưởng L d (đối với ổ sóng vuông, các
điện cảm ký sinh phải được giảm thiểu).
3. Tổn thất công suất trong mạch cổng giảm đáng kể.
4. Các yêu cầu đối với máy biến áp đầu vào ít cứng hơn (liên quan đến băng
thông) vì tín hiệu có dạng hình sin.
 Điều chế biên độ của bộ khuếch đại loại D
Bộ khuếch đại Class D có thể tạo ra tín hiệu AM bằng phương pháp dựa
trên RF điều chế độ rộng xung. Tuy nhiên, mạch phức tạp (ngay cả đối với AM
Tín hiệu sóng mang đầy đủ DSB), và các bóng bán dẫn phải hoạt động trong
điều kiện chuyển mạch cứng dẫn đến suy hao lớn, đặc biệt là ở tần số cao.
Theo công thức 3.4, 3.12 và 3.22, biên độ của đầu ra điện áp tỷ lệ với điện
áp cung cấp DC, Vdc. Điều này cho thấy rằng nó là có thể thu được tín hiệu AM
bằng cách sử dụng điều chế biên độ bộ thu [12].
Mạch xuất hiện trong hình 3-40.

46
 Hình 3-40 Bộ khuếch đại Class D sử dụng điều chế biên độ bộ góp.

Bởi vì hình dạng sóng và góc dẫn không bị thay đổi bởi DC điện áp cung
cấp, đặc tính điều chế biên độ, V0=V0(Vdc) là cực kỳ tuyến tính. Các sai lệch
quan trọng nhất so với tuyến tính hoàn hảo là gây ra bởi nguồn cấp dữ liệu đầu
vào - đầu ra của tín hiệu điều khiển thông qua điện dung para sitic, không cho
phép điện áp đầu ra giảm xuống 0 khi Vfa được giảm xuống 0.
Giả sử một dấu hiệu điều biến
vm (t )  Vm cos mt 3.123
điện áp cung cấp của bộ khuếch đại là
vCQ1 (t )  Vdc  Vm cos mt
3.124
Sau đó thu được tín hiệu sóng mang AM DSB rơi
2
v0 (t )  Vdc (1  m cos mt ) cos mt  V0 (1  m cos mt ) cos mt
 3.125

Vm
m 1
Tại Vdc 3.126

là độ sâu điều chế.

Phương pháp này mang lại hiệu quả thực tế tốt. Hiệu quả tổng thể cao
(lý tưởng là 100%) có thể đạt được bằng cách sử dụng bộ điều chế Class S.
Mạch giống nhau có thể được sử dụng như một bộ phận thành phần của loại bỏ
lớp vỏ và hệ thống phục hồi (EER), cho phép cả khuếch đại tuyến tính và hiệu
suất cao. Một kết quả quan trọng khác được cung cấp trong [27]. Trong bộ
khuếch đại Class D sử dụng MOSFETs, hiệu quả tức thời và hiệu quả trung bình
không phụ thuộc vào các đặc tính của tín hiệu được khuếch đại, bởi vì chúng
bằng hiệu suất ở công suất đường bao đỉnh. Nếu BJT được sử dụng, hiệu suất
trung bình của bộ khuếch đại Class D phụ thuộc vào thống kê đặc điểm của biên
độ tín hiệu [27],
 Các cân nhắc thực tế khác
47
1. Bộ khuếch đại Class D chỉ được điều chỉnh ở điện áp cung cấp DC rất thấp
(vài volt), bởi vì khi tải có phản kháng (điều chỉnh sai), các xung điện áp lớn
được tạo ra (nếu sử dụng BJT không có điốt bảo vệ chống song song), thường
làm hỏng các bóng bán dẫn.
2. Nếu công suất đầu ra tăng khi mức biến tần được tăng lên một chút,
biến tần không có đủ điện để chuyển các transistor.
3. Biến áp đầu ra (trong mạch TCVS hoặc TCCS) là một trong những thành
phần quan trọng trong thiết kế thực tế vì:
a. Công suất đầu ra có thể rất cao, từ hàng trăm W đến KW.
b. Hiệu suất máy biến áp đầu ra phải càng cao càng tốt vì nó ảnh hưởng
trực tiếp đến hiệu quả tổng thể của mạch.
c. Các điện áp trên (hoặc dòng điện qua) các cuộn dây có dạng sóng hình
chữ nhật và yêu cầu băng thông lớn.
d. Trong mạch TCVS, điện dung ký sinh liên quan đến biến áp đầu ra
phải được giảm thiểu; trong mạch TCCS, điện cảm rò rỉ của máy biến
áp đầu ra phải được giảm thiểu.
Vì những lý do này, máy biến áp thông thường (quấn dây) không thể được
sử dụng ở tần số cao; chỉ máy biến áp đường dây tải điện mới thực hiện tốt trong
các ứng dụng này [2, 8, 15, 17, 25, 26, 28]. Việc sử dụng máy biến áp đường
dây giải quyết các vấn đề đã trình bày ở trên (điện dung ký sinh, điện cảm và
băng thông lớn) và cho phép đánh giá hiệu quả cao (98 ... 99%). Những bất lợi
chính có thể xảy ra liên quan đến tỷ lệ chuyển đổi, tỷ lệ này phải là một tỷ lệ nhỏ
số nguyên (hạn chế, ở một mức độ nhất định, các khả năng so khớp).
4. Biến áp đầu vào là một thành phần ít quan trọng hơn, nếu một cổng hình sin ổ
đĩa được sử dụng. Máy biến áp đường dây truyền tải là cần thiết để đạt được
hiệu suất cao. Biến áp đầu vào từ bộ khuếch đại TCVS, [16,25, 26] hoặc bộ
khuếch đại TCCS có thể được thay thế bằng mạch logic tốc độ cao và các trình
điều khiển riêng biệt, với các kết quả có thể so sánh được.
Mạch CVS, không có biến áp đầu ra, có những điều thuận lợi sau:
1. Băng thông lớn hơn (nó không bị ảnh hưởng bởi biến áp đầu ra),
2. Giảm kích thước và trọng lượng,
3. Loại bỏ biến dạng xen kẽ do bão hòa lõi,
4. Loại bỏ tổn thất điện năng trong máy biến áp đầu ra, do đó cao hơn hiệu quả
tổng thể,
5. Nếu một máy biến áp được yêu cầu để phù hợp trở kháng ở đầu ra, nó có thể
là cấu hình một đầu nhỏ hơn, ít phức tạp hơn và có băng thông lớn hơn biến áp
kéo đẩy thông thường yêu cầu trong mạch TCVS hoặc TCCS.
Mặt khác, các mạch TCVS và TCCS có các thuận lợi:
1. Gói tiêu chuẩn dành cho bộ phát (nguồn) nối đất các ứng dụng,
48
2. Cổng MOSFET (Transistor hiệu ứng trường)  có thể được phân cực dễ dàng
và nguồn của chúng được kết nối với đất
3. Biến áp đầu vào có thể được thay thế bằng mạch logic tốc độ cao để có được
các tín hiệu lệch pha và các trình điều khiển riêng biệt.
Mạch TCCS dường như có lợi thế ở tần số cao vì điện dung ký sinh
không gây ra tổn thất điện năng. Tuy nhiên, ưu điểm này vượt trội hơn những
nhược điểm sau:
1. Nó yêu cầu một cuộn cảm lớn (một cuộn cảm RF), giới thiệu bổ sung mất
điện.
2. Nó yêu cầu một ổ sóng vuông mang lại tổn thất điện năng cao hơn trong mạch
cổng.
3. Các thiết bị hoạt động chuyển đổi dòng điện hình chữ nhật, dẫn đến dòng điện
cao hơn chuyển mạch và tổn thất bão hòa.
5. Trong các ứng dụng thực tế, công suất đầu ra, điện trở tải và DC điện áp cung
cấp được chỉ định. Các cấu hình sử dụng đầu ra máy biến áp cho phép vĩ độ
trong sự lựa chọn của tỷ lệ m / n, với một số ý nghĩa lim nhất định. Do đó, khả
năng chịu tải có thể được chuyển đổi thành khả năng chịu tải tương đương thuận
tiện được trình bày cho từng transis tor. Lợi thế này thường không đáng kể;
trong nhiều ứng dụng, cần có bộ lọc triệt tiêu har monic để có thể thực hiện
trở kháng phù hợp.
6. Mạch CVS trong hình 3-1 đôi khi được gọi là bán cầu loại D mạch điện. Khi
mạch điều chỉnh đầu ra được nối giữa hai nửa cầu, một mạch Lớp D đầy đủ cầu
được thu được

Bộ khuếch đại Class D toàn cầu được thể hiện trong Hình 3-41 [29]. Mạch
này được sử dụng trong bộ phát sóng Harris DX-10 AM, là một máy phát sóng
trung có công suất sóng mang là 10 K  . Các bóng bán dẫn hiệu ứng trường Q 1
và Q4 được điều khiển lệch pha 180 0 với bóng bán dẫn Q2 và Q3. Kết quả là Q1

49

Hình 3-41 Bộ khuếch đại toàn cầu Class D được sử dụng trong Harris DX-10
và Q4 BẬT trong nửa thời gian chu kỳ, trong khi Q2 và Q3 là TẮT. Điều này
tạo ra một điện áp sóng vuông (với biên độ 2 Vdc trên cuộn dây của máy biến áp
đầu ra, và công suất đầu ra cao hơn bốn lần so với công suất của mạch nửa cầu
(xem Phương trình 3.8). Diode Zener D1 ... D4 cung cấp bảo vệ cho đầu vào
MOSFET khỏi quá độ và ổ đĩa quá mức. Diode D5 và D6 được sử dụng để điều
khiển điều chế kỹ thuật số.
 Bộ khuếch đại Class B so với Class D
1. Bộ khuếch đại đẩy-kéo Class B không yêu cầu mạch điều chỉnh hoặc bộ lọc
triệt tiêu âm sắc; do đó, băng thông của nó lớn hơn của bộ khuếch đại Class D.
2. Hoạt động loại B đòi hỏi ít bóng bán dẫn RF hơn và cho phép hoạt động ở tần
số cao hơn tần số có thể hoạt động loại D.
3. Bộ khuếch đại Class D cung cấp hiệu suất cao hơn (lý tưởng là 100%) so với
Bộ khuếch đại Class B (lý tưởng là 78,5% đối với tín hiệu đường bao không
đổi). Ngoài ra, hiệu suất trung bình đối với các tín hiệu có biên độ thay đổi có
thể thấp hơn đáng kể trong bộ khuếch đại Class B so với trong hệ thống bao
gồm Bộ khuếch đại D và bộ điều chế Class S (ví dụ: hệ thống EER).
4. Khả năng đầu ra công suất của bộ khuếch đại Class D cao hơn của bộ khuếch
đại loại B.
5. Hiệu suất của bộ khuếch đại Class D bị suy giảm tối thiểu do tải phản kháng.
Ngược lại, hiệu suất của bộ khuếch đại Class B bị suy giảm đáng kể do tải
không khớp.
6. Một bộ khuếch đại Class D có độ nhạy hiệu suất thấp hơn nhiều. Nó cũng có
ít có xu hướng dao động hơn bởi vì các bóng bán dẫn dành ít thời gian trong
vùng hoạt động và độ lợi của bóng bán dẫn thấp khi chúng Bật hoặc Tắt.

3.3. Bộ khuếch đại Lớp BD

Có những khác biệt quan trọng (liên quan đến mạch và nguyên tắc hoạt
động) giữa sự đẩy-kéo của các bộ khuếch đại Class B và Class D. Một bộ
khuếch đại RF thường không thể hoạt động ở cả hai lớp Băng tần do các hạn chế
được áp đặt bởi mạch điều chỉnh và công suất đầu vào DC. Do đó, nếu các thiết
bị hoạt động của bộ khuếch đại loại B được điều khiển đến mức bão hòa, không
có tăng công suất đầu ra hoặc hiệu suất bộ thu. Cũng không thể sử dụng các thiết
bị đang hoạt động trong bộ khuếch đại Class D như các nguồn dòng điện được
kiểm soát.
Bộ khuếch đại loại B đẩy kéo có đặc tính truyền tuyến tính (ổ phong bì đến
phong bì đầu ra) và hiệu quả tương đối cao (lý tưởng là 78,5%) ở sản lượng cao
nhất. Tuy nhiên, hiệu quả trung bình cho các tín hiệu thường xuyên xảy ra (AM
đơn âm với sóng mang đầy đủ hoặc bị triệt tiêu sóng mang, dải biên đơn hai âm,
50
điều chế biên độ vuông góc, Gaussian, Gaussian AM, Rayleigh, Laplacian,
Laplacian AM) thấp hơn nhiều [27]. Bộ khuếch đại Class D có hiệu suất bộ thu
rất cao (lý tưởng là 100%), nhưng một hệ thống tương đối phức tạp (bao gồm
một bộ điều chế Class S) là yêu cầu để có được một đặc tính truyền tuyến tính.
Mạch khuếch đại loại BD [30] tương tự như Bộ khuếch đại Class D chuyển
mạch dòng điện. Mạch (xem Hình 3-42) khác với việc bổ sung một điện trở, R
và tụ điện chặn một chiều, C. Sự hiện diện của đường dẫn điện trở xoay chiều từ
đầu vào giữa của cuộn dây sơ cấp đến đất cho phép thiết bị hoạt động để hoạt
động như nguồn hiện tại hoặc như công tắc

Hình 3-42 Bộ khuếch đại lớp BD.

Ở các mức đầu ra thấp hơn, Q 1 và Q2 lần lượt bị ngắt và ở trong vùng hoạt
động (hoạt động như các nguồn dòng điện được điều khiển). Mạch hoạt động
tuyến tính, như một bộ khuếch đại Class B. Ở mức cao hơn, Q l và Q2 luân phiên
cắt (trong một nửa chu kỳ) và trong vùng hoạt động và bão hòa (trong nửa chu
kỳ còn lại); đây được gọi là vùng bão hòa một phần của bộ khuếch đại. Ở đầu ra
cao điểm, Q1 và Q2 hoặc bị cắt cung cấp bão hòa, vì trong bộ khuếch đại Class
D, vùng này được gọi là vùng bão hòa hoàn toàn của bộ khuếch đại.
Việc bổ sung điện trở R không ảnh hưởng đến hiệu suất của bộ thu trong quá
trình hoạt động ở chế độ tuyến tính (Loại B). Trên thực tế, nó làm giảm hiệu quả
hoạt động trong khu vực bão hòa một phần hoặc toàn bộ. Tuy nhiên, điện trở
này cho phép mạch thay đổi dần dần từ hoạt động Loại B sang Loại D, cung cấp

mức tăng công suất đầu ra đỉnh lên  /4 lần thu được trong hoạt động Loại B.
2

Hiệu quả trung bình đối với các tín hiệu có tỷ lệ đỉnh-trung bình lớn (chẳng hạn
như giọng nói SSB) tăng đáng kể [30].

51
 3.4. Bộ khuếch đạ i Lớ p DE
Có nhiều cơ chế mất công suất trong bộ khuếch đại Class D nhưng tổn
thất điện năng do điện dung ký sinh thường là không đáng kể nhất. Trên thực tế,
những tổn thất công suất này hạn chế khả năng sử dụng của bộ khuếch đại Class
D ở tần số cao. Cách thuận tiện duy nhất để giảm những tổn thất này là giảm
điện áp trên các công tắc tại thời điểm chúng BẬT. Cái này có thể xảy ra nếu
thời gian chết xảy ra trong khoảng thời gian một thiết bị đã TẮT và cái kia đã
BẬT. Trong thời gian chết, cả hai điện trở truyền đều TẮT và cơ chế sạc / xả
không mất dữ liệu xảy ra trong Mạch loại D [4, 5, 11, 23, 31-36].
Phân tích sau đây đề cập đến mạch CVS Class D. Các giả định được thực
hiện trong phần Mạch chuyển đổi điện áp bổ sung (CVS) là hợp lệ, ngoại trừ
một liên quan đến điện dung đầu ra rỗng của hoạt động các thiết bị. Hơn nữa,
các điện dung ký sinh được giả định là không phụ thuộc vào điện áp bộ thu. Dựa
trên những giả định này, các mạch tương đương của Hình 3-43 thu được. Hình
3-44 trình bày các dạng sóng của mạch.

Hình 3-43: Các mạch tương đương của bộ khuếch đại Class DE; (a) Q1 = BẬT, Q2 = TẮT;

(b) Q1 = TẮT, Q2 = TẮT; (c) Q1 = TẮT, Q2 = BẬT.

 Phân tích và thiết kế

Lưu ý rằng, trong bộ khuếch đại Class DE, mạch điều chỉnh theo chuỗi
không cộng hưởng ở tần số chuyển đổi, f. Ở tần số này, nó có điện trở thuần
1
X  2 fL 
2 fC 3.127
Như hình dưới đây, mạch yêu cầu điện kháng ròng này hoạt động bình
thường. Dòng điện đầu ra i0 được dịch chuyển pha cao so với thành phần tần số
tự do cơ bản của v2 (  ). Sự dịch chuyển giai đoạn được đưa ra bởi

52
 X
  arctan
R 3.128

Để loại bỏ tổn thất điện năng do điện dung ký sinh, điện áp trên công tắc lúc
BẬT phải bằng không. Các phương trình từ 3.129 đến 3.131 tham chiếu đến tức
thì khi công tắc Q2 bật. Các phương trình này cũng có thể được áp dụng (với sửa
đổi thích hợp) ngay khi công tắc Q1 BẬT. Tương tự điều kiện ngay khi Q1 BẬT
có thể được xác minh một cách dễ dàng.
v2      0
3.129

Hơn nữa, điều thuận tiện là độ dốc của điện áp bộ thu bằng 0 khi công tắc BẬT

dv2
0
d    3.130
                                         
Các điều kiện trong phương trình 3.129 và 3.130 là điển hình cho bộ
khuếch đại loại E và được thảo luận chi tiết trong Chương 4. Vì lý do này, mạch
loại D được thiết kế để đáp ứng các Công thức 3.129 và 3.130 (và tương tự điều
kiện tại thời điểm   2  ) được gọi là mạch Lớp DE, mạch Lớp D chuyển
mạch mềm, hoặc mạch Lớp D với điều kiện chuyển mạch Lớp E.
Phương trình 3.130 cho kết quả liên tiếp
dv2
iC 2 ( )   COSS 0
d   

d (Vdc  v2 )
iC 2 ( )   COSS
d   

dv2
 COSS  iC 2 ( )  0
d   

i0 ( )  iC1 ( )  iC 2 ( )  0
i2 (  )  iC1 (  )  i0 ( )  0
3.131
Lưu ý rằng, khi một bóng bán dẫn BẬT, điện áp trên nó đã là 0 và dòng thu
khi bắt đầu trạng thái BẬT bằng 0 (không có dòng điện nhảy tại thời điểm đó).
Hậu quả là:

53
 a. Việc chuyển đổi công tắc ở mức độ chậm vừa phải không gây ra tổn thất
điện năng đáng kể trong thời gian chuyển đổi.
b. Dòng khởi động bằng không giúp giảm thiểu thời gian chuyển đổi (vì các
thiết bị thực tế có khả năng di/dt hạn chế) và giúp giảm thiểu hơn nữa tổn
thất điện năng trong quá trình chuyển đổi.
Để đơn giản hóa việc phân tích, dạng sóng của v2 ( ) được xấp xỉ bằng dạng
sóng hình thang.12Thời gian chết góc là 2 (xem Hình 3-44). Đối với
  2  0   , v2 ( ) được cho bởi

1
v2 ( )  Vdc 
2COSS 

2 
I sin  d
3.132
Từ các phương trình 3.129 và 3.132, ta có:
I
Vdc  (1  cos 2 )
2COSS 3.133
Lưu ý Phương trình 3.130 đã được sử dụng, vì nó được giả định rằng
i0 ( )  I sin  ở phương trình 3.132. Thành phần tần số cơ bản của v2 ( ) được cho

bởi
2Vdc
v2  sin 
 3.134
dẫn đến công suất đầu ra là:
1 1 Vdc
P0  V2 .I .cos = I sin 2
2 2  3.135
Thay thế phương trình 3.133 trong phương trình 3.135 cho kết quả:
4 P0COSS
I 
sin 2 (1  cos 2 ) 3.136
Công thức 3.133 và 3.136 cung cấp điện áp đầu vào DC yêu cầu Vdc và biên
độ của dòng tải I cho một tần số nhất định, công suất đầu ra, điện dung đầu ra
của thiết bị và thời gian chết. Khi đó, điện trở tải cần thiết được đưa ra bởi:
2 P0 sin 2 (1  cos 2 )
R 
I2 2COSS 3.137
Đối với các ứng dụng thực tế, rất thuận tiện để biểu diễn sự thay đổi của
các thông số vận hành với thời gian chết bằng đồ thị, chọn một điểm vận hành
phù hợp

54
 Hình 3-45: Các thông số vận hành so với thời gian chết tm
(IRF540 MOSFET, P0 = 300W, f = 13.56 MHz)

 VÍ DỤ 3.19:
Sử dụng các giá trị từ Ví dụ 3.5 (P 0 = 300W, f = 13,56 MHz, IRF540
MOSFETs với COSS = 560 pF tại VDS = 25V), có thể vẽ các đường cong từ Hình
3-45. Phân tích các đường cong này cho thấy điểm hoạt động thích hợp là t m =
12 ns (  tm f   0.5112rad ) , Vdc = 75,3V, I = 15A, R = 2,667  và CP = 0,1328.
Giả sử hệ số chất lượng tải là Q  1/ (CR)  5 , C=880,2pF và
L  (Q  tan  ) R /   174.1nH thu được.

 Bộ truyền động hình sin

Rất khó để điều khiển mạch chế độ DE hoạt động ở tần số cao (ví dụ:
khoảng 10 MHz trở lên) bằng cách sử dụng bộ truyền sóng vuông. Rất khó tạo
ra sóng vuông được điều khiển chính xác vì thời gian chết phải được điều khiển
với độ chính xác cao (theo thứ tự 1ns), và cần một biến áp đầu vào có băng
thông lớn. Tuy nhiên, mạch chế độ DE hơi dễ điều khiển hơn so với mạch Class
D vì cả hai transistor đều TẮT trong quá trình chuyển đổi điện áp, và hiệu ứng
của Miller ở cả BẬT và TẮT được giảm xuống gần như bằng không.
Bộ truyền động sóng hình sin là lựa chọn tốt hơn vì nó giảm yêu cầu về công
suất truyền động và cho phép kiểm soát thời gian chết bằng biên độ của điện áp
cổng [4,5,23]. Một bộ truyền hình sin có thể được sử dụng trong các mạch chế
độ DE có chứa MOSFET vì MOSFET có mức điện áp cổng ngưỡng dưới mức
mà chúng đang TẮT; khi vượt quá ngưỡng, các transistor nhanh chóng chuyển
sang BẬT. Phần đầu vào của mạch là tiêu chuẩn và sử dụng một máy biến áp
đầu vào được điều khiển với điện áp hình sin. Điện áp cổng của transistor là
sóng hình sin lệch pha 180o (xem
Hình 3-46).

55
 Hình 3-46: Dạng sóng trong các mạch cổng của bộ truyền hình sin
Bằng cách
biểu thị biên độ của điện áp cổng vào nguồn vGS1 và vGS2 là VG và điện áp
ngưỡng là VT .
tm
VT  VG sin( )
2 3.138
Cho VT và tm, Công thức (3.138) tạo ra VG cần thiết. Bằng cách sắp xếp lại

2 V 
tm  arcsin  T 
  VG 
phương trình (3.138) như sau: 3.139
Có thể xác định phạm vi thời gian chết có thể đạt được bằng phương pháp này.

- Hạn chế đầu tiên đối với tm là đỉnh điện áp cổng được giới hạn ở giá trị
lớn nhất thường là VGSmax = ± 20 ... ± 30V.

Ví dụ: IRF540 có VGSmax = ± 20 V [20] với f = 13,56 MHz và V T = 3,5V, kết

quả là tm, min = 4,1 ns (thời gian chết góc khoảng 20o).

- Giới hạn thứ hai cho tm xảy ra khi điện áp cổng vào nguồn quá thấp để
BẬT MOSFET đúng cách. Tham khảo [23] khuyến nghị VG> 6,5V. Do
đó, thời gian chết lớn nhất là tm, max = 13,3ns (thời gian chết góc khoảng
65o).

Ở ví dụ 3.19, tm = 12ns có thể đạt được với V G = 7.2V Đối với điện áp
cổng này, điện tích cổng yêu cầu là khoảng 30 nC. Biên độ của dòng cổng I G
= 2,56 A nhận được từ Công thức 3.120. Điện trở cổng R G của IRF540
MOSFET được ước tính vào khoảng 1  . Do đó, tổn thất công suất trong
mạch cổng là P G = 3,28W cho mỗi transistor. Công suất này có thể đạt
được một cách dễ dàng và hiệu quả bằng cách sử dụng trình điều khiển chế
độ D hoặc chế độ E.

 Quy trình điều chỉnh

56
 Sau khi được xây dựng, mạch chế độ DE thực tế sẽ không tự động cung
cấp hoạt động tối ưu (với các điều kiện chuyển mạch chế độ E), nhưng sẽ cần
điều chỉnh. Thật không may, hoạt động tối ưu không xảy ra ở điểm công suất
đầu vào hoặc đầu ra tối đa và yêu cầu một quy trình điều chỉnh đặc biệt [36].
Phần này mô tả quy trình điều chỉnh thực tế chỉ dựa trên quan sát của một
trong các dạng sóng điện áp của thiết bị đang hoạt động.
Điện áp trên Q2 trong thời gian chết được thể hiện trong Hình 3-47. Nó
đạt đến giá trị nhỏ nhất, tại thời điểm đó độ dốc của v2 (t ) bằng 0 ("đáy"), và
sau đó bắt đầu tăng lên. Khi Q2 BẬT, v2 (t ) giảm nhanh chóng về 0 (hoặc về
VCEsat nếu sử dụng BJT). Tùy thuộc vào cài đặt ban đầu của mạch và sự hiện
diện của diode chống song song trong quá trình chuyển mạch (ví dụ: diode
ký sinh của MOSFET nguồn), máng và / hoặc bước nhảy ở quá trình chuyển
đổi TẮT sang BẬT có thể bị ẩn từ quan điểm. Trong trường hợp này, vị trí
của các đặc điểm này trên dạng sóng có thể được ước tính bằng cách ngoại
suy một giải pháp từ phần có thể nhìn thấy của dạng sóng. Những thay đổi về
giá trị của các thành phần mạch được điều chỉnh theo chuỗi, hoặc giá trị của
thời gian chết, ảnh hưởng đến dạng sóng v2 (t) như sau (xem Hình 3-47):

Hình 3-47: Ảnh hưởng của việc điều chỉnh thời gian chết và góc tải  .

a. Khi tăng C hoặc L (khi tăng góc tải  ), đáy của dạng sóng di chuyển xuống và sang
phải.
b. Khi thời gian chết tăng lên, đáy của dạng sóng di chuyển xuống và sang trái.

Quy trình điều chỉnh bộ khuếch đại chế độ DE được lấy từ Hình 3-47. Góc
tải và thời gian chết được điều chỉnh liên tiếp cho đến khi cả v2 (t ) và đạo hàm
của nó bằng 0 tại thời điểm Q 2 bật ON ngay lập tức. Điều này tự động đảm bảo
các điều kiện chuyển mạch chế độ E cho Q 1. Để tránh hư hỏng do nhầm lẫn ban
đầu lớn, hãy điều chỉnh bộ khuếch đại ở điện áp thấp, tăng dần V dc và điều chỉnh
lại  và thời gian chết nếu cần. Sự gia tăng V dc sẽ làm giảm giá trị hiệu dụng
57
của điện dung đầu ra của các thiết bị hoạt động (BJT hoặc MOSFET). Do đó,
thời gian chết và  nên được giảm một chút.

 Khảo sát thực tế

1. Đối với các giá trị thời gian chết góc dưới 50 đến 60 o, mô hình được
trình bày ở đây cho mạch chế độ DE (và quy trình thiết kế đơn giản bắt
nguồn từ mô hình này) cung cấp độ chính xác hợp lý trong các ứng
dụng thực tế. Đối với các giá trị thời gian chết lớn hơn, mô hình tạo ra
sai số đáng kể vì điện áp trên các điện dung đầu ra được xấp xỉ với
đường dốc tuyến tính trong thời gian chết.
2. Các điều kiện chuyển mạch loại E có thể đạt được đối với các giá trị
của điện dung đầu ra của thiết bị tích cực, Coss, thay đổi giữa giá trị 0
và giá trị lớn nhất [36].
1
 COSS R  max   0.1592
2 3.140
Các giá trị của Coss lớn hơn giá trị được đưa ra bởi công thức (3.140)
không cho phép đạt được các điều kiện chuyển mạch Loại E.
3. Các giá trị giả định cho  và R, các giá trị lớn hơn của C oss yêu cầu
thời gian chết lớn hơn và tải phản kháng lớn hơn, cung cấp công suất
đầu ra thấp hơn và khả năng phát công suất thấp hơn. Giá trị tối đa của
Coss được đưa ra bởi công thức (3.140) có thể được đáp ứng trong
mạch chế độ DE hoạt động với thời gian chết góc là 90 0 (mỗi transistor
BẬT ở 900 và TẮT ở 2700) [32, 34].
Mặc dù các giá trị thời gian chết lớn sẽ cho phép tăng tần số
hoạt động của mạch loại DE, nhưng chúng không thực tế. Công suất
đầu ra và khả năng đầu ra công suất sẽ có giá trị rất thấp (ví dụ: C P =
0,07958 cho thời gian chết góc 900) và việc chuyển đổi ba trạng thái
chính xác sẽ khó đạt được vì không thể sử dụng cổng truyền cộng
hưởng hình sin cho lượng lớn thời gian chết.

3.5.Bộ nhân tần số chế độ D

Nếu mạch cộng hưởng của bộ khuếch đại loại D được điều chỉnh đến một
hài nhất định (Nf, N = 2,3, ...) của tần số chuyển đổi, f, thì mạch sẽ trở thành bộ
nhân tần số loại D. Trong phân tích được trình bày dưới đây, mạch CVS chế độ
D (xem Hình 3-1) thỏa mãn các giả định đơn giản hóa được đưa ra trong phần
(CVS-Complementary Voltage Switching)- Mạch chuyển đổi điện áp bổ sung (ngoại trừ
mạch liên quan đến tần số điều chỉnh của mạch cộng hưởng) được xem xét. Giả
sử chu kỳ làm việc 50%, điện áp v2 ( ) được áp dụng cho mạch đầu ra là một
58
sóng vuông tuần hoàn (xem công thức 3.1) và có thể được phân rã thành chuỗi
Fourier được đưa ra bởi Công thức (3.2), chỉ chứa các sóng hài lẻ. Nếu chúng ta
giả sử rằng mạch cộng hưởng nối tiếp được điều chỉnh đến một sóng hài bậc
nhất của tần số chuyển mạch, thì dòng điện đầu ra có dạng hình sin (xem Hình
3-48).
2 Vdc sin(2 N  1)
i0     I sin(2 N  1) 
 R 2N 1 3.141
và công suất đầu ra được cung cấp bởi:
I2 2 V2 1 0.2026 V 2 dc
P0  R  2 dc 
2  R (2 N  1) 2 (2 N  1) 2 R 3.142
Hiệu suất bộ thu lý tưởng là 100%. Khả năng công suất đầu ra là:
P 1 0.1592
CP  0  
2Vdc I 2 (2 N  1) 2 N  1 3.143
Đối với N = 3 (bộ ba), các phương trình trên cho:
2 V 2 dc V 2 dc 1
P0  2  0.02252 ; Cp   0.05305
9 R R 6 3.144
Với N=5:
2 V 2 dc V 2 dc 1
P0   0.008106 ; Cp   0.03183
25 R
2
R 10 3.145
Lưu ý rằng P0 và CP giảm rất nhanh theo N (cấp nhân). Không thể sử dụng
mạch này với N> 5.

Hình 3-48: Các dạng sóng trong bộ ba tần số CVS loại D (D = 0,5).
Các kết quả được đưa ra trong phần Switches Duty Ratio gợi ý một khả
năng khác để điều khiển mạch loại D cho phép nhân tần số. Nếu một giá trị tùy
ý (0 <D <1) được giả định cho tỷ lệ làm việc, thì điện áp v 2(q) chứa cả hài lẻ và
hài chẵn (xem Công thức 3.108). Giả sử rằng mạch điều chỉnh nối tiếp được
điều chỉnh đến hài thứ N của tần số chuyển đổi.
59
Dòng điện đầu ra được đưa ra bởi:
2 Vdc sin N  D
i0     I cos   cos N
 R N 3.146
Tạo công suất đầu ra:
2 V 2 dc sin 2 N  D V 2 dc sin 2 N  D
P0  2  0.2026
 R N2 R N2 3.147
Khả năng công suất đầu ra là:
P 1 sin N  D
CP  0 
2Vdc I 2 N 3.148
Đối với bất kỳ giá trị nào của D và N, hiệu suất bộ thu là 100%. Tuy nhiên,
sin N  D  1
việc tối đa hóa P0 và CP yêu cầu 3.149
1 1
D ; D  1
Dẫn đến: 2N 2N 3.150
Không có sự khác biệt đáng kể giữa hai giá trị này. Dạng sóng của i1 ( ) và
i2 ( ) có thể hoán đổi cho nhau và i0 ( ) thay đổi pha của nó 1800. Một số trường

hợp thú vị sau:

a. Chập tần số (N=2), D=1/4 (Hình 3-49)

1 V 2 dc V 2 dc 1
P0  2  0.05066 ; Cp   0.07958
2 R R 4 3.151

Hình 3-49: Các dạng sóng

trong bộ phân tần CVS Class
D (D = 0,25).

b. Bộ ghép tần số (N = 3); D = 1/6. P0 và CP được cho bởi Công thức

(3.144). Giá trị của chúng bằng những giá trị thu được vì D = 0,5. Tỷ lệ
nhiệm vụ 50% dễ đạt được hơn và do đó, giải pháp này thích hợp hơn cho

60
 các thiết kế thực tế. Trong mọi trường hợp, ít nhất một trong hai thiết bị
chuyển mạch phải có khả năng vượt qua dòng điện âm, do đó, việc sử
dụng MOSFET trong bộ nhân tần số Loại D được khuyến khích.

3.6. CAD của mạch loại D

 Mô phỏng SPICE
Mô phỏng mạch phi tuyến có thể là một công cụ quan trọng để
phân tích, thiết kế và tối ưu hóa các bộ khuếch đại công suất RF chế độ
chuyển mạch. Việc kết hợp mô phỏng vào giai đoạn thiết kế mang lại một
số lợi thế so với phương pháp tạo mẫu tiêu chuẩn. Một số trong số đó bao
gồm giảm thời gian và chi phí phát triển, tăng cường hiểu biết về hoạt
động của mạch và xác định các khu vực có vấn đề tiềm ẩn. SPICE có thể
là một công cụ linh hoạt và hữu ích để phân tích và tối ưu hóa bộ khuếch
đại công suất RF chế độ chuyển mạch, miễn là bóng bán dẫn và mạch
được mô hình hóa đúng. Các biện pháp phòng ngừa sau đây phải được
thực hiện:
1. Các yếu tố nhiêu âm đáng kể phải được đưa vào mô tả mạch.
2. Các mô hình của thiết bị đang hoạt động phải được thể hiện bằng cách
sử dụng các mạch phụ (bao gồm nhiễu âm của gói thiết bị: dẫn điện
cảm và điện dung phân tán).
3. Việc lựa chọn các phương án phân tích nhất thời phải được xem xét.
(Mặc dù các kỹ thuật miền thời gian hơi kém hiệu quả, nhưng chúng
cần thiết cho các ứng dụng trong đó có các thiết bị hoạt động hoạt
động phi tuyến tính.)

Mô hình IRF520 SPICE được trình bày trong Hình 3-50 và Bảng 3-1.
MOSFET công suất được biểu diễn bằng một mạch phụ bao gồm một số phần tử
ký sinh (điện cảm dây liên kết).

Hình 3-50 Sơ đồ mạch con của IRF520.

61
 Bảng 3-1: Danh sách mạng lưới mạch phụ SPICE của MOSFET nguồn IRF520 (của Hệ
thống PCB Cadence).

SUBCKT IRF520 L 1 2 3
LD 1 4 4,5n
LG 2 6 7,5n
LS 5 3 7,5n
M 4 6 5 5 IRF520.
Model IRF520 NMOS (Bậc = 3 Gamma = 0 Delta = 0 Eta = 0 Theta = 0
+ Kappa = 0 Vmax = 0 Xj = 0 Tox = 100n Uo = 600 Phi = 6 Rs = .1459
+ Kp = 20,79u W = .73 L = 2u Vto = 3,59 Rd = 80,23m Rds = 444,4K
+ Cbd = 622,1p Pb = .8 Mj = .5 Fc = .5 Cgso = 517.9p Cgdo = 137.3p
+ Rg = 6.675 Is = 2.438p N = 1 Tt = 137n).

Bộ khuếch đại Class DE sử dụng MOSFET công suất IRF520 được trình
bày trong Hình 3-51 như một ví dụ mô phỏng. Mạch này được thiết kế cho tần
số chuyển mạch 5MHz, sử dụng quy trình cho trong (36); Điện áp nguồn một
chiều là V dc = 75V, điện trở tải là R = 102  và Q tải của đoạn mạch nối tiếp là
Q = 3.

Hình 3-51 Sơ đồ PSPICE của bộ khuếch đại công suất Class DE.
Tất cả các mô phỏng được trình bày dưới đây được thực hiện bằng cách sử
dụng MicroSim DesignLab. Đánh giá Phiên bản 7.1, 1996. Tùy chọn phân tích
thoáng qua với dạng sóng hình sin được sử dụng như một kích thích đã được
xem xét trong các mô phỏng. Bởi vì mạch cần một số chu kỳ để ổn định, mạch
này được mô phỏng từ t = 0 đến t = 1 us và chỉ có dữ liệu đầu ra từ 0.8 us đến 1
us được tích lũy.
Một số dạng sóng mạch quan trọng được mô tả trong Hình 3-52. Từ các dạng
sóng này, có thể thu được các thông số vận hành, chẳng hạn như hiệu suất năng
lượng của thiết bị và công suất đầu ra. Lưu ý rằng các điều kiện chuyển mạch
loại E không nghiêm ngặt. rất ổn định (đổ chuông ở dạng sóng điện áp xả gây ra

62
bởi các điện cảm ký sinh), và mạch cần được điều chỉnh bằng cách thay đổi mức
truyền động và độ tự cảm nối tiếp.
Lợi ích của việc sử dụng mô phỏng SPICE để đánh giá dạng sóng miền thời
gian là rõ ràng. Các mạch Lớp D có thể được mô hình hóa với bất kỳ mức độ
phức tạp nào và tất cả các hiệu ứng bậc hai có thể được tính đến đồng thời; các
mạch cho ổ cổng hình sin hoặc hình chữ nhật cũng có thể được mô hình hóa một
cách chính xác. Việc mô phỏng diễn ra chậm và rất khó để tối ưu hóa một thiết
kế.

Hình 3-52 Các dạng sóng mô phỏng PSPICE trong bộ khuếch đại Class DE

Mô phỏng HB-PLUS

Như được trình bày ở trên, các mạch Lớp D có thể được mô phỏng bằng bất
kỳ trình mô phỏng mạch đa năng nào, chẳng hạn như SPICE. Tuy nhiên, do các
tính năng đặc trưng của bộ khuếch đại Class D, phân tích DC và AC SPICE là
không hiệu quả trong trường hợp này. Mô phỏng SPICE của bộ khuếch đại Lớp
D yêu cầu sử dụng tùy chọn phân tích tạm thời. Đối với các ứng dụng thực tế,
đáp ứng tuần hoàn ổn định của mạch phải được mô phỏng; mô phỏng chậm và
hầu như không thể tối ưu hóa thiết kế. Mô phỏng hiệu quả bộ khuếch đại Class
D yêu cầu các chương trình chuyên biệt như HB-PLUS.
Chương trình HB-PLUS (được phát triển bởi Design Automation, Inc.) mô
phỏng và tối ưu hóa bộ chuyển đổi nửa cầu cộng hưởng và không cộng hưởng
(chuyển mạch điện áp Loại D), bộ biến tần DC / AC và máy phát điện RF [37).
Chương trình này có thể mô phỏng phản ứng nhất thời theo chu kỳ của mạch (từ
bất kỳ điều kiện khởi động nào) và phản ứng tuần hoàn ở trạng thái ổn định của
mạch. HB-PLUS mô phỏng trực tiếp đáp ứng chính xác định thời gian ở trạng
63
thái ổn định của mạch; một bộ mô phỏng SPICE yêu cầu đợi nhiều chu kỳ RF
trong một phân tích nhất thời) để đạt được giá trị gần đúng của giá trị ổn định.
nêu phản ứng tuần hoàn. HB-PLUS mô phỏng mạch Class D rất nhanh. Mô
phỏng yêu cầu khoảng 0,5 giây trên máy tính 33 MHz 486 thiết bị.
 Đầu ra HB-PLUS bao gồm:
1) Đồ thị miền thời gian và phổ miền tần số của tất cả các impor. điện áp
mạch tant và các dạng sóng hiện tại,
2) Lập bảng công suất đầu vào DC, công suất đầu ra, hiệu quả, không hiệu
quả, công suất tiêu tán trong mỗi phần tử mạch (bao gồm cả tổn hao công
suất ký sinh trong mỗi cuộn cảm và tụ điện), và ứng suất dòng điện và
điện áp đỉnh của bóng bán dẫn, ở các cực bình thường và nghịch.

Nhiều kết quả trong số này không có sẵn (trực tiếp) trong trình mô phỏng
SPICE, và một số trong số chúng rất khó ước tính sau khi mô phỏng.
Chương trình HB-PLUS cũng cho phép, trong các giới hạn quy định, quét
bất kỳ thông số nào trong số tối đa 28 thông số mạch và vẽ biểu đồ của bất kỳ
hai biến đầu ra nào so với thông số quét. Cuối cùng, một trong những khả năng
hữu ích của chương trình (mà SPICE không thể cung cấp) là tự động điều chỉnh
các thông số hoạt động và các giá trị thành phần để đạt được "hiệu suất tối ưu đã
xác định (để giảm thiểu một hàm mục tiêu đã xác định).

Mô hình chung của bộ khuếch đại nửa cầu được sử dụng trong HB-PLUS
được minh họa trong Hình 3-53 và bao gồm hai công tắc và một mạng tải. Mô
hình chuyển mạch [18, 19] được thể hiện trong Hình 3-54 và bao gồm:

1. Một điện trở, Roff lập mô hình điện trở TẮT,

2. Một điện trở, Ron, mô hình hóa điện trở BẬT ( R DS ,on bật cho MOSFET hoặc
RCEsat của BJT),
3. Nguồn điện áp, V o, mô hình hóa V CEsat của BJT,
4. Một mạch RC nối tiếp, C out R cout, mô hình hóa điện dung đầu ra của thiết bị
hoạt động và khả năng chống ký sinh của nó,
5. Một diode chống song song tùy chọn (diode nền ký sinh của silicon
MOSFET, hoặc một diode bên ngoài được kết nối có chủ ý từ bộ phát đến bộ
thu của BJT), được đặc trưng bởi V t và Rd .

Cấu hình mạng tải được trình bày trong Hình 3-55. Nó có thể được sử
dụng để đại diện cho một mạng không cộng hưởng hoặc một mạng cộng hưởng
có chứa chuỗi, hoặc mạch điều chỉnh song song, mạng kết hợp băng hẹp (ví dụ,
T và pi) hoặc mô hình T đầy đủ của máy biến áp (bao gồm điện cảm rò rỉ sơ cấp
64
và thứ cấp và điện cảm từ hóa). Tất cả các cuộn cảm và tụ điện có một điện trở
tổn hao hoặc hệ số chất lượng không tải được chỉ định.

Hình 3-53 Mô hình chung của bộ khuếch đại công suất bán cầu, do Thiết kế Tự động hóa

Hình 3-54 Mô hình công tắc trong HB-PLUS, do Thiết kế Tự động hóa

Hình 3-55 Tải mạng và tải trong HB-PLUS, do Thiết kế Tự động hóa

Một số kết quả thu được đối với mạch được trình bày trong Ví dụ 3.11 được
đưa ra dưới đây. Giả thiết rằng Roff = 1 MOhm và phù hợp với các kết quả cho
trong [18] và [19], Rcout = 5 Ron. Hình 3-56 trình bày hai màn hình để nhập các
thông số mạch (mạng tải được giảm thành mạch điều chỉnh nối tiếp). Hình 3-57
cho thấy công suất, hiệu suất và ứng suất của công tắc. Hình 3-58 mô tả các
dạng sóng của điện áp trên S1 (thoát ra nguồn), dòng hoạt động qua S1 (dòng điện
trong phần hoạt động nội tại của bóng bán dẫn), điện áp trên tải và tổng dòng
thông qua S1 (như sẽ được đo bằng một đầu dò hiện tại trên dây dẫn thoát qua
tranSistor).
65
 Hình 3-56 Nhập các thông số mạch trong HB-PLUS, do Thiết kế Tự động hóa

Hình 3-57 Sức mạnh, hiệu quả và ứng suất chuyển đổi, nhờ sự hỗ trợ của Tự động hóa thiết
kế

66
Hình 3-58 Các dạng sóng trong HB-PLUS: điện áp trên S1 dòng điện hoạt động qua S1, điện
áp trên tải và tổng dòng điện qua S1, với sự hỗ trợ của Tự động hóa thiết kế

1. Nếu sử dụng máy biến áp thông thường (quấn dây), tỷ số vòng quay tối
thiểu có thể có hầu hết mọi giá trị mong muốn. Tuy nhiên, trong thực tế,
phải sử dụng máy biến áp đường dây băng rộng hơn là máy biến áp cuộn
dây. Kết quả là, tỷ lệ quay nhỏ nhất là tỷ số của hai số nguyên (2, 3, 4 ...
1/2, 1/3, 1/4, ...).
2. Trong thực tế, nên sử dụng tụ điện rẽ nhánh ở đầu bên trái của cuộn cảm
RF (xem Hình 3-8). Điều này ngăn chặn sự xâm nhập của tín hiệu RF
trong đường cấp nguồn.
3. Nếu các thiết bị đang hoạt động hoạt động như công tắc lý tưởng (không
có điện trở BẬT), các điện dung ngang bụng C p 1 và C P 2 được sạc và xả
ngay lập tức
4. Nếu điện áp cực thu thấp hơn điện áp TẮT cơ bản (do trình điều khiển
cung cấp), điểm nối cực thu gốc được phân cực thuận và bóng bán dẫn

67
 lưỡng cực được đặt ở chế độ đảo ngược hoạt động. Do đó, dòng điện góp
ngược đáng kể có thể chạy qua bóng bán dẫn, làm giảm hiệu suất và có
thể làm hỏng bóng bán dẫn. Một tình huống phá hủy tiềm ẩn khác có thể
xảy ra nếu tải kéo đế đủ âm để xếp hạng BV EBX bị vượt quá.
5. Lưu ý rằng khi một công tắc BẬT, điện áp trên nó bằng không (xem Hình
3. 9). Mặt khác, các dòng điện đáng kể chạy qua các điện dung ký sinh
cũng chạy qua các điện trở nối tiếp của chúng gây ra sự tiêu tán công suất
đáng kể.
6. Các nguyên nhân chính gây ra tổn thất công suất trong mạch Class D
chuyển mạch điện áp là tổn hao dẫn (do Ron) và tổn hao chuyển mạch (do
C p). Các tổn thất điện năng khác thường có thể được bỏ qua vì chúng bị
ảnh hưởng không đáng kể bởi R và V dc
7. Thời gian chuyển mạch được chỉ định trong bảng dữ liệu thường là để
chuyển dạng sóng dòng điện hình chữ nhật thành tải điện trở. Trong các
mạch loại D chuyển mạch điện áp, dòng điện chuyển mạch là một phần
của hình sin không có bước nhảy khi chuyển mạch (nếu mạch hoạt động
chính xác). Nếu sử dụng ổ đĩa hình sin, thời gian chuyển đổi có thể chỉ
bằng khoảng một phần tư giá trị của bảng dữ liệu. Trong các bộ khuếch
đại Class D chuyển mạch hiện tại, dòng điện chuyển mạch có hình chữ
nhật, dẫn đến quá trình chuyển đổi chậm hơn. Lưu ý rằng những dữ liệu
này chỉ có sẵn cho bóng bán dẫn chuyển mạch chứ không phải bóng bán
dẫn RF.
8. Trong các ứng dụng thực tế, một hiệu suất cao yêu cầu R >> Ron, ví dụ, nếu
R > 10 Ron, thì µ > 90%. Trong quá trình chuyển đổi, i (ɵ), được hiển thị
trong Công thức 3.96, chiếm ưu thế về dòng tải và lên V 2(ɵ) thay đổi xấp
xỉ tuyến tính
9. Điện dung đầu vào của bóng bán dẫn MOSFET thay đổi đáng kể trong
quá trình chuyển đổi. Điều này là do hiệu ứng phản hồi Miller của điện
dung cống cổng và sự gia tăng nhanh chóng của điện dung cống khi điện
áp xả vào cổng trở nên âm (tại thời điểm chuyển mạch TẮT sang BẬT)
[24]. Cách tốt nhất để dự đoán các yêu cầu của ổ cổng là sử dụng các giá
trị bảng dữ liệu của phí cổng cần thiết để BẬT hoặc TẮT bóng bán dẫn.
10.Dễ dàng tính được rằng sau t = 4t, điện áp trên C isslà khoảng 98% từ giá trị
cuối cùng của nó.
11.Thuật ngữ Class BD đôi khi cũng được sử dụng cho các bộ khuếch đại
Class S hoặc bộ điều biến (16, 30).
12.Sử dụng quy trình được đề xuất trong [33] và [35], có thể tính toán chính
xác biểu thức cho V 2(ɵ) và thành phần cơ bản của nó. Tuy nhiên, đối với
các giá trị thành phần thực tế và các thông số hoạt động, kết quả thu được
68
 gần giống với những gì được trình bày ở đây và sự khác biệt nhỏ có thể dễ
dàng được bù đắp khi mạch được điều chỉnh.
13.Trong trường hợp này, mạch điều chỉnh nối tiếp không cộng hưởng trên
chuyển mạch tự do thời hạn và hệ số chất lượng có thể được xác định là tỷ
số của điện trở điện dung hoặc cảm kháng trên điện trở nối tiếp. Các định
nghĩa này cho các giá trị khác nhau; nếu
14. Q = ɷL / R = 5, thì L = 156,5 nH và C = 1 / [ɷR (Q-tan(ɵ)] = 991,4 pF.
15.Một bộ truyền động cổng cộng hưởng hình sin thường được ưu tiên trong
thực tế. Trong trường hợp này, tăng mức độ ổ đĩa sẽ giảm thời gian chết.

69