Hanoi University of Science and School of Electrical Engineering

Technology Department of Automatic Control

Thiết kế hệ thống điều khiển

nhúng
Thiết kế phần cứng – Đặc tính
thời gian

Chu Đức Việt

Department of Automatic Control
viet.chuduc@hust.edu.vn 30.08.2012

Outline
• Giản đồ thời gian
– Các khái niệm cơ bản
– Thời gian sườn lên / sườn xuống
– Trễ lan truyền
– Thời gian thiết lập (Setup time) và thời gian giữ (Hold Time)
• Giao tiếp Bus
– Giao tiếp bus với các phần tử ba trạng thái
• Phân tích giản đồ thời gian

Chu Đức Việt 2

Dept. Of Automatic Control

1
 Giản đồ thời gian (Timing
diagram)
• Giản đồ thời gian là ngôn ngữ chính để mô tả mối quan hệ về thời gian giữa các
phần tử khác nhau trong một thiết kế.
• Các đặc tính thời gian như trễ, thiết lập, giữ cho phép người thiết kế tính toán được
các giới hạn để cho phép toàn bộ thiết kế hoạt động như mong muốn.
• Nếu không được tính toán một cách cẩn thận, việc vi phạm các đặc tính thời gian sẽ
gây nên những lỗi không mong muốn một cách ngẫu nhiên, rất khó kiểm soát.

Chu Đức Việt 3

Dept. Of Automatic Control

Các khái niệm cơ bản

Các khái niệm cơ bản
của đặc tính thời gian
của một tín hiệu bao
gồm:
• Thời gian trễ sườn
lên/trễ sườn xuống
• Trễ lan truyền
• Thời gian xác lập và
thời gian giữ (Setup
time / Hold time)
• Thời gian trễ cần
thiết cho việc cho
phép / cấm một phần
tử ba trạng thái
• Độ rộng xung
• Tần số xung nhịp
(Clock frequency)

Chu Đức Việt 4

Dept. Of Automatic Control

2
 Trễ sườn lên / sườn xuống
(Rise and Fall Times)

• Trễ sườn lên của một tín hiệu thường được định nghĩa là khoảng thời
gian cần thiết để mức điện áp tăng từ giá trị 20% đến giá trị 80% của
điện áp danh định.
• Trễ sườn xuống của một tín hiệu thường được định nghĩa là khoảng
thời gian cần thiết để mức điện áp giảm từ giá trị 80% xuống tới giá trị
20% của điện áp danh định.

Chu Đức Việt 5

Dept. Of Automatic Control

Trễ lan truyền (Propagation

Delays)

• Trễ lan truyền là khoảng thời gian cần thiết để có sự thay đổi trạng thái ở
đầu ra của một mạch logic sau khi đầu vào tương ứng thay đổi trạng thái.
• Trễ lan truyền thường được xác định bởi các điểm mốc là khi tín hiệu đi
qua ngưỡng 50% giá trị điện áp danh định.
• Thông thường, trễ lan truyền cho trường hợp tín hiệu chuyển từ mức thấp
lên mức cao không giống trường hợp chuyển từ mức cao xuống mức
thấp (Asymmetrical delay).
Chu Đức Việt 6
Dept. Of Automatic Control

3
 Thời gian thiết lập và thời gian giữ
(Setup and Hold Time)

• Tham số xuất hiện trong các mạch logic dãy (hoạt động theo xung nhịp clock)
• Th
i gian thit lp (Setup time) là khoảng thời gian mà tín hiệu đầu vào phải có giá
trị logic ổn định trước khi có sườn lên (hoặc xuống) của tín hiệu xung nhịp (clock).
• Th
i gian gi Hold time là khoảng thời gian mà tín hiệu đầu vào phải giữ nguyên
giá trị logic của nó sau khi có sườn lên (hoặc xuống) của tín hiệu xung nhịp (clock).
• Các điểm mốc để tính giá trị thời gian này cũng thường được tính là khi các tín hiệu
đi qua mức 50% giá trị danh định.

Chu Đức Việt 7

Dept. Of Automatic Control

Hiện tượng giả ổn định

(Metastabilit)

• Tổng của thời gian thiết lập và thời gian giữ (Setup + hold time) được
gọi là cửa sổ bất định (window of uncertainty)
• Nếu trạng thái logic của đầu vào D không ổn định trong khoảng thời
gian cửa sổ bất định, đầu ra Q trở thành không xác định, thậm chí còn
dao động. Hiện tượng này gọi là hiện tượng giả ổn định (metastabilit).

Chu Đức Việt 8

Dept. Of Automatic Control

4
 Giao tiếp Bus
• Nguyên tắc cơ bản của giao
tiếp Bus là phân chia quyền sử
dụng Bus cho các thiết bị theo
thời gian (time multiplexed
Bus).
• Tại mỗi thời điểm, chỉ có duy
nhất một thiết bị được phép
thay đổi trạng thái các đường
tín hiệu của Bus.

Chu Đức Việt 9

Dept. Of Automatic Control

Giao tiếp Bus

• Trong một hệ thống nhúng dùng vi xử lý thường có 3 hệ thống bus

dùng để kết nối CPU với các linh kiện chính khác::
– Bus dữ liệu
– Bus địa chỉ
– Bus điều khiển

Chu Đức Việt 10

Dept. Of Automatic Control

5
 Giao tiếp Bus

Giao tiếp Bus điển hình: truy nhập bộ nhớ

• Đọc dữ liệu từ bộ nhớ (Memory Read): CPU đưa địa chỉ ô nhớ cần đọc ra Bus địa chỉ
sau đó kích hoạt tín hiệu đọc bộ nhớ. Chíp nhớ khi đó sẽ xuất dữ liệu từ ô nhớ tương
ứng ra bus dữ liệu. CPU đọc dữ liệu từ Bus dữ liệu và ghi vào thanh ghi trung gian.
• Ghi dữ liệu vào bộ nhớ (Memory Write): CPU đưa địa chỉ ô nhớ cần ghi ra Bus địa
chỉ, và dữ liệu cần ghi ra Bus dữ liệu sau đó kích hoạt tín hiệu ghi bộ nhớ. Chip nhớ
khi đó sẽ ghi dữ liệu trên Bus dữ liệu vào ô nhớ tương ứng.
Chu Đức Việt 11
Dept. Of Automatic Control

Kết nối Bus bằng cổng ba trạng thái

• Khi có nhiều thiết bị có khả năng thay đổi trạng thái logic của các tín hiệu trên Bus,
về lý thuyết, sẽ tồn tại khả năng có ít nhất 2 thiết bị muốn thiết lập trạng thái của
Bus với các giá trị logic khác nhau. Hiện tượng này được gọi là xung đột Bus.
• Dữ liệu trên Bus ở tình trạng không xác định trong khoảng thời gian có xung đột.
• Xung đột trên Bus thường gây ra một xung dòng điện có giá trị rất lớn trong
khoảng thời gian nhỏ, có thể gây hỏng thiết bị hoặc khiến cho các lịnh liện xung
quanh hoạt động sai lệch
Chu Đức Việt 12
Dept. Of Automatic Control

6
 Kết nối Bus bằng cổng ba trạng thái

• Để tránh hiện tượng xung đột Bus, người thiết kế luôn phải giành một
khoảng cách thời gian nhất định (dead time) làm thời gian nghỉ của
Bus. Trong khoảng thời gian đó, không một thiết bị kết nối với Bus nào
được phép kích hoạt đầu ra của nó.

Chu Đức Việt 13

Dept. Of Automatic Control

Phân tích giản đồ thời gian

• Calculate the max value of

clock frequency

Chu Đức Việt 14

Dept. Of Automatic Control

7
 Phân tích giản đồ thời gian

• Calculate the max

value of clock
frequency

Chu Đức Việt 15

Dept. Of Automatic Control