TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ĐỀ THI CUỐI KỲ 2021.

1
TRƯỜNG ĐIỆN – ĐIỆN TỬ Học phần: EE2111 – ĐIỆN TỬ TƯƠNG TỰ VÀ
SỐ
Đề số: 01 Tổng số trang: 2 Ngày thi: 07/02/2022
Thời gian làm bài: 90 phút
(Được sử dụng tài liệu)
Ký Trưởng nhóm/Giảng viên phụ trách HP: Khoa phụ trách HP:
duyệt

Nguyễn Quốc Cường

Câu 1 (2.5 điểm) Cho mạch điện với các thông số như hình dưới.

a. Biết V1=18Vdc, các diode là lý tưởng. Hãy tính dòng điện chảy qua R1, R2, R3
(1 điểm)
b. Biết V1 có dạng xung tam giác với chu kỳ 10ms, giá trị đỉnh là ±24Vdc, các
diode có VON= 0.7Vdc . Hãy phân tích và vẽ dạng điện áp trên R3 (1.5 điểm)

Câu 2 (1 điểm) Cho mạch ở Hình 2

a. Tính điện áp Ura1.
b. Vẽ đồ thị Ura1(t)

-------------------- Hết ------------------------

Câu 3 (1.5 điểm) Cho mạch ở Hình 3.
Cho biết Uvao(t) = 2V sin300t, Uref = -1V, +Vs=11V, -Vs = -11V
a. Hãy xác định các điểm chyển trạng thái và vẽ đặc tuyến Ura2 = f(Uvao)
b. Vẽ hình dạng của điện áp Ura2( t) theo các điểm chuyển trạng thái trên Uvao(t)
Câu 4 (3 điểm) Cho hàm Q(A,B,C,D) = ∏(0,2,3,7,8,9,13,14)
a. Hãy thành lập mạch logic của hàm Q sử dụng các cổng logic cơ bản (1 điểm)
b. Hãy thành lập mạch logic của hàm Q sử dụng các NAND 2 đầu vào (1 điểm)
c. Hãy thành lập mạch logic của hàm Q sử dụng 1 phần tử MUX 4 kênh dữ liệu và
các cổng logic cơ bản (1 điểm)

Câu 5 (1 điểm) Cho mạch logic như hình dưới.

Biết thời gian trễ truyền đạt của các cổng logic AND, OR, NOT, XOR lần lượt là 20ns,
30ns, 15ns, 40ns. Hãy tính thời gian trễ truyền đạt của mạch

Câu 6 (1 điểm) Cho mạch logic dãy như hình dưới.

Biết trạng thái logic ban đầu của các đầu ra Q là 0. Hãy lập bảng để xác định trạng trái
logic của các đầu ra Q tương ứng với 5 chu kỳ clock tiếp theo

-------------------- Hết ------------------------