Giảng viên ra đề: Ngày: 08/08/2021 Người phê duyệt: Ngày: 08/08/2021

(Chữ ký, Chức vụ và Họ tên)

Huỳnh Phú Minh Cường

Học kỳ/năm học 2 2020-2021

THI CUỐI KỲ Ngày thi 10/08/2020
Môn học Kỹ Thuật Siêu Cao Tần
TRƯỜNG ĐH BÁCH KHOA – ĐHQG-HCM Mã môn học EE3025
KHOA ĐIỆN – ĐIỆN TỬ
Thời lượng 60 phút Mã đề
Ghi chú: - Được sử dụng một tờ A4 tài liệu viết tay, đồ thị Smith
- Nếu SV không có đồ thị Smith giấy, SV dùng phần mềm Paint có load sẵn đồ thị Smith để làm bài

Câu 1: (4 điểm) (L.O.2 và L.O.5)

Sinh viên cần nộp đồ thị Smith cho câu c và d.
Gọi A là số hàng đơn vị của mã số sinh viên.
Cho mạch điện với đường dây truyền sóng không tổn hao như Hình 1, có các thông số sau:
- Trở kháng đặc tính của đường dây Z0 = 50 (Ω),
- Tải ZL = 20 + j10(A+0.5) (Ω),
- Chiều dài đường dây L = 2.12λ (m), trong đó λ (m) là bước sóng,
- Nguồn có trở kháng nguồn ZS = 75 (Ω),
- Điện áp nguồn VS = 5 (V),
- Tần số nguồn f = 2.4 (GHz).
a. Tính điện áp (VL) trên tải theo Voltage. (1 điểm)
b. Tính công suất truyền vào tải (PL-transmitted), công suất phản xạ tại tải (PL-reflected) theo
dBm. (1 điểm)
c. Thiết kế một mạch phối hợp trở kháng giửa tải và đường dây truyền sóng dùng dây chêm ngắn
mạch có cùng trở kháng đặc tính. Tính khoảng cách từ dây chêm đến tải (d) và chiều dài dây
chêm (l) theo λ. (1 điểm)
d. Thiết kế lại mạch phối hợp trở kháng giửa tải và đường dây truyền sóng dùng 2 phần tử L và
C. Xác định giá trị của L, C. (1 điểm)

Hình 1: Mạch điện với đường dây truyền song không tổn hao
Câu 2: (3.0 điểm) (L.O.6)
Xét mạng 2 cổng được thiết kế làm bộ suy hao sử dụng cấu trúc mạch T được cho như hình sau
(các cổng đều được chuẩn hóa bởi trở kháng đặc tính 𝑍0 = 50Ω):

Port 1 Port 2

a. Xác định mối quan hệ giữa 𝑅𝑃 với 𝑍0 và 𝑅𝑆 để mạng trên được phối hợp trở kháng ở các cổng.
(1.0 điểm)
b. Xác định ma trận tán xạ của mạng suy hao trên trong trường hợp các cổng được phối hợp trở
kháng. (0.5 điểm)
c. Tính giá trị cụ thể của ma trận tán xạ [S], điện trở 𝑅𝑃 , 𝑅𝑆 nếu như mạng trên được sử dụng để
hiện thực hóa bộ suy hao 10dB. (1.0 điểm)
d. Bộ suy hao 10dB trên được sử dụng trong mạch sau (Hình 2). Tính độ lợi 𝐺𝑇 của mạch. (0.5
điểm)

Hình 2

Câu 3: (3 điểm) (L.O.7)

Một transistor GaN có các thông số [S] ở tần số 10 GHz như sau (Z0 = 50):
S11 = 0.6150o, S12 = 0.0550o, S21 = 4.560o, S22 = 0.460o. Các câu hỏi sau là độc lập nhau.
a. Ngõ vào của transistor trên được nối trực tiếp vào một nguồn cao tần có nội trở nguồn là 50 ,
biên độ điện áp hở mạch là 10mV. Ngõ ra của transistor được nối với tải ZL = 20 – j30. Hãy
xác định độ lợi GT và công suất trên tải trong trường hợp này. (1.0 điểm)
b. Transistor trên được sử dụng để thiết kế một mạch khuếch đại nhiễu thấp. Người ta chứng
minh được rằng để đạt được hệ số nhiễu thấp nhất S phải được chọn là 0.5-120o. Hãy xác
định giá trị trở kháng tải sao cho mạch khuếch đại có hệ số khuếch đại GT là lớn nhất. (1.0
điểm)
c. Giả sử transistor là đơn hướng (S12 = 0), xác định trở kháng tải và trở kháng nguồn của mạch
khuếch đại dùng transistor trên sao cho độ lợi GT là lớn nhất. (1.0 điểm)

--- HẾT---