bq76930 1

Machine Translated by Google
BQ76920, BQ76930, BQ76940

SLUSBK2I - THÁNG 10 NĂM 2013 - TÁI TẠO VÀO THÁNG 3 NĂM 2022
Dòng màn hình pin di động BQ769x0 3-Series đến 15-Series

cho các ứng dụng Li-Ion và Phosphate
1 Tính năng 3 Mô tả
• Các tính năng giám sát AFE Dòng thiết bị đầu cuối tương tự (AFE) mạnh mẽ BQ769x0
- Giao diện kỹ thuật số thuần túy đóng vai trò là một phần của giải pháp bảo vệ và giám sát
- ADC bên trong đo điện áp tế bào, nhiệt độ gói hoàn chỉnh cho các hệ thống công suất cao, thế hệ tiếp
khuôn và nhiệt điện trở bên ngoài theo, chẳng hạn như xe điện hạng nhẹ, công cụ điện và
- Một ADC nội bộ, riêng biệt đo dòng điện của nguồn điện liên tục. BQ769x0 được thiết kế với mục đích
gói (bộ đếm coulomb) sử dụng năng lượng thấp: Các khối phụ trong IC có thể
- Hỗ trợ trực tiếp lên đến ba nhiệt điện trở được bật hoặc tắt để kiểm soát mức tiêu thụ dòng điện
(103AT) tổng thể của chip và chế độ SHIP cung cấp một cách đơn
• Các tính năng bảo vệ phần cứng giản để đưa gói vào trạng thái năng lượng cực thấp.
- Quá dòng trong xả (OCD)

- Ngắn mạch khi phóng điện (SCD) Thiết bị BQ76920 hỗ trợ tối đa 5 ô sê-ri hoặc các gói 18-V
- Quá áp (OV) điển hình, BQ76930 xử lý tới 10 ô-sê-ri hoặc các gói 36-V
- Điện áp thấp (UV) điển hình và BQ76940 hoạt động cho tới các ô 15-series
- Phát hiện lỗi bộ bảo vệ thứ cấp hoặc các gói 48-V điển hình . Nhiều loại hóa chất pin có
• Tính năng bổ sung
thể được quản lý với các AFE này, bao gồm Li-ion, Li-iron
- Tích hợp FET cân bằng tế bào phosphate, v.v. Thông qua I2C, bộ điều khiển máy chủ có
- Sạc, xả trình điều khiển NCH FET phía thấp thể sử dụng BQ769x0 để thực hiện nhiều chức năng quản lý
- Cảnh báo ngắt đến vi điều khiển chủ bộ pin, chẳng hạn như giám sát (điện áp di động, dòng
- Bộ điều chỉnh điện áp đầu ra 2,5-V hoặc 3,3-V điện, nhiệt độ gói), bảo vệ (kiểm soát FET sạc / xả) và
- Không cần lập trình EEPROM cân bằng.
- Điện áp cung cấp cao tối đa tuyệt đối (lên đến
108 V) Bộ chuyển đổi A / D tích hợp cho phép đọc kỹ thuật số hoàn
- Giao diện tương thích I2C đơn giản (tùy chọn CRC) toàn các thông số hệ thống quan trọng, với quá trình hiệu
- Khả năng kết nối ô ngẫu nhiên
chuẩn được xử lý trong quy trình sản xuất của TI.
2 ứng dụng Thông tin thiết bị
PHẦN SỐ1 BƯU KIỆN KÍCH THƯỚC CƠ THỂ (NOM)

• Xe điện hạng nhẹ (LEV): eBikes, eScooters, pedelec
BQ76920 TSSOP (20) 6,50 mm × 4,40 mm
và xe đạp có hỗ trợ bàn đạp
• Dụng cụ điện và dụng cụ làm vườn BQ76930 TSSOP (30) 7,80 mm × 4,40 mm
• Bộ dự phòng pin (BBUS), bộ lưu trữ năng lượng BQ76940 TSSOP (44) 11,00 mm × 4,40 mm
hệ thống (ESS) và cung cấp điện liên tục
Hệ thống (UPS)
• Các gói pin công nghiệp khác (≥10S)
GÓI +
Rf
CON DƠI
VC 5 REGSRC
Rc
VC 4 REGOUT
Cc
VC 3 VỐN 1
10 kΩ
Rc
VC 2 TS 1 1 µF 1 µF Cf 4,7 µF
Cc
VC 1 SCL
10 k
Rc VC 0 SDA
Cc
SRP VSS
SRN CHG
Rc
PUSH - NÚT CHO BOOT
Cc
BÁO ĐỘNG DSG
VCC
Rc
Cc
SCL
Bạn đồng hành

SDA
Bộ điều khiển
Cc
GPIO
1 triệu
Rc
VSS
0 .1 µF 0 .1 µF 0 .1 µF
100 100 1 triệu 1 triệu
Rsns ĐÓNG GÓI -
Giản đồ đơn giản
THÔNG BÁO QUAN TRỌNG ở cuối bảng dữ liệu này đề cập đến tính khả dụng, bảo hành, các thay đổi, việc sử dụng trong các ứng dụng quan trọng về an
toàn, các vấn đề sở hữu trí tuệ và các tuyên bố từ chối trách nhiệm quan trọng khác. KHÔNG CÓ LƯU Ý KHÁC, tài liệu này chứa DỮ LIỆU SẢN XUẤT.
BQ76920, BQ76930, BQ76940

SLUSBK2I - THÁNG 10 NĂM 2013 - TÁI TẠO VÀO THÁNG 3 NĂM 2022 www.ti.com
Mục lục
1 Đặc điểm ... ............................ 1 2 8.2 Sơ đồ khối chức năng ......................................... 16 8.3
Đơn ... ...................................................... 1 3 Mô Mô tả tính năng. ...................................................... 17
tả ... ........................ 1 4 Lịch sử sửa 8.4 Chế độ chức năng của thiết bị ..........................................
đổi ...................... ........................................ 2 5 Bảng 27 8.5 Đăng ký Bản đồ ... .......... 29 9 Ứng dụng và triển
so sánh thiết bị ..... .......................................... 3 6 Cấu khai .................................. 38 9.1 Thông tin ứng
hình và chức năng của pin .. ................................. 3 6.1 Phiên dụng ............................................. 38 9.2 Các ứng dụng
bản .............. ................................................... ...... tiêu biểu ................................................ . 41 10 Khuyến
3 6.2 Sơ đồ chân BQ76920 ....................................... ......... nghị về nguồn điện .................................. 46 11 Cách bố
4 6.3 Sơ đồ chân BQ76930 .................................... ............ trí ........... ...................................................... ..............
5 6.4 Sơ đồ chân BQ76940 ................................. ............... 47 11.1 Hướng dẫn về bố cục ................................ ...................
6 7 Thông số kỹ thuật ................................ ..................................

47 11.2 Ví dụ về bố cục ........................... ...........................
8 7.1 Xếp hạng tối đa tuyệt đối ........... ............................. 47 12 Hỗ trợ thiết bị và tài liệu ................. ......... 49 12.1 Tuyên
8 7.2 Xếp hạng ESD ................. ...................... ........................bố từ chối trách nhiệm về sản phẩm của bên thứ ba .............................
8 7.3 Các điều kiện hoạt động được đề xuất ..................... .... 9 49 12.2 Hỗ trợ tài liệu. ............ ............................. 49
7.4 Thông tin nhiệt .......................................... ........ 10 12.3 Các liên kết liên quan ................. ......................................... 49
7.5 Đặc tính điện ...................................... ..... 10 7.6 Yêu 12.4 Nhận thông báo cập nhật tài liệu..49 12.5 Thương
cầu về thời gian ......................................... ....... 14 7.7 hiệu ....................................... ...................... 49
Đặc điểm tiêu biểu ....................................... ....... 15 8 Mô 13 Cơ khí, Đóng gói và Có thể đặt hàng
tả chi tiết ....................................... ................. 16 8.1 Thông tin................................................. ................... 49
Tổng quan ................................ ................................... 16
4 Lịch sử sửa đổi

LƯU Ý: Số trang cho các phiên bản trước có thể khác với số trang trong phiên bản hiện tại.
Những thay đổi từ Bản sửa đổi H (tháng 3 năm 2019) sang Bản sửa đổi I (tháng 3 năm 2022) Trang
• Đã thay đổi định dạng trong suốt ............................................ ...................................................... .....................
1 • Đã thêm các hàng VCn trong bảng Xếp hạng Tối đa Tuyệt đối ................... ...................................................... .................. 8
• Đã thay đổi bảng biểu cho POR và các mục được tham chiếu ....................... ...................................................... ............... 10
• Đã thay đổi tỷ lệ trong các ô Bảo vệ VCx và OV ....................... ...................................................... ......... 15 • Cập nhật điện
áp gói 16-bit ................................. ...................................................... ........................................ 21 • Đã thay
đổi "OV Trip" thành "UV Chuyến đi "trong mô tả về bảo vệ điện áp ... ....... 21 • Đã thay đổi số bit LSB từ 2 thành 4 cho thanh ghi
OV_TRIP ............................ ........................................ 30 • Cập nhật thông tin ứng
dụng .............................................. ...................................................... .......................... 38 • Thêm thời gian
thiết bị ....................... ...................................................... ...................................................... ............ 38

• Thêm kết nối ô ngẫu nhiên ................................ ...................................................... ................................... 38 •
Đã thêm điốt pin nguồn ......... ...................................................... ...................................................... ....................
38 • Đã thêm Pin cảnh báo ......................... ...................................................... ...................................................... ...............
38 • Thêm đầu vào cảm giác .......................... ...................................................... ...................................................... ..........

38 • Đã thêm các ghim TSn ................................ ...................................................... ................................................... ...........
38 • Cập nhật các ghim không sử dụng .................................. ...................................................... ..................................................
39 • Quy trình thiết kế từng bước được cập nhật ........................................ ................................................... ............. 45
Các thay đổi từ Bản sửa đổi G (tháng 4 năm 2016) sang Bản sửa đổi H (tháng 3 năm 2019) Trang
• Ứng dụng đã thay đổi .............................................. ...................................................... ........................................
1 • Thay đổi mô tả ..... ................................................... ...................................................... ..........................
1 • Thêm Lái xe FET bên cao ................ ...................................................... ................................................... ......
23 • Đã thêm liên kết vào Báo cáo ứng dụng thay thế công tắc khởi động BQ769x0 ............................... ................... 27 • Đã thêm liên kết vào
Báo cáo Ứng dụng Cân nhắc Thiết kế Hàng đầu dành cho Gia đình BQ769x0 ................. ................. 38 • Thêm Hình 9-4 để cung cấp một ví dụ về cấu hình
FET phía cao ............... ....................................... 41 • Đã thêm liên kết Báo cáo Ứng dụng Cân nhắc Thiết kế Hàng đầu cho Gia đình
BQ769x0 ...................................................... .46
2 Gửi phản hồi về tài liệu Bản quyền © 2022 Texas Instruments Incorporated
Liên kết thư mục sản phẩm: BQ76920 BQ76930 BQ76940

BQ76920, BQ76930, BQ76940

www.ti.com SLUSBK2I - THÁNG 10 NĂM 2013 - TÁI TẠO VÀO THÁNG 3 NĂM 2022
5 Bảng so sánh thiết bị

ĐỊA CHỈ I 2C (7-
ỐNG TAPE & REEL TẾ BÀO LDO (V) CRC BƯU KIỆN
Chút)
BQ7692000PW BQ7692000PWR Không
2,5
BQ7692001PW (1) BQ7692001PWR (1) Đúng
0x08
BQ7692002PW (1) BQ7692002PWR (1) 3–5 Không 20-TSSOP (PW)
BQ7692003PW BQ7692003PWR 3,3 Đúng
BQ7692006PW BQ7692006PWR 0x18 Không
BQ7693000DBT BQ7693000DBTR Không
2,5
BQ7693001DBT BQ7693001DBTR Đúng
0x08
6–10 30-TSSOP (DBT)

3,3
0x18
2,5
0x08
BQ7694002DBT BQ7694002DBTR 9–15 Không 44-TSSOP (DBT)
BQ7694003DBT BQ7694003DBTR 3,3 Đúng
BQ7694006DBT BQ7694006DBTR 0x18 Không
(1) Chỉ xem trước sản phẩm
Texas Instruments định cấu hình trước các thiết bị BQ769x0 cho một địa chỉ I2C cụ thể , điện áp LDO, v.v.
Các cài đặt này được lưu trữ vĩnh viễn trong EEPROM và không thể sửa đổi thêm.
Liên hệ với Texas Instruments để biết các tùy chọn khác không được liệt kê ở trên, cũng như bất kỳ tùy chọn nào được ghi chú là “Chỉ xem trước
sản phẩm”.
6 Cấu hình và Chức năng Pin 6.1

Phiên bản
DSG 1 20 BÁO ĐỘNG DSG 1 30 BÁO ĐỘNG DSG 1 44 BÁO ĐỘNG
CHG 2 19 SRN CHG 2 29 SRN CHG 2 43 SRN
VSS 3 18 SRP VSS 3 28 SRP VSS 3 42 SRP
SDA 4 17 VC0 SDA 4 27 VC0 SDA 4 41 VC0

SCL 5 16 VC1 SCL 5 26 VC1 SCL 5 40 VC1
TS1 6
20-TSSOP 15 VC2 TS1 6 25 VC2 TS1 6 39 VC2
CAP1 7 14 VC3 CAP1 7 24 VC3 CAP1 7 38 VC3
REGOUT số 8 13 VC4 REGOUT số 8

30-TSSOP 23 VC4 REGOUT số 8 37 VC4
REGSRC 9 12 VC5 REGSRC 9 22 VC5 REGSRC 9 36 VC5
CON DƠI 10 11 NC VC5x 10 21 VC5B VC5x 10 35 VC5B
NC 11 20 VC6 NC 11 34 VC6
NC 12 19 VC7 NC 12
44-TSSOP 33 VC7
TS2 13 18 VC8 TS2 13 32 VC8
CAP2 14 17 VC9 CAP2 14 31 VC9
CON DƠI 15 16 VC10 VC10x 15 30 VC10
NC 16 29 VC10B
NC 17 28 VC11
TS3 18 27 VC12
CAP3 19 26 VC13
CON DƠI 20 25 VC14
NC 21 24 VC15
NC 22 23 NC
BQ76920: 3–5 ô sê-ri (20-TSSOP)
Bản quyền © 2022 Texas Instruments Incorporated Gửi phản hồi về tài liệu 3

BQ76920, BQ76930, BQ76940

• 6,5 mm x 4,4 mm x 1,2 mm
BQ76930: 6–10 ô Series (30-TSSOP)

• 7,8 mm x 4,4 mm x 1,2 mm
BQ76940: Tế bào dòng 9–15 (44-TSSOP)

• 11,3 mm x 4,4 mm x 1,2 mm
6.2 Sơ đồ chân BQ76920
DSG 1 20 BÁO ĐỘNG
CHG 2 19 SRN
VSS 3 18 SRP
SDA 4 17 VC0
SCL 5 16 VC1
TS1 6
20-TSSOP 15 VC2
CAP1 7 14 VC3
REGOUT số 8 13 VC4
REGSRC 9 12 VC5
CON DƠI 10 11 NC
Bảng 6-1. Chức năng Pin BQ76920

GHIM TÊN LOẠI HÌNH SỰ MÔ TẢ
1 DSG O Xả trình điều khiển FET
2 CHG O Sạc trình điều khiển FET
3 VSS - Chip VSS
4 SDA I / O Giao tiếp I 2C với bộ điều khiển máy chủ
5 SCL Tôi Giao tiếp I 2C với bộ điều khiển máy chủ
6 TS1 Tôi
Thermistor # 1 cực dương (1)
7 CAP1 O Tụ điện để VSS
số 8 REGOUT P Đầu ra LDO
9 REGSRC Tôi
Nguồn đầu vào cho đầu ra LDO
10 CON DƠI P Thiết bị đầu cuối pin (trên cùng)
11 NC - Không kết nối
12 VC5 Tôi
Cảm nhận điện áp cho thiết bị đầu cuối tích cực ô thứ 5
13 VC4 Tôi
14 VC3 Tôi
15 VC2 Tôi
Điện áp cảm nhận cho thiết bị đầu cuối tích cực của ô thứ 2
16 VC1 Tôi
Điện áp cảm nhận cho đầu cuối tích cực của ô thứ nhất
17 VC0 Tôi
Điện áp cảm nhận cho thiết bị đầu cuối âm của tế bào thứ nhất
18 SRP Tôi
Cảm nhận dòng điện âm (VSS gần nhất)
19 SRN Tôi Cảm giác tích cực hiện tại
20 BÁO ĐỘNG I / O Đầu ra cảnh báo và đầu vào ghi đè
(1) Nếu không được sử dụng, hãy kéo xuống VSS bằng điện trở danh định 10 kΩ.

BQ76920, BQ76930, BQ76940

Sơ đồ chân 6.3 BQ76930
CHG 2 29 SRN
VSS 3 28 SRP
SDA 4 27 VC0
SCL 5 26 VC1
TS1 6 25 VC2
CAP1 7 24 VC3
REGOUT số 8
30-TSSOP 23 VC4
REGSRC 9 22 VC5
VC5x 10 21 VC5B
NC 11 20 VC6
NC 12 19 VC7
TS2 13 18 VC8
CAP2 14 17 VC9
CON DƠI 15 16 VC10
Bảng 6-2. Chức năng Pin của BQ76930

3 VSS -
Chip VSS
6 TS1 Tôi
9 REGSRC Tôi
10 VC5X P Thiết bị đầu cuối âm của Thermistor # 2
11 NC -
Không có kết nối (viết tắt của CAP2)
12 NC -
Không có kết nối (viết tắt của CAP2)
13 TS2 Tôi
14 CAP2 O Tụ điện sang VC5X
16 VC10 Tôi
Điện áp cảm nhận cho thiết bị đầu cuối tích cực ô thứ 10
17 VC9 Tôi
18 VC8 Tôi
19 VC7 Tôi
20 VC6 Tôi
21 VC5B Tôi
Điện áp cảm nhận cho thiết bị đầu cuối âm ô thứ 6
22 VC5 Tôi
23 VC4 Tôi
24 VC3 Tôi
25 VC2 Tôi
26 VC1 Tôi
27 VC0 Tôi

BQ76920, BQ76930, BQ76940

Bảng 6-2. Chức năng Pin của BQ76930 (tiếp theo)

28 SRP Tôi
(1) Nếu không được sử dụng, hãy kéo xuống tham chiếu nối đất nhóm (VSS cho TS1 và VC5X cho TS2) với điện trở danh định 10-kΩ.
Sơ đồ chân 6.4 BQ76940
CHG 2 43 SRN
VSS 3 42 SRP
SDA 4 41 VC0
SCL 5 40 VC1
TS1 6 39 VC2
CAP1 7 38 VC3
REGOUT số 8 37 VC4
REGSRC 9 36 VC5
VC5x 10 35 VC5B
NC 11 34 VC6
NC 12
44-TSSOP 33 VC7
TS2 13 32 VC8
CAP2 14 31 VC9
VC10x 15 30 VC10
NC 16 29 VC10B
NC 17 28 VC11
TS3 18 27 VC12
CAP3 19 26 VC13
CON DƠI 20 25 VC14
NC 21 24 VC15
NC 22 23 NC
Chức năng Pin BQ76940

3 VSS - Chip VSS
6 TS1 Tôi
9 REGSRC Tôi
11 NC - Không có kết nối (viết tắt của CAP2)
12 NC - Không có kết nối (viết tắt của CAP2)
13 TS2 Tôi

BQ76920, BQ76930, BQ76940

Chức năng Pin BQ76940 (tiếp theo)

16 NC - Không kết nối (viết tắt của CAP3)
17 NC - Không kết nối (viết tắt của CAP3)
18 TS3 Tôi
24 VC15 Tôi
25 VC14 Tôi
Điện áp cảm nhận cho thiết bị đầu cuối tích cực tế bào thứ 14
26 VC13 Tôi
Điện áp cảm nhận cho đầu cuối tích cực ô thứ 13
27 VC12 Tôi
28 VC11 Tôi
29 VC10B Tôi
30 VC10 Tôi
31 VC9 Tôi
32 VC8 Tôi
33 VC7 Tôi
34 VC6 Tôi
35 VC5B Tôi
36 VC5 Tôi
37 VC4 Tôi
38 VC3 Tôi
39 VC2 Tôi
40 VC1 Tôi
41 VC0 Tôi
42 SRP Tôi
(1) Nếu không được sử dụng, hãy kéo xuống tham chiếu mặt đất nhóm (VSS cho TS1, VC5X cho TS2 và VC10X cho TS3) với điện trở danh định 10-kΩ.

BQ76920, BQ76930, BQ76940

7 thông số kỹ thuật
7.1 Xếp hạng tối đa tuyệt đối
Phạm vi nhiệt độ không khí tự do hoạt động quá mức (trừ khi có ghi chú khác) (1)
MIN ĐƠN VỊ TỐI ĐA
(BAT – VSS) BQ76920
VBAT Điện áp cung cấp (BAT – VC5x), (VC5x – VSS) BQ76930 –0,3 36 V
(BAT – VC10x), (VC10x – VC5x), (VC5x – VSS) BQ76940
BQ76920,
(VCn – VSS) trong đó n = 1..5 BQ76930, (n × 7,2)
BQ76940
BQ76930, –0,3 V
(VCn-VC5x) trong đó n = 6..10 (n – 5) × 7,2
BQ76940
(n – 10)
(VCn – VC10x) trong đó n = 11..15 BQ76940
× 7,2
Các chân đầu vào ô, vi phân (VCn – VCn – 1) trong đó n = 1..15 /

–0,3 9 V
10/5 (BQ76940 / BQ76930 / BQ76920, tương ứng)
VI Điện áp đầu vào
SRN, SRP, SCL, SDA
(VC0 – VSS), (CAP1 – VSS), (TS1 – VSS) (2) BQ76920
(VC0 – VSS), (VC5b – VC5x), (CAP2 – VC5x), (CAP1–

BQ76930 –0,3 3.6
VSS), (TS2 – VC5x), (TS1 – VSS) (2)
V
(VC0 – VSS), (VC5b – VC5x), (VC10b – VC10x), (CAP3–
VC10x), (CAP2 – VC5x), (CAP1 – VSS), (TS3 – VC10x), BQ76940
(TS2 – VC5x), (TS1 – VSS) (2)
REGSRC –0,3 36
REGOUT, ALERT –0,3 3.6
VO Điện áp đầu ra DSG –0,3 20 V
CHG –0,3 VCHGCLAMP
BQ76920 70 mA
ICB Cân bằng tế bào hiện tại (trên mỗi ô) BQ76930,

5 mA
BQ76940
IDSG Xả dòng đầu vào chân khi bị vô hiệu hóa (được đo vào thiết bị đầu cuối) 7 mA
Nhiệt độ bảo quản –65 150

TSTG ° C
Nhiệt độ chì (hàn, 10 s) 300
(1) Hoạt động ngoài Xếp hạng Tối đa Tuyệt đối có thể gây ra hư hỏng vĩnh viễn cho thiết bị. Xếp hạng tối đa tuyệt đối không ngụ ý
hoạt động chức năng của thiết bị ở những điều kiện này hoặc bất kỳ điều kiện nào khác ngoài những điều kiện được liệt kê trong Điều kiện hoạt động
được khuyến nghị. Nếu nằm ngoài Điều kiện hoạt động được đề xuất nhưng nằm trong Xếp hạng tối đa tuyệt đối, thiết bị có thể không hoạt động đầy đủ và
điều này có thể ảnh hưởng đến độ tin cậy, chức năng, hiệu suất của thiết bị và rút ngắn tuổi thọ của thiết bị.
(2) Xếp hạng tối đa tuyệt đối cho (TS1 – VSS) áp dụng sau khi thiết bị hoàn thành POR và phải được quan sát sau tBOOTREADY (10 mili
giây), sau khi áp dụng tín hiệu khởi động trên TS1. Trước khi hoàn thành POR, TS1 không được vượt quá 5 V.
7.2 Xếp hạng ESD
ĐƠN VỊ GIÁ TRỊ
Mô hình cơ thể người (HBM) Điện áp căng thẳng ESD (1) ± 2 kV

V (ESD) Phóng tĩnh
điện ± 500 V
Kiểu thiết bị đã sạc (CDM) Điện áp căng thẳng ESD (2)
(1) Tài liệu JEDEC JEP155 tuyên bố rằng 500-V HBM cho phép sản xuất an toàn với quy trình kiểm soát ESD tiêu chuẩn.
(2) Tài liệu JEDEC JEP157 tuyên bố rằng CDM 250-V cho phép sản xuất an toàn với quy trình kiểm soát ESD tiêu chuẩn.
số 8
Gửi phản hồi về tài liệu Bản quyền © 2022 Texas Instruments Incorporated

BQ76920, BQ76930, BQ76940

7.3 Các điều kiện hoạt động được đề xuất
Phạm vi nhiệt độ không khí tự do hoạt động quá mức (trừ khi có ghi chú khác). Xem Phần 9.1.8 để biết thêm thông tin về cấu
hình ô. Tất cả các điện áp đều liên quan đến VSS, ngoại trừ "Chênh lệch đầu vào ô".
MIN TYP ĐƠN VỊ TỐI ĐA
(BAT – VSS) BQ76920
(BAT – VC5x), (VC5x – VSS) BQ76930

VBAT Cung cấp hiê u điê n thế 6 25 V
(BAT – VC10x), (VC10x – VC5x),
BQ76940
(VC5x – VSS)
Các chân đầu vào ô, phân biệt (VCn – VCn – 1) trong

đó n = 1..15 / 10/5 (BQ76940 / BQ76930 / BQ76920, 2 5 V
tương ứng), chỉ các ô đang sử dụng
(VCn – VSS) trong đó n = BQ76920
1..5 (VCn – VSS) trong đó n = 1..5, (VCn–

BQ76930
VC5x) trong đó n = 6..10
0 5 × n V
(VCn – VSS) trong đó n = 1..5, (VCn–
VC5x) trong đó n = 6..10, (VCn– BQ76940
VC10x) trong đó n = 11..15
SRP
(VC0 – VSS) BQ76920

VIN Điện áp đầu vào
BQ76930 –10 10 mV
(VC0 – VSS), (VC5b – VC5x)
(VC0 – VSS), (VC5b – VC5x),

BQ76940
(VC10b – VC10x)
SRN –200 200 mV
SCL, SDA
(TS1 – VSS) BQ76920
BQ76930 0 3.6
(TS1 – VSS), (TS2 – VC5x)
V
(TS1 – VSS), (TS2 – VC5x), (TS3–
BQ76940
VC10x)
REGSRC 6 25
CHG, DSG 0 16 V
REGOUT, ALERT
(CAP1 – VSS) BQ76920

VOUT Điện áp đầu ra
BQ76930 0 3,6 V
(CAP1 – VSS), (CAP2 – VC5x)
(CAP1 – VSS), (CAP2 – VC5x),

BQ76940
(CAP3 – VC10x)
Cân bằng tế bào BQ76920 0 50 mA

ICB hiện tại (nội bộ, trên
BQ76930, BQ76940 0 5 mA
mỗi ô)
BQ76920 40 100 1K Ω
Điện trở đầu vào
RC
ô bên ngoài 500 1K Ω
BQ76930, BQ76940 1 nghìn
CC Điện dung đầu vào ô bên ngoài 0,1 1 10 µF
Rf Bộ lọc nguồn cung cấp bên ngoài kháng 40 100 1K Ω
Cf Điện dung bộ lọc nguồn cung cấp bên ngoài 1 10 40 µF
RFILT Cảm giác điện trở bộ lọc điện trở 100 1 nghìn Ω
RALERT ALERT chân đến điện trở VSS 1 triệu Ω
CL REGOUT tải điện dung 1 4,7 µF
Điện dung đầu ra CCAP REGSRC, CAP1, CAP2 và CAP3 1 µF
RTS Điện trở danh định bên ngoài nhiệt điện trở (103AT) ở 25 ° C 10 nghìn Ω
TOPR Hoạt động nhiệt độ không khí tự do –40 85 ° C

BQ76920, BQ76930, BQ76940

7.4 Thông tin nhiệt
Phạm vi nhiệt độ không khí tự do hoạt động quá mức (trừ khi có ghi chú khác)
TSSOP
KIM LOẠI NHIỆT (1) ĐƠN VỊ

BQ76920xy BQ76930xy BQ76940xy
20 mã PIN (PW) 30 mã PIN (DBT) 44 mã PIN (DBT)
Khả năng chịu nhiệt của mối nối với môi trường xung quanh 93,7 86,5 70.1 ° C / W
RθJA, K cao
Khả năng chịu nhiệt của mối nối với trường hợp (trên cùng) 28,7 19.4 17,5 ° C / W
RθJC (trên cùng)
RθJB Khả năng chịu nhiệt của mối nối với bo mạch 44,6 41.3 33,9 ° C / W
ψJT Tham số mô tả đặc tính của Junction-to-top 1,3 0,5 0,5 ° C / W
ψJB Tham số mô tả đặc tính của Junction-to-board 44.1 40,6 33.4 ° C / W
n / a n / a n / a ° C / W
RθJC (dưới cùng) Điện trở nhiệt của mối nối với trường hợp (dưới cùng)
(1) Để biết thêm thông tin về các thước đo nhiệt truyền thống và mới, hãy xem Ứng dụng Đo nhiệt Gói bán dẫn và IC
Báo cáo (SPRA953).
7.5 Đặc tính điện
Các điều kiện điển hình được đo ở 25 ° C với điện áp BAT danh định là 18 V (BQ76920), 36 V (BQ76930) hoặc 48 V (BQ76940) với VCELL = 4 V. Giá
trị tối thiểu và tối đa bao gồm phạm vi nhiệt độ điều kiện hoạt động được khuyến nghị đầy đủ từ - 40 ° C đến + 85 ° C.
Một số đặc tính nhất định có thể được hiển thị ở các dải điện áp hoặc nhiệt độ khác nhau, như được làm rõ trong phần Điều kiện thử nghiệm.
THAM SỐ ĐIỀU KIỆN KIỂM TRA MIN TYP ĐƠN VỊ TỐI ĐA
HIỆN TẠI CUNG ỨNG
Chế độ BÌNH THƯỜNG: ADC tắt,

40 60
CC tắt
Chế độ BÌNH THƯỜNG: bật ADC,

60 90
CC tắt
Tổng dòng ICC_BAT và ICC_REGSRC
IDD
Chế độ BÌNH THƯỜNG: ADC tắt,
110 165
CC trên
Chế độ BÌNH THƯỜNG: bật ADC,

130 195
CC trên µA
Chế độ BÌNH THƯỜNG: ADC tắt 30 45

ICC_BAT Vào mã pin BAT
Chế độ BÌNH THƯỜNG: bật ADC 50 75
Chế độ BÌNH THƯỜNG: CC tắt 10 15

ICC_REGSRC Vào chân REGSRC
Chế độ BÌNH THƯỜNG: CC bật 80 120
Thiết bị ở chế độ tắt hoàn toàn, chỉ bật bộ

ISHIP Chế độ SHIP / SHUTDOWN 0,6 1,8
dò VSTUP / BG và BOOT
HIỆN NAY LEAKAGE VÀ OFFSET
Chế độ bình thường cung

DINOM –5 ± 2,5 5
cấp bù đắp hiện tại
Được đo thành VC5x (BQ76930,
Chế độ SHIP cung cấp bù đắp BQ76940) và VC10x (BQ76940)

dISHIP –1,0 ± 0,1 1,0
hiện tại
Cung cấp hiện tại khi Được đo thành VC5x (BQ76930,

dIALERT 15 25
µA
CẢNH BÁO đang hoạt động BQ76940) hoặc được thêm vào BAT (BQ76920)
Được đo thành VC0 – VC15 ngoại trừ VC5,

–0,3 ± 0,1 0,3
Dòng điện đầu vào đo lường VC10, VC15
dICELL
tế bào
Được đo thành VC5, VC10, VC15 0,5
ILKG Rò rỉ đầu vào thiết bị đầu cuối 1
KIỂM SOÁT NGUỒN ĐIỆN NỘI BỘ (STARTUP và SHUTDOWN)
VPORA Ngưỡng POR tương tự VBAT tăng. Xem (4) . 4 5 V
VSHUT Điện áp tắt máy VBAT giảm. Xem (4) . 3.6 V
Thời gian trễ sau khi tín

Độ trễ sau trình tự khởi động khi giao
tI2CSTARTUP hiệu khởi động trên TS1 trước 1 bệnh đa xơ cứng
tiếp I2C được phép

khi giao tiếp I2C được phép

BQ76920, BQ76930, BQ76940

7.5 Đặc tính điện (tiếp theo)

Độ trễ sau tín hiệu khởi động khi thiết bị

tBOOTREADY Độ trễ khởi động thiết bị khởi động 10 bệnh đa xơ cứng
đã hoàn tất trình tự khởi động đầy đủ
TSHUTD Điện áp tắt nhiệt 100 150 ° C
LỊCH ĐO
Khoảng thời gian đo điện

tVCELL BQ76920, BQ76930, BQ76940 250
áp tế bào
Thời gian đo Trên mỗi ô, đang tắt cân bằng 50

tINDCELL
từng ô riêng lẻ 12,5
Trên mỗi ô, đang cân bằng
Thời gian thư giãn cân

tCB_RELAX bằng tế bào trước khi đo 12,5 bệnh đa xơ cứng
điện áp tế bào
Thời gian phân rã đo nhiệt Thời lượng đo để đọc nhiệt độ

tTEMP_DEC 12,5
độ
Gói khoảng thời gian tính

tBAT 250
toán điện áp
Khoảng thời gian đo nhiệt độ Khoảng thời gian đo lường của một trong hai
tTEMP 2 S
TS1 / TS2 / TS3 hoặc nhiệt độ khuôn bên trong
14-BIT ADC ĐỂ ĐO ĐIỆN ÁP VÀ NHIỆT ĐỘ TẾ BÀO
Phép đo ADC khuyến Các phép đo VCELL 2 5 V

ADCRANGE nghị phạm vi hoạt động
Các phép đo TS / Temp 0,3 3 V
ADCLSB Giá trị ADC LSB 382 µV
VCELL = 3,6 V - 4,3 V ± 10

Độ chính xác điện áp của tế bào
VCELL = 3,2 V - 4,6 V ± 15
ADC ở 25 ° C
VCELL = 2,0 V - 5,0 V ± 25
VCELL = 3,6 V - 4,3 V ± 20

Độ chính xác điện áp tế bào ADC
ADC VCELL = 3,2 V - 4,6 V ± 25 mV
0 ° C đến 60 ° C
VCELL = 2,0 V - 5,0 V ± 35
VCELL = 3,6 V - 4,3 V –40 40

Độ chính xác điện áp tế bào ADC
VCELL = 3,2 V - 4,6 V –40 40
–40 ° C đến 85 ° C
VCELL = 2,0 V - 5,0 V –50 50
16-BIT CC CHO ĐO LƯỜNG HIỆN TẠI CỦA GÓI
CCRANGE Dải điện áp đầu vào CC –200 200 mV
CCFSR Dải quy mô đầy đủ CC –270 270 mV
CCLSB Giá trị CC LSB CC chạy liên tục 8,44 µV
tCCREAD Thời gian chuyển đổi Chuyển đổi đơn lẻ 250 bệnh đa xơ cứng
16-bit, phù hợp nhất với dải điện áp đầu vào

CCINL Tích phân phi tuyến tính ± 2 ± 40 LSB
± 200 mV
CCOFFSET Bù đắp lỗi ± 1 ± 3 LSB
CCGAIN Nhận được lỗi Quá dải điện áp đầu vào ± 0,5% ± 1,5% FSR
CCGAINDRIFT Đạt được lỗi trôi dạt Quá dải điện áp đầu vào 150 PPM / ° C
CCRIN Kháng đầu vào hiệu quả 2,5 MΩ
THERMISTOR BIAS
RTS Chống kéo lên TA = 25 ° C 9,85 10 10,15 kΩ
Khả năng chống kéo lên theo

RTSDRIFT TA = –40 ° C đến 85 ° C 9,7 10.3 kΩ
nhiệt độ

BQ76920, BQ76930, BQ76940


CHẾ ĐỘ ĂN UỐNG
VDIETEMP25 Điện áp nhiệt độ chết TA = 25 ° C 1,20 V
Nhiệt độ chết trôi điện

VDIETEMPDRIFT –4,2 mV / ° C
áp
BẢO VỆ PHẦN CỨNG TÍCH HỢP
OVRANGE Phạm vi ngưỡng OV 0x2008 0x2FF8 ADC
UVRANGE Phạm vi ngưỡng UV 0x1000 0x1FF0 ADC
Kích thước bước ngưỡng OV

OVUVSTEP 16 LSB
và UV
UV giá trị tối thiểu để Dưới UVMINQUAL, ô bị thiếu (không sử

UVMINQUAL 0x0518 ADC
đủ tiêu chuẩn dụng)
Độ trễ OV = 1 s 0,7 1 1,75
Độ trễ OV = 2 s 1,6 2 2,75

THÁNG NĂM Tùy chọn hẹn giờ trễ OV
Độ trễ OV = 4 s 3.5 4 5
Độ trễ OV = 8 s 7 số 8 10
S
Độ trễ UV = 1 s 0,7 1 1,75
Độ trễ UV = 4 s 3.5 4 5
UVDELAY Tùy chọn hẹn giờ trễ UV
Độ trễ UV = 8 s 7 số 8 10
Độ trễ UV = 16 s 14 16 20
OCDRANGE Tùy chọn ngưỡng OCD Được đo trên (SRP – SRN) (2) số 8 100 mV
RSNS = 0 2,78 mV
OCDSTEP Kích thước bước ngưỡng OCD
RSNS = 1 5,56 mV
OCDDELAY Tùy chọn độ trễ OCD Xem Lưu ý (3) số 8 1280 bệnh đa xơ cứng
SCDRANGE Tùy chọn ngưỡng SCD Được đo trên (SRP – SRN) (2) 22 200 mV
RSNS = 0 11.1 mV
SCDSTEP Kích thước bước ngưỡng SCD
RSNS = 1 22,2 mV
35 70 105 µs
50 100 150 µs
SCDDELAY Tùy chọn độ trễ SCD
140 200 260 µs
280 400 520 µs
tPROTACC Độ chính xác độ trễ cho OCD –20% 20%
Độ lệch điện áp OCD và

OCOFFSET –2,5 2,5 mV
SCD
Thang đo OCD và SCD

OCSCALEERR –10% 10%
sự chính xác
TÍNH PHÍ VÀ KHAI THÁC NGƯỜI LÁI XE
REGSRC ≥ 12 V với khả năng chịu tải là

10 12 14 V
10 MΩ
VFETON CHG và DSG trên
REGSRC <12 V với khả năng chịu tải là REGSRC - REGSRC -
REGSRC V
10 MΩ 2 1
CHG / DSG tạo ra điện dung tải

Thời gian tăng CHG và
tFET_ON tương đương 10 nF, được đo từ 200 250 µs
DSG ON
10% đến 90% VFETON
DSG điều khiển điện dung tải

DSG kéo xuống TẮT thời
tDSG_OFF tương đương 10 nF, được đo từ 90% 60 90 µs
gian rơi
đến 10%

BQ76920, BQ76930, BQ76940


CHG kéo xuống TẮT

RCHG_OFF Khi CHG tắt, CHG giữ ở 12 V 750 1000 1250 kΩ
kháng VSS
DSG kéo xuống TẮT khả

RDSG_OFF Khi DSG bị vô hiệu hóa, DSG giữ ở mức 12 V 1,75 2,50 4,25 kΩ
năng chống lại VSS
VLOAD_DETECT Ngưỡng phát hiện tải 0,4 0,7 1,0 V
Nếu chân CHG được kéo ra bên ngoài

lên cao (thông qua PACK–, nếu có tải), 500-
Điện áp kẹp VCHG_CLAMP CHG 18 20 22 V
µA dòng chìm tối đa vào chân CHG. Với
bit CHG_ON bị xóa.
BÁO CÁO PIN
REGOUT x
VALERT_OH CẢNH BÁO điện áp đầu ra cao IOL = 1 mA V
0,75
REGOUT x
VALERT_OL CẢNH BÁO điện áp đầu ra thấp Không tải V
0,25
CẢNH BÁO bên ngoài buộc phải cao khi bên

VALERT_IH ALERT đầu vào cao 1 1,5 V
trong điều khiển thấp. Xem ghi chú (1).
CẢNH BÁO điện trở kéo xuống Được đo thành pin ALERT với ALERT =
RALERT_PD 0,8 2,5 8 MΩ
yếu khi điều khiển thấp REGOUT
LÁI XE CÂN BẰNG TẾ BÀO
Khả năng kháng trình điều khiển

RDSFET VCELL = 3,6 V 1 5 10 Ω
cân bằng tế bào bên trong
Chu kỳ nhiệm vụ cân bằng tế

XBAL Mỗi 250 mili giây 70%
bào khi được bật
CƠ QUAN BÊN NGOÀI
2,45 2,50 2,55 V

Tùy chọn điện áp LDO Giá trị danh nghĩa, nhà máy TI được lập
VEXTLDO
bên ngoài trình, không tải, theo nhiệt độ 3,20 3,30 3,40 V
Chân REGSRC bước từ 6 đến 25 V, với

VEXTLDO_LN Quy định dây chuyền 100 mV
tải 10 mA, trong 100 µs
VEXTLDO_LD Quy định tải IREGOUT = 0 mA đến 10 mA -4% 4%
REGOUT = 10-mA DC, phiên bản 2,5-V 2,4 V
Điện áp tối thiểu LDO REGOUT = 20-mA DC, phiên bản 2,5-V 2.3 V
VEXTLDO_DC
bên ngoài dưới tải DC REGOUT = 10-mA DC, phiên bản 3.3-V 3,15 V
REGOUT = 20-mA DC, phiên bản 3.3-V 3.05 V
IEXTLDO_LIMIT Giới hạn hiện tại bên ngoài LDO REGOUT = 0 V 30 38 45 mA
BOOT DETECTOR
Được đo tại chân TS1 với thiết bị ở chế

độ SHIP. Dưới MIN, thiết bị không khởi
VBOOT Ngưỡng khởi động điện áp 300 1000 mV
động được. Trên MAX, thiết bị khởi động.
Đo tại chân TS1. Dưới MIN, thiết bị

Thời gian ứng dụng ngưỡng khởi
tBOOT_max không khởi động được. Trên MAX, thiết 10 2000 µs
động
bị khởi động.
(1) MIN chỉ định ngưỡng dưới đó thiết bị sẽ không bao giờ ghi nhận rằng một cảnh báo bên ngoài đã xảy ra. MAX chỉ định mức tối thiểu
trên ngưỡng mà thiết bị sẽ luôn đăng ký rằng đã xảy ra cảnh báo bên ngoài.
(2) Giá trị chỉ cho biết ngưỡng danh nghĩa. Đối với biến thể tối thiểu và tối đa, hãy áp dụng OCOFFSET và OCSCALERR.
(3) Giá trị chỉ cho biết ngưỡng danh nghĩa. Đối với biến thể tối thiểu và tối đa, hãy áp dụng tPROTACC.
(4) Được đo lường tại mỗi VBAT

BQ76920, BQ76930, BQ76940

7.6 Yêu cầu về thời gian

GIAO DIỆN TƯƠNG THÍCH I 2C MIN TYP ĐƠN VỊ TỐI ĐA
REGOUT x 0,25
BIỆT THỰ Ngõ vào ngưỡng logic thấp V
REGOUT x 0,75
VIH Đầu vào ngưỡng logic cao V
VOL Đầu ra ổ đĩa logic thấp 0,20 V
tf SCL, thời gian rơi SDA 0,40
VOH Đầu ra ổ đĩa logic cao (không áp dụng do đầu ra thoát hở) N / A N / A V
tHIGH Độ rộng xung SCL cao 4.0 µs
tLOW Độ rộng xung SCL thấp 4,7 µs
tSU ; Thiết lập thời gian cho điều kiện START 4,7 µs
STA tHD; START điều kiện giữ thời gian sau đó xung đồng hồ đầu tiên được tạo ra 4.0 µs
STA tSU; Thời gian thiết lập dữ liệu 250 ns
DAT tHD;
Thời gian lưu trữ dữ liệu 0 µs
DAT tSU; STO Thiết lập thời gian cho điều kiện STOP 4.0 µs
tBUF Thời gian xe buýt phải rảnh trước khi quá trình truyền mới có thể bắt đầu 4,7 µs
tVD; DAT
Đồng hồ thấp để dữ liệu hết hợp lệ 900 ns
tHD; DAT
Thời gian chờ dữ liệu sau khi xung nhịp thấp 0 ns
fSCL Tần số đồng hồ 0 100 kHz
SCL
SDA
SCL
SDA
SCL
SDA
Hình 7-1. Thời gian I 2C

BQ76920, BQ76930, BQ76940

7.7 Đặc điểm tiêu biểu
0,020 30
Lỗi VC1
0,018
Lỗi VC2 25
0,016
0,014 Lỗi VC3

20
0,012 Lỗi VC4
0,010 Lỗi VC5 (PPM)

tăng
Lỗi
15
0,008
10
0,006
0,004
5
0,002
0,000 0
± 0,002
± 0,004 ±
2,00 2,30 2,60 2,90 3,20 3,50 3,80 4,10 4,40 4,70 5,00 5 ± 40 ± 15 10 35 60 85
Đầu vào VCx (V) C001 Nhiệt độ (ÉC) C005
Hình 7-2. BQ76930 Lỗi VCx trên phạm vi đầu vào ở 25 Hình 7-3. Coulomb Counter Gain Error
° C với VIN ở 3,6 V Drift Nhiệt độ (từ –0,2 V đến 0,2 V)
0,0 0,0
± 0,1
± 0,2
± 0,4
± 0,2
Chênh
(uV)
lệch
± 0,6
FSR)
tăng
Lỗi
(%
± 0,3
± 0,8
± 0,4
± 1,0
± 0,5
± 1,2
± 0,6 ± 1,4
± 0,7 ± 1,6
± 40 ± 15 10 35 60 85 ± 40 ± 15 10 35 60 85
Nhiệt độ (ÉC) C003 Nhiệt độ (ÉC) C002
Hình 7-4. Coulomb Counter Gain Error (từ –0,2 V đến Hình 7-5. Coulomb Counter Offset
0,2 V)
0,01
0,005
hiện
phát
(V)
Lỗi
OV
-0,005
-0.01
-0.015
-0.02
-40 -15 10 35 Nhiệt 60 85
độ (° C)
Hình 7-6. Lỗi phát hiện bảo vệ OV (Cài đặt 0xFF)

BQ76920, BQ76930, BQ76940

8 Mô tả chi tiết
8.1 Tổng quan
Trong dòng thiết bị đầu cuối tương tự (AFE) BQ769x0, thiết bị BQ76920 hỗ trợ tối đa 5 ô sê-ri, thiết bị BQ76930
hỗ trợ tối đa 10 ô sê-ri và thiết bị BQ76940 hỗ trợ tối đa 15 ô sê-ri.
Thông qua I2C, bộ điều khiển máy chủ có thể sử dụng BQ769x0 để thực hiện các chức năng quản lý bộ pin, chẳng hạn
như giám sát (điện áp di động, dòng điện, nhiệt độ đóng gói), bảo vệ (kiểm soát FET sạc / xả) và cân bằng. Bộ
chuyển đổi A / D tích hợp cho phép đọc kỹ thuật số hoàn toàn các thông số hệ thống quan trọng bao gồm điện áp tế
bào và nhiệt độ bên trong hoặc bên ngoài, với quá trình hiệu chuẩn được xử lý trong quy trình sản xuất của TI. Để
tăng thêm độ tin cậy cho gói, BQ769x0 bao gồm các biện pháp bảo vệ phần cứng đối với điện áp (OV, UV) và dòng điện
(OCD, SCD).
BQ769x0 cung cấp hai trình điều khiển FET phía thấp, sạc (CHG) và xả (DSG), có thể được sử dụng để điều khiển trực
tiếp các NCH FET nguồn phía thấp hoặc làm tín hiệu điều khiển mạch bên ngoài cho phép PCH hoặc NCH phía cao FETs.
Chân đầu vào / đầu ra ALERT chuyên dụng đóng vai trò là tín hiệu ngắt tới bộ vi điều khiển chủ, nhanh chóng thông
báo cho bộ vi điều khiển về trạng thái cập nhật trong AFE. Điều này có thể bao gồm một sự kiện lỗi hoặc một mẫu bộ
đếm coulomb có sẵn để đọc. Chân ALERT có sẵn cũng có thể được điều khiển bên ngoài bởi bộ bảo vệ thứ cấp để cung
cấp một phương tiện dự phòng để tắt tín hiệu CHG và DSG cũng như khả năng hiển thị hệ thống cao hơn.
8.2 Sơ đồ khối chức năng
ĐĂNG KÝ
MŨ LƯỠI TRAI
SRC
VSTUP / POR
Khoảng cách ban nhạc
CON DƠI
IBIAS
Cân bằng tế bào BOOT

Trình điều khiển / FET Bên trong 3.3-V
TÔI ĐỒNG Ý
Bên ngoài ĐĂNG KÝ
2,5 / 3,3-V LDO NGOÀI
VCx
vào
Đầu ADC 14 bit
V2I Bộ điều chế
BÁO ĐỘNG
256 kHz
FET
CHG
NGƯỜI LÁI XE và
Lõi kỹ thuật số
Chết tạm thời TRỌNG TẢI
CC VREF
PHÁT HIỆN DSG
TS
ACC 16 bit SCL

Bộ điều chế
Tôi 2C
TS SDA
BOOT SCD
comp
EEPROM
Để POR OCD
comp
VSS SRP SRN
Bản quyền © 2016, Texas Instruments Incorporated

BQ76920, BQ76930, BQ76940

8.3 Mô tả tính năng

8.3.1 Hệ thống con
BQ769x0 bao gồm ba hệ thống con chính: Đo lường, Bảo vệ và Điều khiển. Chúng hoạt động cùng nhau để đảm bảo rằng các thông số cơ bản của
bộ pin — điện áp, dòng điện và nhiệt độ — được ghi lại chính xác và dễ dàng có sẵn cho bộ điều khiển máy chủ, đồng thời đảm bảo mức bảo
vệ phần cứng cơ bản hoặc thứ cấp trong trường hợp bộ điều khiển máy chủ không thể hoặc không khả dụng để quản lý các điều kiện lỗi nhất
định.
Ghi chú
BQ769x0 được thiết kế để phục vụ như một giao diện người dùng tương tự (AFE) như một phần của giải pháp hệ thống chipset:
Cần có một bộ vi điều khiển đồng hành để giám sát và kiểm soát AFE này.
• Trách nhiệm cốt lõi của hệ thống con Đo lường là số hóa điện áp tế bào, dòng điện đóng gói (tích hợp vào một phép tính điện tích đã
qua), nhiệt độ điện trở nhiệt bên ngoài và nhiệt độ khuôn bên trong. Nó cũng thực hiện tính toán tự động tổng điện áp ngăn xếp pin,
bằng cách chỉ cần cộng tất cả các điện áp di động đo được.
• Hệ thống con Bảo vệ cung cấp các biện pháp bảo vệ phần cứng ở mức cơ bản hoặc thứ cấp để hỗ trợ tốt hơn các yêu cầu FMEA của bộ pin
trong trường hợp mất quyền điều khiển máy chủ hoặc đơn giản là nếu máy chủ không thể phản hồi kịp thời với một sự kiện lỗi nhất
định. Các biện pháp bảo vệ tích hợp bao gồm các lỗi cấp gói như OV, UV, OCD, SCD, phát hiện lỗi bộ bảo vệ thứ cấp bên ngoài và lỗi
thiết bị kiểu “cơ quan giám sát” logic bên trong (XREADY). Các sự kiện bảo vệ sẽ kích hoạt chuyển đổi chân ALERT, cũng như tự động
tắt trình điều khiển DSG hoặc CHG FET (tùy thuộc vào lỗi). Việc khôi phục sau sự kiện lỗi phải được xử lý bởi bộ vi điều khiển chủ.
• Hệ thống con Control triển khai một bộ các tính năng gói hữu ích, bao gồm NCH FET phía thấp trực tiếp
trình điều khiển, trình điều khiển cân bằng ô, đầu ra kỹ thuật số ALERT, LDO bên ngoài và hơn thế nữa.
Các phần sau đây mô tả chi tiết hơn từng hệ thống con, cũng như giải thích các trạng thái năng lượng khác nhau có sẵn.
8.3.1.1 Tổng quan về hệ thống con đo lường
Hệ thống con giám sát đảm bảo rằng máy chủ có thể dễ dàng đo được tất cả điện áp, nhiệt độ và dòng điện của gói. Tất cả các ADC đều được
cắt bởi TI.
Dữ liệu ADC và CC luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi cao và thấp được đọc trong cùng một giao dịch (sử dụng
tự động tăng địa chỉ).
8.3.1.1.1 Truyền dữ liệu đến Bộ điều khiển máy chủ
BQ769x0 có giao diện kỹ thuật số hoàn toàn: Tất cả thông tin được chuyển qua I2C, đơn giản bằng cách đọc và / hoặc ghi vào (các) thanh
ghi thích hợp lưu trữ dữ liệu liên quan. Khối đọc và ghi, được đệm bởi mã CRC 8 bit trên mỗi byte, đảm bảo truyền dữ liệu nhanh chóng và
mạnh mẽ.
8.3.1.1.2 ADC 14 bit
Mỗi thiết bị BQ769x0 đo điện áp và nhiệt độ của tế bào bằng bộ ADC 14 bit. ADC này đo tất cả các điện áp tế bào chênh lệch, nhiệt điện trở
và / hoặc nhiệt độ khuôn với dải không dấu danh nghĩa đầy đủ là 0–6.275 V và LSB là 382 µV.
Để bật ADC, bit [ADC_EN] trong thanh ghi SYS_CTRL1 phải được đặt. Bit này được đặt tự động bất cứ khi nào thiết bị chuyển sang chế độ
BÌNH THƯỜNG. Khi được kích hoạt, ADC đảm bảo rằng các biện pháp bảo vệ OV và UV tích hợp vẫn hoạt động.
Đối với mỗi tập hợp năm ô liền kề (VC1 đến VC5, VC6 đến VC10), khi không có ô nào trong tập hợp cụ thể đó đang được cân bằng, mỗi ô được
đo trên cửa sổ phân rã 50 ms và bản cập nhật hoàn chỉnh sẽ có sẵn sau mỗi 250 ms. Trong BQ76930 và BQ76940, mọi bộ năm ô phía trên năm ô
chính được đo song song.
Khoảng cách 50 ms hỗ trợ rất nhiều trong việc loại bỏ các hiệu ứng răng cưa xuất hiện trong môi trường động cơ ồn ào.
Khi bất kỳ ô nào trong bộ 5 ô liền kề đang được cân bằng, các ô bị ảnh hưởng đó được đo trong khoảng thời gian giảm dần 12,5 ms, để cho
phép cân bằng tế bào hoạt động bình thường mà không ảnh hưởng đến các biện pháp bảo vệ OV và UV tích hợp. Vì cân bằng tế bào thường chỉ
được thực hiện trong thời gian sạc gói hoặc thời gian nhàn rỗi,

BQ76920, BQ76930, BQ76940

khoảng thời gian phân rã rút ngắn sẽ không ảnh hưởng đến độ chính xác vì tiếng ồn của hệ thống trong thời gian này được giảm đáng kể. Khoảng
thời gian phân rã giảm này chỉ được áp dụng cho các tập hợp mà một trong các ô đang được cân bằng. Sau đây tóm tắt điều này cho các thiết
bị BQ76920 – BQ76940:
• Mỗi phép đo từ VC1 đến VC5 được thực hiện trong khoảng thời gian phân rã 50 ms khi tất cả các bit trong thanh ghi CELLBAL1
là 0 và khoảng thời gian phân rã 12,5 ms khi bất kỳ bit nào trong thanh ghi CELLBAL1 là 1.
• Mỗi phép đo từ VC6 đến VC10 được thực hiện trong khoảng thời gian phân rã 50 ms khi tất cả các bit trong thanh ghi CELLBAL2 là 0 và khoảng
thời gian phân rã 12,5 ms khi bất kỳ bit nào trong thanh ghi CELLBAL2 là 1.
• Mỗi phép đo từ VC11 đến VC15 được thực hiện trong khoảng thời gian phân rã 50 ms khi tất cả các bit trong thanh ghi CELLBAL3 là
0 và khoảng thời gian phân rã 12,5 ms khi bất kỳ bit nào trong thanh ghi CELLBAL3 là 1.
• Tổng khoảng thời gian cập nhật là 250 ms.
Mỗi đầu vào của tế bào vi sai được cắt bớt tại nhà máy để đạt được độ lợi hoặc độ lệch, sao cho kết quả đọc qua I2C luôn nhất quán từ từng
bộ phận và không cần áp dụng hệ số hiệu chỉnh hoặc hiệu chỉnh bổ sung.
ADC bắt buộc phải được bật để bảo vệ OV và UV tích hợp hoạt động.
Sau đây là cách chuyển đổi số đọc ADC 14 bit thành điện áp tương tự. Mỗi thiết bị đều được hiệu chuẩn tại nhà máy, với GAIN và OFFSET được
lưu trữ trong EEPROM.
Hàm truyền ADC là một phương trình tuyến tính được định nghĩa như sau:
V (ô) = GAIN x ADC (ô) + OFFSET (1)
GAIN được lưu trữ bằng đơn vị µV / LSB, trong khi OFFSET được lưu trữ bằng đơn vị mV.
Một số ví dụ tính toán điện áp tế bào được cung cấp trong bảng dưới đây. Đối với mục đích minh họa, ví dụ sử dụng GAIN giả định là 380 µV /
LSB (ADCGAIN <4: 0> = 0x0F) và OFFSET là 30 mV (ADCOFFSET <7: 0> = 0x1E).
Kết quả ADC 14-bit Kết quả ADC ở dạng thập phân GAIN (µV / LSB) OFFSET (mV) Điện áp di động (mV)
0x1800 6144 380 30 2365
0x1F10 7952 380 30 3052
Ghi chú
Khi chuyển sang chế độ BÌNH THƯỜNG từ chế độ SHIP, vui lòng chờ trong khoảng thời gian sau trước khi đọc dữ liệu điện áp tế
bào ban đầu:
BQ76920: 250 mili giây

BQ76920, BQ76930, BQ76940

8.3.1.1.2.1 Hiệu chuẩn thời gian thực tùy chọn sử dụng vi điều khiển máy chủ
Hiệu suất của các giá trị điện áp tế bào được đo bằng ADC 14 bit có độ chính xác được hiệu chuẩn tại nhà máy, như sau:
• +/– 10 mV TYP, +/– 40 mV MIN và MAX từ 3,6 đến 4,3 V,

• +/– 15 mV TYP, +/– 40 mV MIN và MAX từ 3,2 đến 4,6 V, và
• +/– 50 mV MIN và MAX từ 2,0 đến 5,0 V
Mặc dù điều này phù hợp với đa số các ứng dụng giám sát cơ bản và bảo vệ gói mà họ BQ769x0 AFE được thiết kế để hỗ trợ, một
số hệ thống nhất định có thể yêu cầu hiệu suất chính xác cao hơn.
Để đạt được điều này, hãy sử dụng kênh ADC có sẵn và thiết bị đầu cuối đầu ra mục đích chung trên bộ vi điều khiển chủ được
ghép nối với BQ769x0. Một mạch bên ngoài đơn giản bao gồm hai điện trở chính xác và một FET tín hiệu nhỏ được kích hoạt bởi
bộ vi điều khiển chủ để xác định tổng điện áp ngăn xếp, VSTACK. Sau đó, con số này được so sánh với tổng điện áp của từng ô
được đo bằng bộ ADC bên trong của BQ769x0. Hệ số hàm truyền kết quả, GAIN2, được áp dụng đơn giản cho mỗi giá trị ADC điện áp
tế bào để cải thiện độ chính xác.
Bộ vi điều khiển máy chủ
Đầu vào A / D
Mục đích đầu ra của Gen.
Hình 8-1. Mạch hiệu chuẩn thời gian thực bên ngoài cho vi điều khiển máy chủ
Quá trình này như sau:
1. Định kỳ đo VSTACK.
một. VSTACK = VAD × (R1 + R2) / R1

2. Đọc tất cả các bài đọc VCELL ADC từ BQ769x0 và áp dụng các giá trị GAIN và OFFSET tiêu chuẩn được lưu trữ trong
BQ769x0.
một. V (1) = GAIN x ADC1 + OFFSET, V (2) = GAIN x ADC2 + OFFSET, v.v.
3. Tính tổng tất cả các giá trị VCELL, VSUM .
một. VSUM = V (1) + V (2) + V (3)…

4. Tính GAIN2.
một. GAIN2 = VSTACK / VSUM
Theo khuyến nghị chung, một hàm GAIN2 mới nên được tạo khi điện áp của ô tăng hoặc giảm hơn 100 mV. Với GAIN2, mỗi phép tính
điện áp tế bào sẽ trở thành:
V (ô) = GAIN2 × (GAIN x ADC (ô) + OFFSET) (2)
Đối với các hệ thống không yêu cầu chức năng hiệu chuẩn sử dụng bổ sung này, GAIN2 chỉ đơn giản là “1”.

BQ76920, BQ76930, BQ76940

8.3.1.1.3 CC 16 bit
Bộ ADC tích hợp 16 bit, thường được gọi là bộ đếm coulomb (CC), cung cấp các phép đo điện tích tích lũy trên điện trở
cảm nhận hiện tại. Khoảng thời gian tích hợp cho lần đọc này là 250 mili giây.
CC có thể được vận hành ở một trong hai chế độ: LUÔN BẬT và 1 CHỮA.
• Ở chế độ LUÔN BẬT, CC chạy ở 100%, thu thập một số đọc mới sau mỗi 250 mili giây. Kết luận của mỗi lần đọc sẽ đặt
bit CC_READY, bit này sẽ bật chân ALERT lên cao để thông báo cho bộ vi điều khiển rằng có một lần đọc mới. Để bật
chế độ Luôn bật, hãy đặt [CC_EN] = 1.
• Trong chế độ 1-SHOT, CC thực hiện một lần đọc 250 ms và tương tự đặt bit CC_READY khi
hoàn thành. Chế độ này dành cho việc sử dụng không đo lường, trong đó máy chủ chỉ muốn kiểm tra dòng điện của
gói.
Để bật 1-SHOT đọc, hãy đảm bảo [CC_EN] = 0 và đặt [CC_ONESHOT] = 1.
Phạm vi đầy đủ của CC là ± 270 mV, với phạm vi đầu vào được khuyến nghị tối đa là ± 200 mV, do đó mang lại LSB khoảng
8,44 µV.
Phương trình sau đây cho thấy cách chuyển đổi số đọc CC 16 bit thành điện áp tương tự nếu không có hiệu chuẩn cấp
bo mạch nào được thực hiện:
CC Reading (tính bằng µV) = [Giá trị bổ sung của 16-bit 2] × (8,44 µV / LSB) (3)
Kết quả 16-Bit CC Kết quả ADC ở dạng thập phân Đọc CC (tính bằng µV)
0x0001 1 8,44
0x2710 10000 84.400
0x7D00 32000 270.080
0x8300 –32000 –270.080
0xC350 –15536 –131.123,84
0xFFFF –1 –8,44
8.3.1.1.4 Nhiệt điện trở bên ngoài
Thiết bị có thể đo một (BQ76920), hai (BQ76930) hoặc ba (BQ76940) 10-kΩ NTC 103AT nhiệt điện trở. Các giá trị này được
đo bằng cách áp dụng điện trở kéo lên bên trong 10 k được cắt tỉa tại nhà máy cho giá trị bộ điều chỉnh bên trong danh
nghĩa là 3,3 V, kết quả của giá trị này có thể được đọc ra từ các thanh ghi TSx (TS1, TS2, TS3).
Để chọn chế độ đo nhiệt điện trở, hãy đặt [TEMP_SEL] = 1.
Nhiệt điện trở TS1 được kết nối giữa TS1 và VSS; TS2 được kết nối giữa TS2 và VC5x (chỉ BQ76930 và BQ76940); và TS3
được kết nối giữa TS3 và VC10x (chỉ BQ76940). Các nhiệt điện trở này có thể được đặt ở các khu vực khác nhau trong
bộ pin để đo những thứ như nhiệt độ cục bộ của tế bào, nhiệt độ FET, v.v.
Trở kháng nhiệt điện trở có thể được tính bằng cách đọc ADC 14 bit trong thanh ghi TS1, TS2 và TS3 và điện trở kéo
lên bên trong 10 k như sau:
Các phương trình sau đây cho thấy cách sử dụng số đọc ADC 14 bit trong TS1, TS2 và TS3 để xác định điện trở của nhiệt
điện trở 103AT bên ngoài:
VTSX = (ADC ở dạng thập phân) x 382 µV / LSB (4)
RTS = (10.000 × VTSX) ÷ (3.3 - VTSX) (5)
Để chuyển đổi điện trở nhiệt điện trở thành nhiệt độ, vui lòng tham khảo bảng dữ liệu của nhà sản xuất linh kiện nhiệt
điện trở.

BQ76920, BQ76930, BQ76940

8.3.1.1.5 Màn hình nhiệt độ khuôn
Ghi chú
Khi chuyển đổi giữa theo dõi nhiệt độ bên ngoài và bên trong, độ trễ 2 s có thể phát sinh do khoảng thời gian cập
nhật tự nhiên của bộ lập lịch.
Khối nhiệt độ khuôn tạo ra điện áp tỷ lệ với nhiệt độ khuôn và cung cấp cách giảm số lượng thành phần nếu không sử dụng các
nhiệt điện trở đóng gói hoặc đảm bảo tuân thủ các yêu cầu về tản điện của khuôn. Khuôn được đo bằng cách sử dụng cùng bộ ADC
14-bit trên bo mạch như điện áp tế bào.
Để chọn chế độ đo nhiệt độ khuôn bên trong, hãy đặt [TEMP_SEL] = 0.
Đối với BQ76930 và BQ76940, nhiều phép đo nhiệt độ khuôn có sẵn. Chúng được lưu trữ trong TS2 và TS3.
Để chuyển đổi số đọc DIETEMP thành nhiệt độ, hãy tham khảo hộp phương trình sau. Nếu cần đọc nhiệt độ chính xác hơn từ
DIETEMP, DIETEMP ở giá trị nhiệt độ phòng phải được lưu trữ trong quá trình hiệu chuẩn sản xuất.
Phương trình sau đây cho thấy cách sử dụng số đọc ADC 14 bit trong TS1, TS2 và TS3 khi [TEMPSEL] = 0 để xác định nhiệt độ
khuôn bên trong:
V25 = 1.200 V (danh nghĩa) (6)
VTSX = (ADC ở dạng thập phân) x 382 µV / LSB (7)
TEMPDIE = 25 ° - ((VTSX - V25) ÷ 0,0042) (số 8)
8.3.1.1.6 Điện áp gói 16 bit
Sau khi được chuyển đổi sang dạng kỹ thuật số, mỗi điện áp tế bào sẽ được cộng lại và kết quả tổng kết được lưu trữ trong
các thanh ghi BAT. Tổng được chia cho 4 sao cho kết quả của tổng 15 ô phù hợp với giá trị 16 bit. Giá trị 16-bit này có LSB
danh nghĩa là 1,532 mV.
Sau đây là cách chuyển đổi ADC điện áp gói 16 bit đọc thành điện áp tương tự. Giá trị này cũng sử dụng GAIN và OFFSET được
lưu trữ trong EEPROM.
Hàm truyền ADC là một phương trình tuyến tính được định nghĩa như sau:
V (BAT) = 4 × GAIN × ADC (ô) + (#Cells x OFFSET) (9)
GAIN được lưu trữ bằng đơn vị µV / LSB, trong khi OFFSET được lưu trữ bằng đơn vị mV.
8.3.1.1.7 Bộ lập lịch hệ thống
Một bộ lập lịch tổng thể giám sát các khoảng thời gian giám sát, tạo một bản cập nhật đầy đủ sau mỗi 250 mili giây. Các phép
đo nhiệt độ được thực hiện sau mỗi 2 giây. Điện áp gói được tính sau mỗi 250 ms. Có thể tìm thấy thêm thông tin về Bộ lập
lịch hệ thống trong Bộ lập lịch nhúng trong Màn hình pin di động của BQ769x0 báo cáo ứng dụng.
8.3.1.2 Hệ thống con bảo vệ

8.3.1.2.1 Bảo vệ phần cứng tích hợp
Các biện pháp bảo vệ phần cứng tích hợp được cung cấp như một mức độ an toàn bổ sung và nhằm bổ sung cho bộ tính năng bảo
vệ tiêu chuẩn sẽ được tích hợp vào phần sụn bộ điều khiển máy chủ. Chúng không nên được sử dụng như phương tiện duy nhất
để bảo vệ bộ pin, nhưng rất hữu ích cho các mục đích FMEA; ví dụ, trong trường hợp bộ vi điều khiển chủ không thể phản ứng
với bất kỳ tình huống bảo vệ nào dưới đây. Tất cả các ngưỡng và độ trễ bảo vệ phần cứng phải được bộ vi điều khiển chủ tải
vào AFE trong quá trình khởi động hệ thống. AFE cũng sẽ mặc định ở các cài đặt ngưỡng và độ trễ được xác định trước, trong
trường hợp bộ vi điều khiển chủ không thể hoặc không muốn lập trình cài đặt bảo vệ.

BQ76920, BQ76930, BQ76940

Quá dòng trong phóng điện (OCD) và ngắn mạch trong phóng điện (SCD) được thực hiện bằng cách sử dụng bộ so sánh tương tự
lấy mẫu chạy ở 32 kHz và liên tục theo dõi điện áp trên (SRP – SRN) trong khi thiết bị ở chế độ BÌNH THƯỜNG. Khi phát hiện
điện áp vượt quá ngưỡng OCD hoặc SCD được lập trình, bộ đếm bắt đầu đếm đến cài đặt độ trễ được lập trình. Nếu bộ đếm đạt
đến giá trị đích của nó, thanh ghi SYS_STAT được cập nhật để chỉ ra tình trạng lỗi, (các) trạng thái FET được cập nhật như
trong Bảng 8-1 và chân ALERT được điều khiển lên cao để ngắt máy chủ.
Ngưỡng lỗi bảo vệ và cài đặt độ trễ cho bảo vệ OCD và SCD được cấu hình thông qua thanh ghi PROTECT1 và PROTECT2. Xem Phần
8.5 để biết chi tiết về các giá trị được hỗ trợ.
Các biện pháp bảo vệ quá áp (OV) và dưới áp (UV) được xử lý bằng kỹ thuật số, bằng cách so sánh số đọc điện áp của tế bào
với các ngưỡng được lập trình 8 bit trong thanh ghi OV và UV.
Ngưỡng OV được lưu trữ trong thanh ghi OV_TRIP và là ánh xạ trực tiếp 8 bit của phép đọc ADC 14 bit, với giá trị đặt trước
2 MSB trên thành “10” và giá trị đặt trước 4 LSB thấp hơn thành “1000”. Nói cách khác, mức chuyến đi OV tương ứng được
ánh xạ thành “10-XXXX-XXXX – 1000”. Phạm vi lập trình của ngưỡng OV là khoảng 3,15 đến 4,7 V, nhưng điều này có thể thay đổi
do phương trình tuyến tính (GAIN, OFFSET) được sử dụng để ánh xạ các giá trị ADC.
Ngưỡng UV được lưu trữ trong thanh ghi UV_TRIP và là ánh xạ trực tiếp của 8 bit đọc ADC 14 bit, với 2 MSB trên được đặt
trước thành “01” và 4 LSB thấp hơn được đặt trước thành “0000”. Nói cách khác, mức độ tia UV tương ứng được ánh xạ thành
“01-XXXX-XXXX – 0000”. Phạm vi ngưỡng UV có thể lập trình là khoảng 1,58 đến 3,1 V, nhưng điều này có thể thay đổi do
phương trình tuyến tính (GAIN, OFFSET) được sử dụng để ánh xạ các giá trị ADC.
Sự bảo vệ Trên 2 MSB 8 bit giữa Thấp hơn 4 LSB
OV 10 Đặt trong Đăng ký OV_TRIP 1000
Tia cực tím 01 Đặt trong Đăng ký UV_TRIP 0000
Ghi chú
Để hỗ trợ cấu hình ô linh hoạt trong BQ76920, BQ76930 và BQ76940, UV được bỏ qua trên bất kỳ ô nào có giá trị
đọc dưới UVMINQUAL. Điều này cho phép rút ngắn các chân ô trong việc triển khai không phải tất cả các ô đều cần
thiết (ví dụ: ô 6-series sử dụng BQ76930).
Các ngưỡng và độ trễ bảo vệ mặc định được hiển thị trong phần mô tả thanh ghi ở cuối bảng dữ liệu này.
Chúng được tải vào thanh ghi kỹ thuật số (RAM) của thiết bị khi thiết bị chuyển sang chế độ BÌNH THƯỜNG. Các giá trị RAM
này sau đó có thể được bộ điều khiển máy chủ ghi đè lên bất kỳ giá trị nào khác, các giá trị này sẽ được giữ lại cho đến
khi có sự kiện POR. Bộ điều khiển máy chủ lưu trữ khuyến nghị tải lại các giá trị này trong trình tự khởi động lại và / hoặc
khởi động lại tiêu chuẩn của nó.
Để tính toán các giá trị đăng ký OV_TRIP và UV_TRIP chính xác cho một thiết bị, hãy sử dụng quy trình sau:
1. Xác định OV mong muốn.
2. Đọc [ADCGAIN] và [ADCOFFSET] từ các thanh ghi tương ứng của chúng. Lưu ý rằng ADCGAIN được lưu trữ theo đơn vị µV /
LSB, trong khi ADCOFFSET được lưu trữ bằng mV.
3. Tính toán giá trị ADC 14 bit đầy đủ cần thiết để đáp ứng các ngưỡng chuyến đi OV và UV mong muốn như sau:
một. OV_TRIP_FULL = (OV - ADCOFFSET) ÷ ADCGAIN

b. UV_TRIP_FULL = (UV - ADCOFFSET) ÷ ADCGAIN
4. Loại bỏ 2 MSB trên và 4 LSB dưới khỏi giá trị 14-bit đầy đủ, chỉ giữ lại 8 bit ở giữa còn lại. Điều này có thể được
thực hiện bằng cách dịch chuyển các giá trị nhị phân OV_TRIP_FULL và UV_TRIP_FULL 4 bit sang phải và loại bỏ 2 MSB
phía trên.
5. Ghi OV_TRIP và UV_TRIP vào các thanh ghi tương ứng của chúng.
Cả bảo vệ OV và UV đều yêu cầu ADC được bật. Đảm bảo rằng bit [ADC_EN] được đặt thành 1 nếu cần bảo vệ OV và UV.

BQ76920, BQ76930, BQ76940

8.3.1.2.2 Giảm thời gian thử nghiệm
Một bit cấu hình kiểm tra và gỡ lỗi đặc biệt được cung cấp trong thanh ghi SYS_CTRL2, được gọi là [DELAY_DIS]. Cài đặt [DELAY_DIS]
bỏ qua bộ hẹn giờ lỗi bảo vệ OV / UV và cho phép đăng ký tình trạng lỗi trong vòng 200 mili giây sau khi áp dụng tình trạng lỗi đó.
8.3.1.3 Hệ thống con kiểm soát
8.3.1.3.1 Lái xe FET (CHG VÀ DSG)
Mỗi thiết bị BQ769x0 cung cấp hai trình điều khiển FET phía thấp, CHG và DSG, điều khiển FET nguồn NCH hoặc có thể được sử dụng làm
tín hiệu để kích hoạt nhiều mạch khác như mạch bơm sạc NCH phía cao.
Cả hai trình điều khiển DSG và CHG đều có khả năng kéo nhanh đến 12 V danh nghĩa khi được kích hoạt. DSG sử dụng đường kéo xuống
VSS nhanh khi bị vô hiệu hóa, trong khi CHG sử dụng đường dẫn kéo xuống trở kháng cao (danh nghĩa là 1 MΩ) khi bị vô hiệu hóa.
Một mạch kẹp bên trong bổ sung đảm bảo rằng chân CHG không vượt quá mức tối đa là 20 V.
DSG CHG
Q3 là PCH FET chi phí thấp và được sử dụng để giữ CHG đi

từ bất kỳ điện áp nào dưới VSS. Khi CHG không được
kéo lên cao, PACK ± được kéo xuống dưới VSS sẽ không được
CHG nhìn thấy như Q2 không bật. Q3 cũng cho phép R2
giữ Q1 TẮT, vì tất cả các điện áp dưới FET này có thể
Q3
"theo" PACK ± khi nó đi xuống dưới VSS.
R1 giảm điện áp khi PACK ± được kéo lên cao và R1 hạn

Diode này cho phép CHG chế dòng điện đi vào chân CHG. Kể từ khi CHG
kéo cổng Q1 lên cao. (1 triệu) kẹp ở ~ 18 V, R1 sẽ giới hạn dòng điện ở khoảng (V (PACK
±) - 18) / R1.
Kẹp zener này có thể

R2 cần thiết để ngăn chặn
R2
(1 triệu)
Q1 kể từ khi bật
Quý 2 Q1 quá nhanh (tùy chọn).
BAT ±
GÓI t
Rsns R2 kẹp Q1 khi CHG tắt.
Hình 8-2. Mạch CHG và DSG FET
Đường nguồn cho mạch kéo lên CHG và DSG bắt nguồn từ chân REGSRC, thay vì BAT.
Để bật tìm nạp CHG, hãy đặt bit đăng ký [CHG_ON] thành 1; để tắt, đặt [CHG_ON] = 0. FET phóng điện có thể được điều khiển tương
tự thông qua bit thanh ghi [DSG_ON].
Một số điều kiện lỗi hoặc chuyển đổi trạng thái nguồn sẽ xóa trạng thái của các điều khiển CHG / DSG FET. Bảng 8-1 cho thấy hành
động nào, nếu có, cần thực hiện đối với [CHG_ON] và [DSG_ON] để phản ứng với các sự kiện hệ thống khác nhau:
8.3.1.3.1.1 Lái xe FET bên lề cao
Màn hình pin BQ769x0 cung cấp trình điều khiển FET bên thấp hoạt động tốt cho nhiều hệ thống. Đối với một số hệ thống, FET bên cao
cũng có thể có lợi. FET bên cao cho phép giao tiếp liên tục giữa bộ điều khiển máy chủ và màn hình, bất kể FET đang bật hay tắt.
Điều này cho phép bộ điều khiển đọc các thông số gói quan trọng bất chấp các lỗi an toàn, cho phép hệ thống truy cập các điều kiện
của gói trước khi cho phép tiếp tục hoạt động bình thường. BQ769200 _ Trình điều khiển FET kênh N bên cao có thể được sử dụng với
màn hình BQ769x0 trong các hệ thống cần FET bên cao. Xem Hình 9-4.
Bảng 8-1. CHG, Phản hồi DSG trong các sự kiện hệ thống khác nhau
SỰ KIỆN [CHG_ON] [DSG_ON]
Lỗi OV Đặt thành 0 -
Lỗi UV - Đặt thành 0
Lỗi OCD - Đặt thành 0
Lỗi SCD - Đặt thành 0

BQ76920, BQ76930, BQ76940

Bảng 8-1. CHG, Phản hồi của DSG trong các sự kiện hệ thống khác nhau (tiếp theo)
SỰ KIỆN [CHG_ON] [DSG_ON]
Ghi đè cảnh báo Đặt thành 0 Đặt thành 0
DEVICE_XREADY đã được đặt Đặt thành 0 Đặt thành 0
Vào chế độ SHIP từ BÌNH THƯỜNG Đặt thành 0 Đặt thành 0
Ghi chú
Bộ vi điều khiển chủ phải bắt đầu khôi phục tất cả bảo vệ. Để tiếp tục hoạt động FET sau tình trạng lỗi, bộ vi
điều khiển chủ trước tiên phải xóa bit trạng thái tương ứng trong thanh ghi SYS_STAT, bit này sẽ xóa chân
ALERT, sau đó kích hoạt lại bit CHG và / hoặc DSG theo cách thủ công. Một số lỗi nhất định, chẳng hạn như OV
hoặc UV, có thể hoạt động lại ngay lập tức nếu tình trạng như vậy vẫn tiếp diễn. Tham khảo Bảng 8-3 để biết chi
tiết về việc xóa các bit trạng thái.
Không có điều kiện nào mà BQ769x0 tự động đặt [CHG_ON] hoặc [DSG_ON] thành 1.
8.3.1.3.2 Phát hiện tải
Một mạch phát hiện tải có trên chân CHG và được kích hoạt bất cứ khi nào CHG FET bị tắt ([CHG_ON]
= 0). Mạch này phát hiện xem chân CHG có được kéo ra bên ngoài cao hay không khi đường dẫn kéo xuống trở kháng cao (khoảng
1 MΩ) thực sự đang giữ chân CHG với VSS và hữu ích để xác định xem chân PACK– (bên ngoài AFE) đang được giữ ở điện áp cao
— ví dụ, nếu có tải trong khi các FET nguồn tắt. Trạng thái của mạch phát hiện tải được đọc từ bit [LOAD_PRESENT] của thanh
ghi SYS_CTRL1.
Sau khi xảy ra lỗi OCD hoặc SCD, DSG FET sẽ bị vô hiệu hóa ([DSG_ON] bị xóa), và tương tự như vậy CHG FET phải được tắt
rõ ràng để kích hoạt mạch phát hiện tải. Bộ vi điều khiển chủ có thể thăm dò định kỳ bit [LOAD_PRESENT] để xác định trạng
thái của chân PACK– và xác định thời điểm tải được gỡ bỏ ([LOAD_PRESENT] = 0).
8.3.1.3.3 Cân bằng tế bào
Cả hai tùy chọn cân bằng tế bào thụ động bên trong và bên ngoài đều được BQ76920 hỗ trợ đầy đủ, trong khi cân bằng tế bào
bên ngoài được khuyến nghị cho BQ76930 và BQ76940. Nó được để cho bộ điều khiển máy chủ để xác định thuật toán cân bằng
chính xác sẽ được sử dụng trong bất kỳ hệ thống nhất định nào. Mỗi thiết bị BQ769x0 cung cấp điện áp di động và trình điều
khiển cân bằng để thực hiện điều này. Nếu sử dụng trình điều khiển cân bằng ô bên trong, có thể cân bằng tối đa 50 mA cho mỗi ô.
Nếu sử dụng cân bằng ô bên ngoài, dòng điện cân bằng cao hơn nhiều có thể được sử dụng.
Để kích hoạt một kênh cân bằng ô cụ thể, chỉ cần đặt bit tương ứng cho ô đó trong thanh ghi CELLBAL1, CELLBAL2 hoặc
CELLBAL3. Ví dụ: VC1 – VC0 được bật bằng cách đặt [CB1], trong khi VC12 – VC11 được đặt thông qua [CB12].
Nhiều ô có thể được cân bằng đồng thời. Người dùng có toàn quyền quyết định số lượng ô lý tưởng để cân bằng đồng thời.
Các ô liền kề không được cân bằng đồng thời. Điều này có thể làm cho các chân tế bào vượt quá điều kiện tối đa tuyệt đối
của chúng và cũng không được khuyến nghị cho việc triển khai cân bằng bên ngoài. Ngoài ra, nếu sử dụng cân bằng nội bộ, cần
cẩn thận để tránh vượt quá xếp hạng tiêu tán công suất của gói.
Ghi chú
Bộ điều khiển máy chủ phải đảm bảo rằng không có hai ô liền kề nào được cân bằng đồng thời trong mỗi bộ sau:
• VC1 – VC5
• VC6 – VC10
• VC11 – VC15
Tổng chu kỳ nhiệm vụ dành cho việc cân bằng là khoảng 70% trên 250 ms. Điều này là do một phần của 250 ms được phân bổ cho
các phép đo điện áp tế bào bình thường thông qua ADC.

BQ76920, BQ76930, BQ76940

Nếu [ADC_EN] = 1, các biện pháp bảo vệ OV và UV không bị ảnh hưởng bởi cân bằng tế bào, vì cân bằng tế bào tạm thời bị đình chỉ
trong một khoảng thời gian nhỏ cứ sau 250 ms trong thời gian đo điện áp tế bào được thực hiện. Điều này đảm bảo rằng các biện pháp
bảo vệ OV và UV không vô tình kích hoạt hoặc bỏ lỡ tình trạng OV / UV thực tế trên các tế bào trong khi cân bằng được bật.
Ghi chú
Tất cả các bit điều khiển cân bằng ô trong CELLBAL1, CELLBAL2 và CELLBAL3 sẽ tự động bị xóa trong các sự kiện sau và
phải được bộ vi điều khiển chủ ghi lại một cách rõ ràng sau khi xóa sự kiện:
• DEVICE_XREADY đã được đặt

• Vào chế độ BÌNH THƯỜNG từ chế độ SHIP
8.3.1.3.4 Cảnh báo
Chân ALERT đóng vai trò là tín hiệu ngắt kỹ thuật số cao đang hoạt động có thể được kết nối với cổng GPIO của vi điều khiển chủ.
Tín hiệu này là OR của tất cả các bit trong thanh ghi SYS_STAT.
Để xóa tín hiệu ALERT, trước tiên phải xóa bit nguồn trong thanh ghi SYS_STAT bằng cách ghi “1” vào bit đó. Điều này sẽ tự động
xóa chân ALERT sau khi tất cả các bit được xóa.
Chân ALERT cũng có thể được điều khiển bởi một nguồn bên ngoài; ví dụ, gói có thể bao gồm một IC bảo vệ quá áp thứ cấp. Khi chân
ALERT được buộc ở mức cao bên ngoài trong khi ở mức thấp, thiết bị sẽ nhận ra đây là lỗi OVRD_ALERT và đặt bit [OVRD_ALERT] . Điều
này kích hoạt tự động tắt cả trình điều khiển CHG và DSG FET. Thiết bị không thể nhận dạng đầu vào tín hiệu CẢNH BÁO ở mức cao khi
nó đã buộc tín hiệu CẢNH BÁO ở mức cao từ một điều kiện khác.
Chân ALERT không có hỗ trợ gỡ lỗi bên trong, vì vậy cần cẩn thận để bảo vệ chân khỏi nhiễu hoặc các hiện tượng chuyển tiếp ký sinh
khác.
Ghi chú
Bạn nên đặt một điện trở kéo xuống 500 kΩ – 1 MΩ bên ngoài từ ALERT đến VSS càng gần IC càng tốt. Các khuyến nghị bổ
sung là:
a) Để giữ cho tất cả các dấu vết giữa IC và các thành phần được kết nối với chân ALERT rất ngắn.
b) Để bao gồm một vòng bảo vệ xung quanh các thành phần được kết nối với chân ALERT và chính chân đó.
8.3.1.3.5 LDO đầu ra
Bộ điều chỉnh điện áp đầu ra có thể điều chỉnh LDO được cung cấp như một cách đơn giản để cung cấp năng lượng cho các thành phần
bổ sung trong bộ pin, chẳng hạn như bộ vi điều khiển chủ hoặc đèn LED. LDO được TI định cấu hình trong EEPROM trong quá trình thử
nghiệm sản xuất và có thể hỗ trợ các tùy chọn 2,5-V hoặc 3,3-V.
Một FET tín hiệu nhỏ cascode phải được thêm vào đường dẫn bên ngoài giữa BAT và REGSRC với BQ76930 và BQ76940. Điều này giúp giảm
phần lớn điện năng tiêu thụ ra bên ngoài gói và cắt giảm tiêu thụ điện năng trong gói.
8.3.1.4 Hệ thống con Truyền thông
AFE triển khai giao diện I2C 100-kHz tiêu chuẩn và hoạt động như một thiết bị phụ. Địa chỉ thiết bị I2C là 7-bit và được lập trình
tại nhà máy. Tham khảo Bảng So sánh Thiết bị (Phần 5) của bảng dữ liệu này để biết thêm thông tin.
Một giao dịch ghi được thể hiện trong Hình 8-3. Ghi khối được cho phép bằng cách gửi thêm byte dữ liệu trước Điểm dừng. Khối I2C
sẽ tự động tăng địa chỉ thanh ghi sau mỗi byte dữ liệu.
Khi được bật, CRC được tính như sau:
• Trong giao dịch ghi một byte, CRC được tính dựa trên địa chỉ phụ, địa chỉ thanh ghi và dữ liệu.

BQ76920, BQ76930, BQ76940

• Trong một giao dịch ghi khối, CRC cho byte dữ liệu đầu tiên được tính trên địa chỉ phụ, địa chỉ thanh ghi và dữ
liệu. CRC cho các byte dữ liệu tiếp theo chỉ được tính trên byte dữ liệu.
Đa thức CRC là x8 + x2 + x + 1 và giá trị ban đầu là 0.
Khi nô lệ phát hiện CRC xấu, I2C slave sẽ NACK CRC, điều này khiến I2C slave chuyển sang trạng thái không hoạt động.
SCL
SDA A6 A5 ... A0 R / W ACK R7 R6 ... R0 ACK D7 D6 ... D0 ACK C7 C6 ... C0 ACK
Bắt đầu Địa chỉ nô lệ Đăng ký CRC

Dữ liệu Dừng lại
Địa chỉ nhà (không bắt buộc)
Hình 8-3. I 2C Viết
Hình 8-4 cho thấy một giao dịch đọc sử dụng Khởi động lặp lại.
SCL
SDA A6 A5 ... A0 R / W ACK R7 R6 ... R0 ACK A6 A5 ... A0 R / W ACK
Bắt đầu Địa chỉ nô lệ Đăng ký Địa chỉ nô lệ

Địa chỉ nhà
Lặp đi lặp lại

Bắt đầu
D7 D6 ... D0 ACK C7 C6 ... C0 NACK
Nô lệ Nô lệ
Dừng lại
Dữ liệu ổ đĩa Ổ đĩa CRC
(tùy chọn) Master

Ổ đĩa NACK
Hình 8-4. I 2C Đọc với Bắt đầu Lặp lại
Hình 8-5 cho thấy một giao dịch đọc trong đó Khởi động lặp lại không được sử dụng, chẳng hạn nếu không có sẵn trong phần
cứng. Đối với một khối được đọc, ACK chính của từng byte dữ liệu ngoại trừ byte cuối cùng và tiếp tục theo dõi giao diện.
Khối I2C sẽ tự động tăng địa chỉ thanh ghi sau mỗi byte dữ liệu.
Khi được bật, CRC cho một giao dịch đọc được tính như sau:
• Trong giao dịch đọc byte đơn, CRC được tính sau lần bắt đầu thứ hai và sử dụng địa chỉ phụ
và byte dữ liệu.
• Trong giao dịch đọc khối, CRC cho byte dữ liệu đầu tiên được tính sau lần bắt đầu thứ hai và sử dụng địa chỉ phụ và
byte dữ liệu. CRC cho các byte dữ liệu tiếp theo chỉ được tính trên byte dữ liệu.
Đa thức CRC là x8 + x2 + x + 1 và giá trị ban đầu là 0.
Khi cái chủ phát hiện CRC xấu, cái chủ I2C sẽ NACK CRC, điều này khiến I2C slave chuyển sang trạng thái không hoạt động.

BQ76920, BQ76930, BQ76940

SCL
SDA A6 A5 ... A0 R / W ACK R7 R6 ... R0 ACK A6 A5 ... A0 R / W ACK
Bắt đầu Địa chỉ nô lệ Đăng ký Địa chỉ nô lệ

Dừng Bắt đầu
Địa chỉ nhà
D7 D6 ... D0 ACK C7 C6 ... C0 NACK
Nô lệ Nô lệ
Dừng lại
Dữ liệu ổ đĩa Ổ đĩa CRC
(tùy chọn) Master

Ổ đĩa NACK
Hình 8-5. I 2C Đọc mà không bắt đầu lặp lại
8.4 Chế độ chức năng của thiết bị
Mỗi thiết bị BQ769x0 hỗ trợ các chế độ hoạt động sau.
Bảng 8-2. Các chế độ nguồn được hỗ trợ

Cách thức Sự mô tả
Trạng thái hoạt động hoàn toàn. Cả ADC và CC đều có thể được bật hoặc bị vô hiệu hóa bởi bộ vi điều khiển máy chủ.
Bảo vệ OV và tia cực tím được bật nếu ADC được bật. Đã bật OCD và SCD. ADC và CC có thể bị tắt để giảm tiêu
THÔNG THƯỜNG
thụ điện năng và CC có thể được vận hành ở chế độ “1-SHOT” để tiết kiệm điện linh hoạt.
Trạng thái năng lượng thấp nhất có thể, dành cho lắp ráp gói và / hoặc lưu trữ gói dài hạn.
VẬN CHUYỂN
Phải thấy tín hiệu BOOT (> 1 VBOOT) trên chân TS1 để khởi động từ SHIP NORMAL. Lưu ý rằng thiết bị luôn
chuyển sang chế độ SHIP khi POR.
8.4.1 Chế độ BÌNH THƯỜNG
Chế độ NORMAL đại diện cho chế độ hoạt động hoàn toàn trong đó tất cả các khối được bật và thiết bị nhận thấy mức tiêu thụ hiện
tại cao nhất của nó. Trong chế độ này, một số khối / chức năng nhất định có thể bị tắt để tiết kiệm điện — những khối / chức năng
này bao gồm ADC và CC. OV và UV đang chạy liên tục miễn là ADC được bật. Bộ so sánh OCD và SCD có thể không bị tắt trong chế độ này.
Việc chuyển đổi từ chế độ NORMAL sang SHIP cũng do máy chủ khởi tạo và yêu cầu ghi liên tiếp vào hai bit trong thanh ghi SYS_CTRL1.
8.4.2 Chế độ SHIP
Chế độ SHIP là chế độ công suất cơ bản và thấp nhất mà BQ769x0 hỗ trợ. Chế độ SHIP được tự động nhập trong quá trình lắp ráp gói
ban đầu và sau mỗi sự kiện POR. Khi thiết bị ở chế độ BÌNH THƯỜNG, thiết bị có thể tham gia SHIP bởi bộ điều khiển máy chủ thông
qua một chuỗi lệnh I2C cụ thể.
Ở chế độ SHIP, chỉ tối thiểu các khối được bật, bao gồm cả bộ nguồn VSTUP và bộ dò khởi động ban đầu. Chuyển từ chế độ SHIP sang
chế độ BÌNH THƯỜNG yêu cầu kéo chân TS1 lớn hơn VBOOT, chân này sẽ kích hoạt trình tự khởi động thiết bị.
Để vào chế độ SHIP từ chế độ NORMAL, các bit [SHUT_A] và [SHUT_B] trong thanh ghi SYS_CTRL1 phải được ghi bằng các mẫu cụ thể qua
hai lần ghi liên tiếp:
• Viết số 1: [SHUT_A] = 0, [SHUT_B] = 1

• Viết # 2: [SHUT_A] = 1, [SHUT_B] = 0
Lưu ý rằng [SHUT_A] và [SHUT_B] phải ở trạng thái 0 trước khi thực hiện lệnh tắt ở trên. Nếu trình tự cụ thể này được nhập vào
thiết bị, thiết bị sẽ chuyển sang chế độ SHIP. Nếu bất kỳ trình tự nào khác được ghi vào các bit [SHUT_A] và [SHUT_B] hoặc nếu một
trong hai mẫu không được nhập chính xác, thiết bị sẽ không vào chế độ SHIP.

BQ76920, BQ76930, BQ76940

THẬN TRỌNG
KHÔNG VẬN HÀNH THIẾT BỊ BÊN DƯỚI POR. Khi thiết kế với BQ76940, mỗi điện áp trung gian (BAT – VC10x), (VC10x –
VC5x) và (VC5x – VSS) phải không bao giờ thấp hơn VSHUT. Khi điều này xảy ra, phải bắt đầu thiết lập lại toàn
bộ thiết bị bằng cách tắt nguồn cả ba điện áp trung gian (BAT – VC10x), (VC10x – VC5x) và (VC5x – VSS) bên dưới
VSHUT và khởi động lại bằng cách áp dụng tín hiệu VBOOT thích hợp vào chân TS1 . Khi thiết kế với BQ76930, mỗi
điện áp trung gian (BAT – VC5x) và (VC5x – VSS) phải không bao giờ thấp hơn VSHUT. Nếu điều này xảy ra, phải
bắt đầu thiết lập lại toàn bộ thiết bị bằng cách tắt nguồn cả hai điện áp trung gian (BAT–
VC5x) và (VC5x – VSS) bên dưới VSHUT và khởi động lại bằng cách áp dụng tín hiệu VBOOT thích hợp cho chân TS1.
Thiết bị cũng sẽ vào chế độ SHIP trong sự kiện POR; tuy nhiên, đây không phải là phương pháp được khuyến nghị để vào chế độ
SHIP. Nếu bất kỳ điện áp phía nguồn cung cấp nào giảm xuống dưới VSHUT và sau đó sao lưu trên VPORA, thiết bị sẽ mặc định ở
trạng thái chế độ SHIP. Điều này tương tự như một điều kiện lắp ráp gói ban đầu. Để thoát chế độ SHIP sang chế độ BÌNH
THƯỜNG, thiết bị phải tuân theo trình tự khởi động tiêu chuẩn bằng cách đặt điện áp lớn hơn ngưỡng VBOOT lên chân TS1. Báo
cáo ứng dụng thay thế công tắc khởi động BQ769x0 nêu chi tiết nhiều phương pháp tạo tín hiệu cần thiết trên chân TS1.

BQ76920, BQ76930, BQ76940

8.5 Đăng ký Bản đồ
Tên Addr D7 D6 D5 D4 D3 D2 D1 D0
SYS_STAT 0x00 CC_READY RSVD THIẾT BỊ_ OVRD_ Tia cực tím OV SCD OCD
XREADY BÁO ĐỘNG
CELLBAL1 0x01 RSVD RSVD RSVD CB <5: 1>
CELLBAL2 (1) 0x02 RSVD RSVD RSVD CB <10: 6>
CELLBAL3 (2) 0x03 RSVD RSVD RSVD CB <15:11>
SYS_CTRL1 0x04 TRỌNG TẢI_ RSVD RSVD ADC_EN TEMP_SEL RSVD SHUT_A SHUT_B
HIỆN NAY
SYS_CTRL2 0x05 DELAY_DIS CC_EN CC_ RSVD DSG_ON CHG_ON

MÔ T CHÂU
BẢO VỆ1 0x06 RSNS RSVD RSVD SCD_DELAY SCD_THRESH
BẢO VỆ2 0x07 RSVD OCD_DELAY OCD_THRESH
BẢO VỆ3 0x08 UV_DELAY OV_DELAY RSVD
OV_TRIP 0x09 OV_THRESH
UV_TRIP 0x0A UV_THRESH
CC_CFG 0x0B RSVD RSVD Phải được lập trình thành 0x19
VC1_HI 0x0C RSVD RSVD <13: 8>
VC1_LO 0x0D <7: 0>
VC2_HI 0x0E RSVD RSVD <13: 8>
VC2_LO 0x0F <7: 0>
VC3_HI 0x10 RSVD RSVD <13: 8>
VC3_LO 0x11 <7: 0>
VC4_LO 0x13 <7: 0>
VC5_LO 0x15 <7: 0>
VC6_HI (1) 0x16 RSVD RSVD <13: 8>
VC6_LO (1) 0x17 <7: 0>
VC7_HI (1) 0x18 RSVD RSVD <13: 8>
VC7_LO (1) 0x19 <7: 0>
VC8_HI (1) 0x1A RSVD RSVD <13: 8>
VC8_LO (1) 0x1B <7: 0>
VC9_HI (1) 0x1C RSVD RSVD <13: 8>
VC9_LO (1) 0x1D <7: 0>
VC10_HI (1) 0x1E RSVD RSVD <13: 8>
VC10_LO (1) 0x1F <7: 0>
VC11_HI (2) 0x20 RSVD RSVD <13: 8>
VC11_LO (2) 0x21 <7: 0>
VC12_HI (2) 0x22 RSVD RSVD <13: 8>
VC12_LO (2) 0x23 <7: 0>
VC13_HI (2) 0x24 RSVD RSVD <13: 8>
VC13_LO (2) 0x25 <7: 0>
VC14_HI (2) 0x26 RSVD RSVD <13: 8>
VC14_LO (2) 0x27 <7: 0>
VC15_HI (2) 0x28 RSVD RSVD <13: 8>
VC15_LO (2) 0x29 <7: 0>
BAT_HI 0x2A <15: 8>
BAT_LO 0x2B <7: 0>
TS1_HI 0x2C RSVD RSVD <13: 8>
TS1_LO 0x2D <7: 0>
TS2_HI (1) 0x2E RSVD RSVD <13: 8>

BQ76920, BQ76930, BQ76940

Tên Addr D7 D6 D5 D4 D3 D2 D1 D0
TS2_LO (1) 0x2F <7: 0>
TS3_HI (2) 0x30 RSVD RSVD <13: 8>
TS3_LO (2) 0x31 <7: 0>
CC_HI 0x32 <15: 8>
CC_LO 0x33 <7: 0>
ADCGAIN1 0x50 RSVD ADCGAIN <4: 3> RSVD
QUẢNG CÁO 0x51 QUẢNG CÁO <7: 0>
ADCGAIN2 0x59 ADCGAIN <2: 0> RSVD
(1) Các thanh ghi này chỉ hợp lệ cho BQ76930 và BQ76940.
(2) Các thanh ghi này chỉ hợp lệ cho BQ76940.
8.5.1 Chi tiết Đăng ký
Bảng 8-3. SYS_STAT (0x00)

CHÚT 7 6 5 4 3 2 1 0
TÊN CC_READY RSVD THIẾT BỊ_ OVRD_ Tia cực tím OV SCD OCD
XREADY BÁO ĐỘNG
CÀI LẠI 0 0 0 0 0 0 0 0
TRUY CẬP RW RW RW RW RW RW RW RW
Ghi chú
Bit trong SYS_STAT có thể được xóa bằng cách viết "1" vào bit tương ứng.
Việc viết "0" không làm thay đổi trạng thái của bit tương ứng.
CC_READY (Bit 7): Cho biết rằng khả dụng đọc bộ đếm coulomb mới. Lưu ý rằng nếu bit này không bị xóa giữa hai lần đọc CC liền kề trở nên khả
dụng, thì bit này vẫn được chốt ở mức 1. Bit này chỉ có thể được xóa (và không được thiết lập) bởi máy chủ.
0 = Chưa có đọc CC mới hoặc bit bị xóa bởi bộ vi điều khiển máy chủ.
1 = Đọc CC mới có sẵn. Vẫn giữ ở mức cao cho đến khi được máy chủ xóa.
RSVD (Bit 6): Được bảo lưu. Không được dùng.
DEVICE_XREADY (Bit 5): Chỉ báo lỗi chip bên trong. Khi bit này được đặt thành 1, nó sẽ được xóa bởi máy chủ. Có thể được đặt do quá trình
chuyển tiếp hệ thống. Bit này chỉ có thể được xóa (và không được thiết lập) bởi máy chủ.
0 = Thiết bị ổn.
Đã phát hiện lỗi chip bên trong, khuyến nghị bộ vi điều khiển máy chủ xóa bit này sau khi đợi vài giây. Phần còn lại được chốt ở mức
1 =
cao cho đến khi được máy chủ xóa.
OVRD_ALERT (Bit 4): Kéo bên ngoài lên trên chỉ báo chân ALERT. Chỉ hoạt động khi chân ALERT chưa được điều khiển cao bởi chính AFE.
0 = Không phát hiện ghi đè bên ngoài
1 = Đã phát hiện ghi đè bên ngoài. Phần còn lại được chốt ở mức cao cho đến khi được máy chủ xóa.
UV (Bit 3): Chỉ báo sự kiện lỗi điện áp thấp.
0 = Không có lỗi UV nào được phát hiện.
1 = Lỗi UV được phát hiện. Phần còn lại được chốt ở mức cao cho đến khi được máy chủ xóa.
OV (Bit 2): Chỉ báo sự cố quá áp.
0 = Không có lỗi OV nào được phát hiện.
1 = Lỗi OV được phát hiện. Phần còn lại được chốt ở mức cao cho đến khi được máy chủ xóa.
SCD (Bit 1): Ngắn mạch trong chỉ báo sự kiện phóng điện.
0 = Không có lỗi SCD nào được phát hiện.
1 = Lỗi SCD được phát hiện. Phần còn lại được chốt ở mức cao cho đến khi được máy chủ xóa.
OCD (Bit 0): Quá dòng trong chỉ báo sự kiện phóng điện.

BQ76920, BQ76930, BQ76940

0 = Không có lỗi OCD nào được phát hiện.
1 = Lỗi OCD được phát hiện. Phần còn lại được chốt ở mức cao cho đến khi được máy chủ xóa.
Bảng 8-4. CELLBAL1 (0x01) cho BQ76920, BQ76930 và BQ76940

CHÚT 7 6 5 4 3 2 1 0
TÊN - - - CB5 CB4 CB3 CB2 CB1
CÀI LẠI 0 0 0 0 0 0 0 0
TRUY CẬP R R R RW RW RW RW RW
CBx (Bits 4–0):
0 = Cân bằng ô trên Ô “x” bị tắt.
1 = Cân bằng ô trên Ô “x” được bật.
Bảng 8-5. CELLBAL2 (0x02) cho BQ76930 và BQ76940

CHÚT 7 6 5 4 3 2 1 0
TÊN - - - CB10 CB9 CB8 CB7 CB6
CÀI LẠI 0 0 0 0 0 0 0 0
CBx (Bits 4–0):
Bảng 8-6. CELLBAL3 (0x03) cho BQ76940

CHÚT 7 6 5 4 3 2 1 0
TÊN - - - CB15 CB14 CB13 CB12 CB11
CÀI LẠI 0 0 0 0 0 0 0 0
CBx (Bits 4–0):
Bảng 8-7. SYS_CTRL1 (0x04)

CHÚT 7 6 5 4 3 2 1 0
TÊN
TRỌNG TẢI_ - - RSVD
ADC_EN TEMP_SEL SHUT_A SHUT_B
HIỆN NAY
CÀI LẠI 0 0 0 0 0 0 0 0
LOAD_PRESENT (Bit 7): Chỉ có hiệu lực khi [CHG_ON] = 0. Cao nếu chân CHG được phát hiện vượt quá VLOAD_DETECT trong khi CHG_ON = 0,
điều này cho thấy có tải bên ngoài. Lưu ý rằng bit này ở chế độ chỉ đọc và tự động xóa khi tải được gỡ bỏ.
0 = CHG pin <VLOAD_DETECT hoặc [CHG_ON] = 1.

1 = CHG pin> VLOAD_DETECT, trong khi [CHG_ON] = 0.
ADC_EN (Bit 4): Lệnh kích hoạt ADC

0 = Tắt điện áp và nhiệt độ đọc ADC (cũng tắt bảo vệ OV)
1 = Cho phép đọc ADC điện áp và nhiệt độ (cũng cho phép bảo vệ OV)
TEMP_SEL (Bit 3): Nguồn nhiệt độ TSx_HI và TSx_LO
0 = Lưu trữ số đọc điện áp nhiệt độ khuôn bên trong ở TSx_HI và TSx_LO

BQ76920, BQ76930, BQ76940

1 = Lưu trữ số đọc của nhiệt điện trở trong TSx_HI và TSx_LO (tất cả các cổng nhiệt điện trở)
RSVD (Bit 2): Dành riêng, không đặt thành 1.
SHUT_A, SHUT_B (Bit 1–0): Lệnh tắt từ bộ vi điều khiển chủ. Phải được viết theo một trình tự cụ thể, được hiển thị bên dưới:
Bắt đầu từ: [SHUT_A] = 0, [SHUT_B] = 0
Viết số 1: [SHUT_A] = 0, [SHUT_B] = 1
Viết # 2: [SHUT_A] = 1, [SHUT_B] = 0
Các lần ghi khác khiến lệnh bị bỏ qua.
Bảng 8-8. SYS_CTRL2 (0x05)

CHÚT 7 6 5 4 3 2 1 0
CC_
TÊN DELAY_DIS CC_EN RSVD RSVD RSVD DSG_ON CHG_ON
MÔ T CHÂU
CÀI LẠI 0 0 0 0 0 0 0 0
DELAY_DIS (Bit 7): Vô hiệu hóa độ trễ OV, UV, OCD và SCD để thử nghiệm sản xuất của khách hàng nhanh hơn.
0 = Cài đặt độ trễ bình thường
1 = Mạch trễ OV, UV, OCD và SCD bị bỏ qua, tạo ra độ trễ bằng 0 (khoảng 250 ms).
CC_EN (Bit 6): Lệnh kích hoạt hoạt động liên tục của bộ đếm Coulomb. Nếu được đặt cao, bit [CC_ONESHOT] sẽ bị bỏ qua.
0 = Tắt các bài đọc liên tục CC
1 = Bật đọc liên tục CC và bỏ qua trạng thái [CC_ONESHOT]
CC_ONESHOT (Bit 5): Lệnh kích hoạt đọc 250 ms đơn của bộ đếm Coulomb. Nếu được đặt thành 1, bộ đếm coulomb sẽ được kích hoạt cho
một lần đọc 250 ms, rồi tắt trở lại. [CC_ONESHOT] cũng sẽ bị xóa khi kết thúc bài đọc này, trong khi bit [CC_READY] sẽ được đặt thành
1.
0 = Không có hành động
1 = Bật đọc CC đơn (chỉ hợp lệ nếu [CC_EN] = 0) và [CC_READY] = 0)
RSVD (Bit 4–2): Được bảo lưu. Không được dùng.
DSG_ON (Bit 1): Xả trình điều khiển FET (NCH phía thấp) hoặc điều khiển tín hiệu xả
0 = DSG đã tắt.
1 = DSG đang bật.
CHG_ON (Bit 0): Xả trình điều khiển FET (NCH phía thấp) hoặc điều khiển tín hiệu xả
0 = CHG đã tắt.
1 = CHG đang bật.
Bảng 8-9. PROTECT1 (0x06)

CHÚT 7 6 5 4 3 2 1 0
TÊN RSNS - RSVD SCD_D1 SCD_D0 SCD_T2 SCD_T1 SCD_T0
CÀI LẠI 0 0 0 0 0 0 0 0
TRUY CẬP RW R RW RW RW RW RW RW
RSNS (Bit 7): Cho phép nhân đôi ngưỡng OCD và SCD đồng thời
0 = Ngưỡng OCD và SCD ở dải đầu vào thấp hơn
1 = Ngưỡng OCD và SCD ở dải đầu vào trên
RSVD (Bit 5): Dành riêng, không đặt thành 1.
SCD_D1: 0 (Bit 4–3): Ngắn mạch trong cài đặt trễ phóng điện. Cài đặt 400 µs chỉ được khuyến nghị trong các hệ thống sử dụng điện trở
đầu vào đo lường tế bào tối đa, Rc, là 1 kΩ (tương ứng với dòng điện cân bằng tế bào bên trong tối thiểu hoặc cấu hình cân bằng tế
bào bên ngoài).

BQ76920, BQ76930, BQ76940

Mã số (tính bằng µs)
0x0 70
0x1 100
0x2 200
0x3 400
SCD_T2: 0 (Bit 2–0): Ngắn mạch trong cài đặt ngưỡng phóng điện
Mã số RSNS = 1 (tính bằng mV) RSNS = 0 (tính bằng mV)
0x0 44 22
0x1 67 33
0x2 89 44
0x3 111 56
0x4 133 67
0x5 155 78
0x6 178 89
0x7 200 100

CHÚT 7 6 5 4 3 2 1 0
TÊN -
OCD_D2 OCD_D1 OCD_D0 OCD_T3 OCD_T2 OCD_T1 OCD_T0
CÀI LẠI 0 0 0 0 0 0 0 0
TRUY CẬP R RW RW RW RW RW RW RW
OCD_D2: 0 (Bit 6–4): Quá dòng trong cài đặt độ trễ phóng điện
Mã số (tính bằng mili giây)
0x0 số 8
0x1 20
0x2 40
0x3 80
0x4 160
0x5 320
0x6 640
0x7 1280
OCD_T3: 0 (Bit 3–0): Quá dòng trong cài đặt ngưỡng phóng điện
Mã số RSNS = 1 (tính bằng mV) (RSNS = 0 (tính bằng mV)
0x0 17 số 8
0x1 22 11
0x2 28 14
0x3 33 17
0x4 39 19
0x5 44 22
0x6 50 25
0x7 56 28
0x8 61 31
0x9 67 33

BQ76920, BQ76930, BQ76940

Mã số RSNS = 1 (tính bằng mV) (RSNS = 0 (tính bằng mV)
0xA 72 36
0xB 78 39
0xC 83 42
0xD 89 44
0xE 94 47
0xF 100 50

CHÚT 7 6 5 4 3 2 1 0
TÊN UV_D1 UV_D0 OV_D1 OV_D0 RSVD RSVD RSVD RSVD
CÀI LẠI 0 0 0 0 0 0 0 0
UV_D1: 0 (Bit 7–6): Cài đặt trễ điện áp
Mã số (trong s)
0x0 1
0x1 4
0x2 số 8
0x3 16
OV_D1: 0 (Bit 5–4): Cài đặt độ trễ quá áp
Mã số (trong s)
0x0 1
0x1 2
0x2 4
0x3 số 8
RSVD (Bit 3–0): Các bit này chỉ dành cho việc sử dụng gỡ lỗi nội bộ TI và phải được định cấu hình theo cài đặt mặc định được chỉ định.
Bảng 8-12. OV_TRIP (0x09)

CHÚT 7 6 5 4 3 2 1 0
TÊN OV_T7 OV_T6 OV_T5 OV_T4 OV_T3 OV_T2 OV_T1 OV_T0
CÀI LẠI 1 0 1 0 1 1 0 0
OV_T7: 0 (Bit 7–0): 8 bit giữa của ánh xạ ADC trực tiếp của ngưỡng bảo vệ OV mong muốn, với 2 MSB trên được đặt thành 10 và 4 LSB thấp hơn
được đặt thành 1000. Ngưỡng OV tương đương được ánh xạ thành:
10-OV_T <7: 0> 1000.
Theo mặc định, OV_TRIP được định cấu hình thành cài đặt 0xAC.
Lưu ý rằng OV_TRIP dựa trên điện áp ADC, yêu cầu tính toán ngược lại bằng cách sử dụng các giá trị GAIN và OFFSET được lưu trữ
trong ADCGAIN <4: 0> và ADCOFFSET <7: 0>.
Bảng 8-13. UV_TRIP (0x0A)

CHÚT 7 6 5 4 3 2 1 0
TÊN UV_T7 UV_T6 UV_T5 UV_T4 UV_T3 UV_T2 UV_T1 UV_T0
CÀI LẠI 1 0 0 1 0 1 1 1

BQ76920, BQ76930, BQ76940

UV_T7: 0 (Bit 7–0): 8 bit giữa của ánh xạ ADC trực tiếp của ngưỡng bảo vệ tia cực tím mong muốn, với 2 MSB trên được đặt thành 01 và 4 LSB thấp
hơn được đặt thành 0000. Nói cách khác, ngưỡng OV tương đương được ánh xạ thành: 01-UV_T <7: 0> –0000.
Theo mặc định, UV_TRIP được định cấu hình thành cài đặt 0x97.
Lưu ý rằng UV_TRIP dựa trên điện áp ADC, yêu cầu tính toán ngược lại bằng cách sử dụng các giá trị GAIN và OFFSET được lưu trữ
trong ADCGAIN <4: 0> và ADCOFFSET <7: 0>.
Bảng 8-14. CC_CFG ĐĂNG KÝ (0x0B)

CHÚT 7 6 5 4 3 2 1 0
TÊN - - CC_CFG5 CC_CFG4 CC_CFG3 CC_CFG2 CC_CFG1 CC_CFG0
CÀI LẠI 0 0 0 0 0 0 0 0
TRUY CẬP R R RW RW RW RW RW RW
CC_CFG5: 0 (Bit 5–0): Để có hiệu suất tối ưu, các bit này phải được lập trình thành 0x19 khi khởi động thiết bị.
8.5.2 Thanh ghi chỉ đọc
Bảng 8-15. ĐĂNG KÝ ĐIỆN ÁP
VC1_HI, _LO (0x0C – 0x0D), VC2_HI, _LO (0x0E – 0x0F), VC3_HI, _LO (0x10–0x11), VC4_HI, _LO (0x12–0x13), VC5_HI, _LO (0x14–
0x15) / BQ76930, BQ76940: VC6_HI, _LO (0x16–0x17), VC7_HI, _LO (0x18–0x19), VC8_HI, _LO (0x1A – 0x1B), VC9_HI, _LO (0x1C–
0x1D), VC10_HI, _LO (0x1E – 0x1F) / BQ76940: VC11_HI, _LO (0x20–0x21), VC12_HI, _LO (0x22–0x23), VC13_HI, _LO (0x24–0x25),
VC14_HI, _LO (0x26–0x27), VC15_HI, _LO (0x28–0x29)
CHÚT 7 6 5 4 3 2 1 0
TÊN - - D13 D12 D11 D10 D9 D8
CÀI LẠI 0 0 0 0 0 0 0 0
TÊN D7 D6 D5 D4 D3 D2 D1 D0
CÀI LẠI 0 0 0 0 0 0 0 0
D11: 8 (Bit 3–0): Đọc ADC ô “x”, MSB trên 6. Luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi cao và thấp được đọc trong
cùng một giao dịch (sử dụng tự động tăng địa chỉ).
D7: 0 (Bit 7–0): Đọc ADC ô ”x”, thấp hơn 8 LSB.
Bảng 8-16. BAT_HI (0x2A) và BAT_LO (0x2B)

CHÚT 7 6 5 4 3 2 1 0
TÊN D15 D14 D13 D12 D11 D10 D9 D8
CÀI LẠI 0 0 0 0 0 0 0 0
CÀI LẠI 0 0 0 0 0 0 0 0
D15: 8 (Bit 7–0): Tính toán BAT dựa trên việc cộng các Ô 1–15, MSB trên 8. Luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi
cao và thấp được đọc trong cùng một giao dịch (sử dụng tự động tăng địa chỉ).
D7: 0 (Bit 7–0): Tính toán BAT dựa trên việc cộng các Ô 1–15, thấp hơn 8 LSB
Bảng 8-17. TS1_HI (0x2C) và TS1_LO (0x2D)

CHÚT 7 6 5 4 3 2 1 0
TÊN - - D13 D12 D11 D10 D9 D8
CÀI LẠI 0 0 0 0 0 0 0 0
CÀI LẠI 0 0 0 0 0 0 0 0
D11: 8 (Bit 3–0): TS1 hoặc đọc DIETEMP ADC, trên 6 MSB. Luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi cao và thấp được đọc
trong cùng một giao dịch (sử dụng tự động tăng địa chỉ).

BQ76920, BQ76930, BQ76940

D7: 0 (Bit 7–0): đọc TS1 hoặc DIETEMP ADC, thấp hơn 8 LSB
Bảng 8-18. TS2_HI (0x2E) và TS2_LO (0x2F)

CHÚT 7 6 5 4 3 2 1 0
TÊN - - D13 D12 D11 D10 D9 D8
CÀI LẠI 0 0 0 0 0 0 0 0
CÀI LẠI 0 0 0 0 0 0 0 0
D11: 8 (Bits 3–0): Đọc TS2 ADC, trên 6 MSB. Luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi cao và thấp được đọc trong cùng
một giao dịch (sử dụng tự động tăng địa chỉ).
D7: 0 (Bit 7–0): Đọc TS2 ADC, thấp hơn 8 LSB
Bảng 8-19. TS3_HI (0x30) và TS3_LO (0x31)

CHÚT 7 6 5 4 3 2 1 0
TÊN - - D13 D12 D11 D10 D9 D8
CÀI LẠI 0 0 0 0 0 0 0 0
CÀI LẠI 0 0 0 0 0 0 0 0
D11: 8 (Bits 3–0): Đọc TS3 ADC, trên 6 MSB. Luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi cao và thấp được đọc trong cùng
D7: 0 (Bit 7–0): Đọc TS3 ADC, thấp hơn 8 LSB
Bảng 8-20. CC_HI (0x32) và CC_LO (0x33)

CHÚT 7 6 5 4 3 2 1 0
TÊN CC15 CC14 CC13 CC12 CC11 CC10 CC9 CC8
CÀI LẠI 0 0 0 0 0 0 0 0
TÊN CC7 CC6 CC5 CC4 CC3 CC2 CC1 CC0
CÀI LẠI 0 0 0 0 0 0 0 0
CC15: 8 (Bits 7–0): Coulomb đối đầu trên 8 MSB. Luôn được trả về dưới dạng giá trị nguyên tử nếu cả thanh ghi cao và thấp được đọc trong cùng
CC7: 0 (Bits 7–0): Coulomb counter thấp hơn 8 LSB
Bảng 8-21. ADCGAIN1 (0x50)

CHÚT 7 6 5 4 3 2 1 0
TÊN - - - - ADCGAIN4 ADCGAIN3 - -
CÀI LẠI - - - - - - - -
TRUY CẬP R R R R R R R R
Bảng 8-22. ADCGAIN2 (0x59)

CHÚT 7 6 5 4 3 2 1 0
TÊN ADCGAIN2 ADCGAIN1 ADCGAIN0 - - - - -
CÀI LẠI - - - - - - - -
ADCGAIN4: 3 (Bit 3–2, địa chỉ 0x50):
ADC GAIN bù đắp trên 2 MSB
ADCGAIN2: 0 (Bit 7–5, địa chỉ 0x59):

BQ76920, BQ76930, BQ76940

ADC GAIN bù đắp 3 LSB thấp hơn
ADCGAIN <4: 0> là giá trị cắt bớt sản xuất cho chức năng truyền ADC, tính bằng đơn vị µV / LSB. Phạm vi là
365 µV / LSB đến 396 µV / LSB, trong các bước 1 µV / LSB và có thể được tính như sau:
GAIN = 365 µV / LSB + (ADCGAIN <4: 0> ở dạng thập phân) × (1 µV / LSB)
Ngoài ra, một bảng chuyển đổi được cung cấp bên dưới:
ADC GAIN Độ lợi (µV / LSB) ADC GAIN Độ lợi (µV / LSB)
0x00 365 0x10 381

0x01 366 0x11 382
0x02 367 0x12 383
0x03 368 0x13 384
0x04 369 0x14 385
0x05 370 0x15 386
0x06 371 0x16 387
0x07 372 0x17 388
0x08 373 0x18 389
0x09 374 0x19 390
0x0A 375 0x1A 391
0x0B 376 0x1B 392
0x0C 377 0x1C 393
0x0D 378 0x1D 394
0x0E 379 0x1E 395
0x0F 380 0x1F 396
Bảng 8-23. QUẢNG CÁO (0x51)

CHÚT 7 6 5 4 3 2 1 0
TÊN ADC ADC ADC ADC ADC ADC ADC ADC
OFFSET7 OFFSET6 OFFSET5 OFFSET4 OFFSET3 OFFSET2 OFFSET1 OFFSET0
CÀI LẠI - - - - - - - -
ADCOFFSET7: 0 (Bits 7–0):
Phần bù ADC, được lưu trữ ở định dạng phần bù của 2 tính bằng đơn vị mV. Phạm vi toàn tỷ lệ dương tương
ứng với 0x7F và toàn tỷ lệ âm tương ứng với 0x80. Phạm vi đầu vào toàn quy mô là –128 mV đến 127 mV, với LSB là 1 mV.
Bảng dưới đây cho thấy các hiệu số mẫu.
QUẢNG CÁO Chênh lệch (mV)
0x00 0
0x01 1
0x7F 127
0x80 –128
0x81 –127
0xFF –1

BQ76920, BQ76930, BQ76940

9 Ứng dụng và Thực hiện
Ghi chú
Thông tin trong các phần ứng dụng sau đây không phải là một phần của đặc điểm kỹ thuật thành phần TI, và TI không đảm bảo tính
chính xác hoặc đầy đủ của nó. Khách hàng của TI chịu trách nhiệm xác định tính phù hợp của các thành phần cho mục đích của họ,
cũng như xác nhận và kiểm tra việc triển khai thiết kế của họ để xác nhận chức năng của hệ thống.
9.1 Thông tin ứng dụng
Dòng AFE theo dõi pin BQ769x0 cho phép đo và bảo vệ tham số tế bào là nhiều loại pin Li-ion / li-polymer 3-series đến 15-series.
Để đánh giá hiệu suất và cấu hình của thiết bị, người dùng cần Phần mềm đánh giá BQ76940, BQ76930 và BQ76920 công cụ để định cấu hình các
thanh ghi bên trong cho một gói pin và ứng dụng cụ thể.
Công cụ Phần mềm Đánh giá là một công cụ giao diện người dùng đồ họa được cài đặt trên PC trong quá trình phát triển. Điều này có thể được
sử dụng cùng với BQ76920EVM, BQ76930EVM hoặc BQ76940EVM.
Các thiết bị BQ769x0 dự kiến sẽ được triển khai trong một hệ thống có bộ vi điều khiển có thể thực hiện các chức năng bổ sung dựa trên dữ
liệu được thu thập. BQ78350 -R1 là một ví dụ về người bạn đồng hành với gia đình BQ769x0. Thông tin ứng dụng bổ sung có sẵn trong Báo cáo
Ứng dụng Cân nhắc Thiết kế Hàng đầu cho Gia đình BQ769x0 .
9.1.1 Thời gian thiết bị
Độ chính xác dòng thời gian của thiết bị thường là 3,5%. Mỗi nhóm năm ô trong thiết bị BQ76930 và BQ76940 sử dụng dòng thời gian 250 ms độc
lập, do đó, các phép đo điện áp và nhiệt độ của các nhóm khác nhau sẽ khác nhau.
9.1.2 Kết nối ô ngẫu nhiên
Thiết kế thiết bị dự đoán các điều kiện thoáng qua trong quá trình kết nối di động, nhưng thiết kế đó không dẫn đến các thông số kỹ thuật
duy nhất. Các phạm vi giá trị thành phần lớn được sử dụng trong các mạch ứng dụng có thể yêu cầu các cân nhắc đặc biệt đối với kết nối ô
ngẫu nhiên. Xem thông tin bổ sung trong Báo cáo Ứng dụng Cân nhắc Thiết kế Hàng đầu cho Gia đình BQ769x0 .
9.1.3 Điốt chân nguồn
Các chân VC5X, VC10X và BAT phải có một diode từ đầu vào của nhóm trên cùng đến chân nguồn được kết hợp, như thể hiện trong Hình 9-2 và
Hình 9-3. Các điốt này hạn chế sự di chuyển của điện áp đầu vào trên nguồn cung cấp. Điốt phải là điốt thông thường chứ không phải loại
Schottky để cho phép một số thay đổi của điện áp cung cấp mà không cần tải đầu vào ô. Khi cần thiết, hai điốt có thể được sử dụng nối tiếp.
9.1.4 Chốt cảnh báo
Chân ALERT là một đầu vào và đầu ra. Đầu vào nhạy cảm với tiếng ồn và có thể được lợi từ một bộ lọc RC ở chân cắm để giảm tiếng ồn ở chân
cắm. Hằng số thời gian tối đa 250 μs được đề xuất để cho phép chân rơi xuống khi nó được xóa dưới dạng đầu ra trước khi nó được lấy mẫu
làm đầu vào. Các giá trị 500-kΩ và 470-pF thường được khuyến nghị.
Các dấu vết bảo vệ xung quanh dấu vết có thể hữu ích để tránh nhiễu xuyên âm đối với dấu vết ALERT.
9.1.5 Đầu vào cảm giác
Đầu vào SRP phải hoạt động gần VSS, vì vậy VSS tham chiếu đến cực âm của pin ở phía pin của điện trở giác gần kết nối bộ lọc cho SRP. SRP và
SRN có phạm vi chế độ chung cho nguồn cung cấp của chúng từ REGOUT và đường sắt VSS. Khi di chuyển ra khỏi mức khuyến nghị do dòng điện cao
hoặc bộ khuếch đại đệm, OCD và SCD có thể vẫn hoạt động nhưng độ chính xác có thể bị ảnh hưởng.
9.1.6 Ghim TSn
Các chân TSn phải kết nối với một nhiệt điện trở hoặc điện trở với chân nguồn tham chiếu cho nhóm tế bào được kết hợp, như thể hiện trong
sơ đồ ứng dụng. Một điện trở phải được kết nối để hoạt động bình thường ngay cả khi bên ngoài

BQ76920, BQ76930, BQ76940

đo nhiệt độ không được sử dụng. Khi các điện trở nhiệt có thể tháo rời, chúng nên được thay thế bằng điện trở thử nghiệm khi thử nghiệm
trên bo mạch để tránh lỗi XREADY trong quá trình thử nghiệm. Các chân TSn không được kéo xuống dưới chân nguồn tham chiếu của chúng hoặc
thiết bị có thể không khởi động đúng cách hoặc bộ ADC có thể hoạt động không bình thường.
Không cần có tụ điện trên nhiệt điện trở nhưng có thể lọc nhiễu do các dây dẫn nhiệt điện trở. Nhiệt điện trở có độ lệch 37,5 ms trước khi
bắt đầu đo, vì vậy tụ điện 4,7-nF, chẳng hạn như được sử dụng trên mô-đun đánh giá hoặc nhỏ hơn, cho phép nhiều hằng số thời gian ổn định
trước khi đo.
Ghi chú
Tụ điện trên nhiệt điện trở không lọc nhiễu có thể được thu nhận bởi các dây dẫn nhiệt điện trở giữa các nhiệt điện trở khác
nhau trên thiết bị BQ76930 hoặc BQ76940.
TS1 cũng được sử dụng để khởi động bộ phận. Cần có một cạnh tăng để khởi động. Mức cao được duy trì trên TS1 không ngăn cản việc tắt hoặc
đánh thức bộ phận. Mức điện áp được duy trì trên chân TS1 sau khi khởi động ảnh hưởng đến điện áp trên nhiệt điện trở và nhiệt độ được
xác định bởi MCU nếu cảm biến nhiệt độ bên ngoài được sử dụng trong hoạt động bình thường.
9.1.7 Ghim không sử dụng
Ghim phải được kết nối với các mạch thích hợp, như được thể hiện trong sơ đồ đơn giản trong Ứng dụng điển hình và như được mô tả trong
phần Chức năng và cấu hình chân . Xem Cách sử dụng mã pin để biết thêm ý kiến.
Bảng 9-1. Sử dụng mã pin
TÊN PIN SỰ GIỚI THIỆU
DSG, CHG DSG và CHG là các đầu ra và có thể không được kết nối nếu không được sử dụng.
VSS Phải được sử dụng
SDA, SCL Phải được sử dụng
TSn Phải có một nhiệt điện trở hoặc điện trở kéo xuống tham chiếu nhóm.
TS1 phải có một cạnh tăng để khởi động bộ phận.
CAPn Một tụ điện phải được lắp đặt.
REGOUT REGOUT cũng cung cấp các mạch bên trong. Tụ điện phải được lắp
đặt ngay cả khi REGOUT không được sử dụng cho mạch bên ngoài.
REGSRC Phải được cung cấp
CON DƠI
Chân nguồn chính cho bộ phận, phải được kết nối với ô trên
cùng thông qua bộ lọc nguồn
VC5x, VC10x Phải kết nối với ô thích hợp thông qua bộ lọc nguồn
NC Một số chân có tên NC phải được kết nối với chân CAPn thích hợp.
Xem Cấu hình và Chức năng của Pin .
VCn Chân đầu vào cảm biến điện áp tế bào. Phải được kết nối thông qua
bộ lọc đầu vào với các ô. Khi không cần tất cả các ô, hãy kết nối như
được mô tả trong Định cấu hình số lượng ô thay thế.
SRP, SRN Đầu vào cảm giác hiện tại. Khi không sử dụng, hãy kết nối với VSS.
BÁO ĐỘNG Khi không được sử dụng, nên kéo xuống. Xem Ghim cảnh báo.
9.1.8 Định cấu hình số lượng ô thay thế
Mỗi họ vi mạch BQ769x0 hỗ trợ nhiều loại số lượng tế bào. Các bảng sau đây cung cấp hướng dẫn về thiết bị và chân đầu vào nào sẽ sử dụng,
tùy thuộc vào số lượng ô trong gói.
Bảng 9-2. Kết nối di động cho BQ76920
Đầu vào ô 3 ô 4 ô 5 ô
VC5 – VC4 CELL 3 TẾ BÀO 4 TẾ BÀO 5
VC4 – VC3 ngắn ngắn TẾ BÀO 4
VC3 – VC2 ngắn CELL 3 CELL 3
VC2 – VC1 TẾ BÀO 2 TẾ BÀO 2 TẾ BÀO 2

BQ76920, BQ76930, BQ76940

Bảng 9-2. Kết nối di động cho BQ76920 (tiếp theo)
Đầu vào ô 3 ô 4 ô 5 ô
VC1 – VC0 TẾ BÀO 1 TẾ BÀO 1 TẾ BÀO 1
Đầu vào ô 6 ô 7 ô 8 ô 9 ô 10 ô
VC10 – VC9 TẾ BÀO 6 TẾ BÀO 7 CELL 8 CELL 9 CELL 10
VC9 – VC8 ngắn ngắn ngắn ngắn CELL 9
VC8 – VC7 ngắn ngắn TẾ BÀO 7 CELL 8 CELL 8
VC7 – VC6 TẾ BÀO 5 TẾ BÀO 6 TẾ BÀO 6 TẾ BÀO 7 TẾ BÀO 7
VC6 – VC5b TẾ BÀO 4 TẾ BÀO 5 TẾ BÀO 5 TẾ BÀO 6 TẾ BÀO 6
VC5 – VC4 CELL 3 TẾ BÀO 4 TẾ BÀO 4 TẾ BÀO 5 TẾ BÀO 5
VC4 – VC3 ngắn ngắn ngắn TẾ BÀO 4 TẾ BÀO 4
VC3 – VC2 ngắn CELL 3 CELL 3 CELL 3 CELL 3
Đầu vào ô 9 ô 10 ô 11 ô 12 ô 13 ô 14 ô 15 ô
VC15 – VC14 CELL 9 CELL 10 TẾ BÀO 11 TẾ BÀO 12 TẾ BÀO 13 TẾ BÀO 14 TẾ BÀO 15
VC14 – VC13 ngắn ngắn ngắn ngắn ngắn ngắn TẾ BÀO 14
VC13 – VC12 ngắn ngắn ngắn TẾ BÀO 11 TẾ BÀO 12 TẾ BÀO 13 TẾ BÀO 13
VC12 – VC11 CELL 8 CELL 9 CELL 10 CELL 10 TẾ BÀO 11 TẾ BÀO 12 TẾ BÀO 12
VC11 – VC10b TẾ BÀO 7 CELL 8 CELL 9 CELL 9 CELL 10 TẾ BÀO 11 TẾ BÀO 11
VC10 – VC9 TẾ BÀO 6 TẾ BÀO 7 CELL 8 CELL 8 CELL 9 CELL 10 CELL 10
VC9 – VC8 ngắn ngắn ngắn ngắn ngắn CELL 9 CELL 9
VC8 – VC7 ngắn ngắn TẾ BÀO 7 TẾ BÀO 7 CELL 8 CELL 8 CELL 8
VC7 – VC6 TẾ BÀO 5 TẾ BÀO 6 TẾ BÀO 6 TẾ BÀO 6 TẾ BÀO 7 TẾ BÀO 7 TẾ BÀO 7
VC6 – VC5b TẾ BÀO 4 TẾ BÀO 5 TẾ BÀO 5 TẾ BÀO 5 TẾ BÀO 6 TẾ BÀO 6 TẾ BÀO 6
VC5 – VC4 CELL 3 TẾ BÀO 4 TẾ BÀO 4 TẾ BÀO 4 TẾ BÀO 5 TẾ BÀO 5 TẾ BÀO 5
VC4 – VC3 ngắn ngắn ngắn ngắn TẾ BÀO 4 TẾ BÀO 4 TẾ BÀO 4
VC3 – VC2 ngắn CELL 3 CELL 3 CELL 3 CELL 3 CELL 3 CELL 3

BQ76920, BQ76930, BQ76940

9.2 Các ứng dụng điển hình
THẬN TRỌNG
Các mạch bên ngoài trong các sơ đồ sau đây cho thấy các yêu cầu tối thiểu để đảm bảo độ bền của thiết bị trong
quá trình kết nối tế bào với PCB và hoạt động bình thường.
GÓI +
Rf
CON DƠI
VC 5 REGSRC
Rc
VC 4 REGOUT
Cc
VC 3 VỐN 1
10 kΩ
Rc
VC 2 TS 1 1 µF 1 µF Cf 4,7 µF
Cc
VC 1 SCL
10 k
Rc VC 0 SDA
Cc
SRP VSS
SRN CHG
Rc
PUSH - NÚT CHO BOOT
Cc
BÁO ĐỘNG DSG
VCC
Rc
Cc
SCL
Bạn đồng hành

SDA
Bộ điều khiển
Cc
GPIO
1 triệu
Rc
VSS
0 .1 µF 0 .1 µF 0 .1 µF
Rsns ĐÓNG GÓI -
Hình 9-1. BQ76920 với IC điều khiển đồng hành BQ78350

BQ76920, BQ76930, BQ76940

GÓI +
Rc
Cc
Rc
Cc
Rc
Cc
Rf
Rc VC10 CON DƠI
Cc
VC9 CAP2
Rc VC8 TS2 Cf
Cc
VC7 NC 10k 1 µF
VC5x
Cc VC6 NC
Rc
VC5b VC5x Một
Một
Rf
VC5 REGSRC
Rc
Cc VC4 REGOUT
VC3 CAP1
10 kΩ
Rc VC2 TS1 1µF 1µF Cf
Cc 4,7 µF
VC1 SCL 10k
Rc VC0 SDA
Cc
SRP VSS
Rc SRN CHG
Cc NÚT PUSH CHO BOOT
BÁO ĐỘNG DSG
VCC
Rc Cc
SCL
SDA Bạn đồng hành
Rc Cc Bộ điều khiển
GPIO
1 triệu
VSS
0,1 µF 0,1 µF 0,1 µF
Rsns ĐÓNG GÓI -
Hình 9-2. BQ76930 Với IC điều khiển đồng hành BQ78350

BQ76920, BQ76930, BQ76940

GÓI +
Rc
Cc
Rc
Cc
Rc
Cc
Rc
Cc
Rc
Cc
VC10x
Rc Cc
B Rf
Rc
Cc VC15
VC14 CON DƠI
Rc
Cc VC13 CAP3
VC12 TS3 Cf
Rc VC11 NC 10k 1 µF
Cc
VC10b NC
Rc VC10 VC10x B
Cc Rf
VC9 CAP2
Rc VC8 TS2 Cf
Cc
VC5x VC7 NC 10k 1 µF
Cc VC6 NC
Rc
VC5b VC5x Một
Rf
Một
VC5 REGSRC
Rc
Cc VC4 REGOUT
VC3 CAP1
10 kΩ
Rc VC2 TS1 1 µF 1 µF Cf 4,7 µF
Cc
VC1 SCL 10k
Rc VC0 SDA
Cc
SRP VSS
Rc SRN CHG
Cc NÚT PUSH CHO BOOT
BÁO ĐỘNG DSG
VCC
Rc
Cc
SCL
SDA Bạn đồng hành

Rc Cc Bộ điều khiển
GPIO
1 triệu
VSS
0,1 µF 0,1 µF 0,1 µF
Rsns ĐÓNG GÓI -
Hình 9-3. BQ76940 với IC điều khiển đồng hành BQ78350

BQ76920, BQ76930, BQ76940

1 triệu
Rpchg
10 triệu
Vải vụn
Rc
Cc
GÓI +
10 triệu
10 triệu
Rc
Cc
Vải vụn
Vải vụn
Rc
Cc
Rc
Cc
Rc
Cc
VC10x
Rc Cc
B
Giao diện người dùng tương tự
Rf
Rc 470 nF
Cc VC15 100
CVDDCP
Rfilter
bq76200 100
VC14 CON DƠI
VDDCP CHG
Rc Rfilter
Cc VC13 CAP3 B CON DƠI NC
VC12 TS3 Bộ lọc NC PCHG
Cf
Rc VC11
0,01 µF
Cc 10k 1 µF Rf CHG_EN NC
VC10b DSG
CP_EN
Rc VC10 VC10x
Cc DSG_EN ĐÓNG GÓI
VC9 CAP2 Một

PACKDIV Bộ lọc
PMON_EN
0,01 µF
Rc VC8 TS2 Cf VSS
Cc Rf PCHG_EN
VC5x VC7 bq76940 10k 1 µF
Ra
Cc VC6
Rc
VC5b VC5x
Một
VC5 REGSRC
Rc
Cc VC4 REGOUT
VC3 CAP1
10 Nü
Rc VC2 TS1 1 µF Cf 1 µF
Cc 4,7 µF
VC1 SCL 10 k
Rc VC0 SDA
Cc
SRP VSS
Rc SRN CHG
Cc GPIO GPIO
BÁO ĐỘNG DSG
NÚT PUSH CHO BOOT VCC GPIO

Rc
Cc
SCL ADC_IN
µC
SDA
Rc Cc
GPIO
Rb
0,1 µF 0,1 µF 0,1 µF VSS
100 100
Rsns ĐÓNG GÓI
Hình 9-4. BQ76940 với IC điều khiển đi kèm BQ78350 và trình điều khiển FET kênh N kênh cao BQ76200
9.2.1 Yêu cầu thiết kế
Bảng 9-5. BQ769x0 Yêu cầu thiết kế GIÁ TRỊ VÍ DỤ ở TA = 25

THÔNG SỐ THIẾT KẾ ° C
Điện áp hoạt động hệ thống tối thiểu 24 V
Điện áp hoạt động tối thiểu của tế bào 3.0 V
Số lượng ô dòng số 8
Sạc điện áp 33,6 V
Phí tối đa hiện tại 3.0 A
Dòng xả cao điểm 10.0 A
Ngưỡng bảo vệ OV 4,30 V
Bảo vệ OV trì hoãn 2 giây
Ngưỡng bảo vệ tia cực tím 2,5 V
4 giây
Bảo vệ chống tia cực tím trì hoãn
Ngưỡng bảo vệ OCD Max 15 A
Thời gian trì hoãn bảo vệ OCD 320 mili giây
Ngưỡng bảo vệ SCD Max 25 A

BQ76920, BQ76930, BQ76940

Bảng 9-5. Yêu cầu thiết kế BQ769x0 (tiếp theo)

THÔNG SỐ THIẾT KẾ GIÁ TRỊ VÍ DỤ ở TA = 25 ° C
Thời gian trì hoãn bảo vệ SCD 100 µs
9.2.2 Quy trình thiết kế chi tiết
Để bắt đầu quá trình thiết kế, có một số bước chính cần thiết cho việc lựa chọn thành phần và cấu hình bảo vệ.
9.2.2.1 Quy trình thiết kế từng bước
• Xác định số lượng ô loạt.
- Giá trị này phụ thuộc vào hóa học tế bào và yêu cầu tải của hệ thống. Ví dụ, để
hỗ trợ điện áp pin tối thiểu là 24 V bằng cách sử dụng pin loại Li-CO2 với điện áp pin tối thiểu là 3.0 V, cần có ít nhất 8 pin
nối tiếp.
• Chọn đúng thiết bị BQ769x0.
- Đối với các ô 8-series, BQ76930 là cần thiết.
- Để biết các kết nối ô chính xác, xem Bảng 9-3.
• Chọn các FET bảo vệ chính xác.
- BQ76930 sử dụng ổ đĩa bên thấp phù hợp với N-CH FET.
- Các FET này phải được xếp hạng ở mức tối đa:
• Điện áp, phải xấp xỉ 5 V (DC) 10 V (đỉnh) trên mỗi ô nối tiếp: ví dụ: 40 V.
• Dòng điện, phải được tính toán dựa trên cả dòng điện DC tối đa và dòng điện tối đa
dòng điện quá độ với biên độ nào đó: ví dụ: 30 A.
• Công suất tiêu tán, có thể là một yếu tố của xếp hạng RDS (BẬT) của FET, gói FET và
Thiết kế PCB: ví dụ, 5 W, giả sử 5 mΩ RDS (ON).

• Chọn đúng điện trở.
- Giá trị điện trở nên được chọn để tối đa hóa việc sử dụng băng thông đầu vào của dải bộ đếm coulomb, CCRANGE, cũng như giữ
các ngưỡng SCD và OCD trong các lựa chọn có sẵn và không vượt quá xếp hạng tối đa tuyệt đối. Điện trở cảm giác RSNS là
ngưỡng hoặc điện áp đầu vào chia cho dòng điện.
• Sử dụng dòng xả tối đa bình thường, RSNS = 200 mV / 10.0 A = 20 mΩ tối đa.
• Tuy nhiên, xem xét ngưỡng SCD tối đa là 200 mV và ISCD là 25 A RSNS = 200 mV / 25 ,
A = 8 mΩ cực đại.
• Ngưỡng OCD tối đa có sẵn là 100 mV, với dòng điện tối đa là 15 A, RSNS = 100
mV / 15,0 A = 6,7 mΩ cực đại.
- Cũng cần xem xét thêm phân tích dung sai (dung sai giá trị, sự thay đổi nhiệt độ, v.v.) và biên độ thiết kế PCB, vì vậy RSNS 5
mΩ sẽ phù hợp với hệ số nhiệt độ 75 ppm và định mức công suất là 5 W.
- Với VSS được tham chiếu ở dòng phí đầu cuối SRP tạo ra điện áp âm trên SRN. 5 mΩ
với dòng điện tích 3 A nằm trong phạm vi cực đại tuyệt đối.
• BQ76930 được chọn, và vì vậy chân REGSRC cần được cấp nguồn qua mạch theo nguồn
trong đó FET được sử dụng để cung cấp dòng điện cho REGSRC từ cực dương của pin đồng thời giảm điện áp đến giá trị thích hợp cho
IC.
- FET cũng tiêu tán công suất do dòng tải và điện áp rơi bên ngoài vào IC và cần cẩn thận để đảm bảo xếp hạng tiêu tán chính xác
được chỉ định bởi FET đã chọn.
• Định cấu hình cài đặt bảo vệ dựa trên Hiện tại thông qua PROTECT1 và PROTECT2:
- Ngưỡng SCD lý tưởng = 25 A × 5 mΩ = 125 mV.
• Tuy nhiên, các tùy chọn gần nhất là 111 mV (0x03) và 133 mV (0x04) cung cấp 22,2 A và 26,6 A,
tương ứng. Cả hai tùy chọn đều có bit RSNS = 1.
• 0x03 (22,2 A) sẽ được sử dụng trong ví dụ này.

- Cài đặt ngưỡng trễ SCD cho độ trễ 100 µs là 0x01.
- Do đó, PROTECT1 nên được lập trình với 0x8B.

- Ngưỡng OCD lý tưởng = 15 A × 5 mΩ = 75 mV.

BQ76920, BQ76930, BQ76940

• Tuy nhiên, các tùy chọn gần nhất là 72 mV (0x0A) và 78 mV (0x0B), cung cấp 14,4 A và 15,6 A,
tương ứng. Cả hai tùy chọn đều có bit RSNS = 1.
• 0x0A (14.4A) sẽ được sử dụng trong ví dụ này.
- Cài đặt ngưỡng trễ OCD cho độ trễ 320 ms là 0x05.
- Do đó, PROTECT2 nên được lập trình với 0x5B.
Ghi chú
Cần thận trọng khi xác định cài đặt của OV_TRIP và UV_TRIP vì đây là các đầu ra giá trị ADC và mối tương
quan với điện áp tế bào cũng yêu cầu xem xét các thanh ghi ADC GAIN và ADC OFFSET. Chi tiết cụ thể hơn có
thể được tìm thấy trong Phần 8.3.1.2.
• Định cấu hình cài đặt bảo vệ dựa trên điện áp thông qua OV_TRIP, UV_TRIP và PROTECT3:
- Ngưỡng OV đã chọn là 4,30 V. Nếu ADCOFFSET là 0 và GAIN là 382, ngưỡng mong muốn là 11257
hoặc 0x2BF9.
• Do đó, OV_TRIP nên được lập trình với 0xBF.

- Ngưỡng UV đã chọn là 2,5 V. Nếu ADCOFFSET là 0 và GAIN là 382, ngưỡng mong muốn là 6545
hoặc 0x1991.
• Do đó, UV_TRIP nên được lập trình với 0x99.

- Độ trễ OV đã chọn là 2 s và Độ trễ UV đã chọn là 4 s.
• Do đó, PROTECT3 nên được lập trình với 0x50.
9.2.3 Đường cong ứng dụng
0,020 0,0
Lỗi VC1
0,018
± 0,2
Lỗi VC2
0,016
0,014 Lỗi VC3 ± 0,4
0,012 Lỗi VC4

± 0,6
0,010 Lỗi VC5
0,008 ± 0,8
0,006
± 1,0
0,004
0,002 ± 1,2
0,000
± 1,4
± 0,002
± 0,004 ± 1,6
2,00 2,30 2,60 2,90 3,20 3,50 3,80 4,10 4,40 4,70 5,00 ± 40 ± 15 10 35 60 85
Đầu vào VCx (V) C001 Nhiệt độ (ÉC) C002
Hình 9-5. BQ76930 Lỗi VCx trên phạm vi đầu vào ở 25 ° C Hình 9-6. Coulomb Counter Offset
10 Khuyến nghị cung cấp điện

Các thiết bị BQ769x0 được cấp nguồn thông qua các chân BAT và REGSRC nhưng BQ76930 và BQ76940 có thêm các chân 'Nguồn' để
cung cấp năng lượng cho toàn bộ thiết bị trong các cấu hình ô cao hơn.
Việc sử dụng Rf và Cf được kết nối với chân BAT, được lưu ý trong các sơ đồ ứng dụng điển hình, được yêu cầu để lọc quá
độ hệ thống khỏi làm nhiễu nguồn điện của thiết bị. Các thành phần này nên được đặt càng gần IC càng tốt.
Ngoài ra, đối với BQ76930 và BQ76940 có các yêu cầu bổ sung để đảm bảo nguồn điện ổn định cho thiết bị. Chân REGSRC được
cấp nguồn qua mạch theo nguồn nơi FET được sử dụng để cung cấp dòng điện cho REGSRC từ cực dương của pin đồng thời giảm
điện áp đến giá trị phù hợp cho IC.
FET cũng tiêu tán công suất do dòng tải và điện áp rơi bên ngoài vào IC và cần cẩn thận để đảm bảo xếp hạng tiêu tán chính
xác được chỉ định bởi FET đã chọn.
BQ76920 không sử dụng FET vì điện áp pin nằm trong phạm vi REGSRC.
Thông tin thêm về chủ đề này có sẵn trong Báo cáo Ứng dụng Cân nhắc Thiết kế Hàng đầu cho Gia đình BQ769x0.

BQ76920, BQ76930, BQ76940

11 Bố cục
11.1 Hướng dẫn về bố cục
Để có hiệu suất đo tốt nhất, bạn nên giữ cho các tín hiệu dòng điện cao không làm nhiễu các đầu vào và đất của hệ thống đo
lường.
Khuyến nghị quan trọng thứ hai là đảm bảo rằng các tụ lọc đầu vào BQ769x0 và tụ nguồn được kết nối với một điểm chung với
càng ít điện trở ký sinh giữa các kết nối càng tốt.
11.2 Ví dụ về bố cục
Hình 11-1 cho thấy hướng dẫn về cách đặt các thành phần chính so với các vùng mặt đất tương ứng, dựa trên các EVM BQ76920,
BQ76930 và BQ76940.
Khu vực có sẵn mặt đất hiện tại thấp
Các thành phần chính được đặt ở đây
bq78350
bq76920/30/40
Bộ lọc đo lường
Đất
Điện trở và tụ điện
kết nối với nhau
RSNS DSG CHG

CON DƠI
ĐÓNG GÓI
Các thành phần chính được đặt ở đây

Bảo vệ FETs
Cảm biến điện trở
GÓI +
BAT +
Khu vực có sẵn mặt đất hiện tại cao
Hình 11-1. Bố cục Vị trí Thành phần Hệ thống so với Hướng dẫn Khu vực Mặt đất
THẬN TRỌNG
Cần cẩn thận khi đặt các tụ điện chân chính để giảm thiểu trở kháng vết PCB.
Những trở kháng này có thể dẫn đến việc đặt lại thiết bị hoặc các hoạt động không mong muốn khác khi thiết bị đang
ở mức tiêu thụ điện năng cao nhất.
Mặc dù không được hiển thị trong sơ đồ, sự thận trọng này cũng áp dụng cho mạng điện trở và tụ điện xung quanh
điện trở cảm nhận hiện tại.

BQ76920, BQ76930, BQ76940

PIN-
bq76920
REGSRC
REGOUT
VC1
VC0
Trở kháng theo dõi PCB
VSS
Ý NGHĨA
KHÁNG SINH
Hình 11-2. Bố cục tốt: Nối đất tụ điện đầu vào với trở kháng PCB ký sinh thấp
PIN-
bq76920
REGSRC
REGOUT
VC1
VC0
Trở kháng theo dõi PCB
VSS
Ý NGHĨA
KHÁNG SINH
Hình 11-3. Bố trí yếu: Nối đất tụ điện đầu vào với trở kháng PCB ký sinh cao

BQ76920, BQ76930, BQ76940

12 Hỗ trợ thiết bị và tài liệu

12.1 Tuyên bố từ chối trách nhiệm về sản phẩm của bên thứ ba
VIỆC CÔNG BỐ THÔNG TIN LIÊN QUAN ĐẾN SẢN PHẨM HOẶC DỊCH VỤ CỦA BÊN THỨ BA KHÔNG PHÙ HỢP VỚI BẤT KỲ ĐIỀU KHOẢN NÀO LIÊN QUAN ĐẾN SỰ PHÙ HỢP CỦA CÁC SẢN PHẨM HOẶC DỊCH VỤ
HOẶC BẢO HÀNH, TUYÊN BỐ HOẶC KẾT THÚC SẢN PHẨM HOẶC DỊCH VỤ NÀY, CÓ THỂ HOẶC KẾT HỢP VỚI BẤT CỨ SẢN PHẨM NÀO.
12.2 Hỗ trợ tài liệu
Để biết tài liệu liên quan, hãy xem phần sau:
• Bộ pin điện áp cao BQ76200 Sạc / xả phía trước Bảng dữ liệu trình điều khiển NFET bên cao
(SLUSC16)
• Báo cáo ứng dụng xem xét thiết kế hàng đầu cho gia đình BQ769x0 (SLUA749)
• Báo cáo ứng dụng thay thế công tắc khởi động BQ769x0 (SLUA769)
• Sơ đồ tương đương chân BQ769x0 (SLVA682)
• Cấu hình BMS BQ769x0 cho Thiết bị không dây (SLUA810)
• Giám sát lỗi cho các hệ thống khả dụng cao bằng BQ769x0 (SLUA805)
12.3 Các liên kết có liên quan
Bảng dưới đây liệt kê các liên kết truy cập nhanh. Các danh mục bao gồm tài liệu kỹ thuật, tài nguyên hỗ trợ và cộng đồng, công cụ và phần mềm cũng như quyền truy cập
nhanh để lấy mẫu hoặc mua.
Bảng 12-1. Liên kết liên quan
KỸ THUẬT CÔNG CỤ & ỦNG HỘ &

CÁC BỘ PHẬN MẪU THƯ MỤC SẢN PHẨM & MUA HÀNG
CÁC TÀI LIỆU PHẦN MỀM CỘNG ĐỒNG
BQ76920 Bấm vào đây Bấm vào đây Bấm vào đây Bấm vào đây Bấm vào đây
12.4 Nhận thông báo cập nhật tài liệu
Để nhận thông báo cập nhật tài liệu, hãy điều hướng đến thư mục sản phẩm thiết bị trên ti.com. Ở góc trên bên phải, nhấp vào Thông báo cho tôi để đăng ký và nhận thông
báo hàng tuần về bất kỳ thông tin sản phẩm nào đã thay đổi. Để biết chi tiết thay đổi, hãy xem lại lịch sử sửa đổi có trong bất kỳ tài liệu sửa đổi nào.
12.5 Nhãn hiệu
Tất cả thương hiệu là tài sản của chủ sở hữu tương ứng của họ.
13 Thông tin Cơ khí, Bao bì và Có thể đặt hàng
Các trang sau bao gồm thông tin về cơ khí, đóng gói và có thể đặt hàng. Thông tin này là dữ liệu mới nhất có sẵn cho các thiết bị được chỉ định. Dữ liệu này có thể thay
đổi mà không cần thông báo và sửa đổi tài liệu này. Đối với các phiên bản dựa trên trình duyệt của bảng dữ liệu này, hãy tham khảo điều hướng bên trái.

BỔ SUNG TÙY CHỌN GÓI
www.ti.com 15 tháng 1 năm 2021
THÔNG TIN BAO BÌ
Thiết bị có thể đặt hàng Trạng thái Gói Loại Gói Gói ghim Kế hoạch sinh thái Kết thúc chì / Nhiệt độ đỉnh MSL Nhiệt độ Op (° C) Đánh dấu thiết bị Mẫu
(1) Đang vẽ Qty (2) Vật liệu bóng (3) (4/5)
(6)
BQ7692000PW TÍCH CỰC TSSOP PW 20 70 RoHS & Green NIPDAU Mức-2-260C-1 NĂM -40 đến 85 BQ7692000
BQ7692000PWR TÍCH CỰC TSSOP PW 20 2000 RoHS & Green NIPDAU Mức-2-260C-1 NĂM -40 đến 85 BQ7692000
BQ7692003PWR TÍCH CỰC TSSOP PW 20 2000 RoHS & Green Gọi TI | NIPDAU Cấp-2-260C-1 NĂM -40 đến 85 BQ7692003
BQ7692006PWR TÍCH CỰC TSSOP PW 20 2000 RoHS & Green NIPDAU Cấp-2-260C-1 NĂM -40 đến 85 BQ7692006
BQ7693000DBT TÍCH CỰC TSSOP DBT 30 60 RoHS & Green NIPDAU Mức-2-260C-1 NĂM -40 đến 85 BQ7693000
BQ7693000DBTR TÍCH CỰC TSSOP DBT 30 2000 RoHS & Green NIPDAU Mức-2-260C-1 NĂM -40 đến 85 BQ7693000
Phụ lục-Trang 1
Thiết bị có thể đặt hàng Trạng thái Gói Loại Gói Gói ghim Kế hoạch sinh thái Kết thúc chì / Nhiệt độ đỉnh MSL Nhiệt độ Op (° C) Đánh dấu thiết bị Mẫu
(1) Đang vẽ Qty (2) Vật liệu bóng (3) (4/5)
(6)
(1)
Các giá trị trạng thái tiếp thị được xác định như sau:
ACTIVE: Thiết bị sản phẩm được khuyến nghị cho các thiết kế mới.
LIFEBUY: TI đã thông báo rằng thiết bị sẽ ngừng sản xuất và thời hạn mua trọn đời có hiệu lực.
NRND: Không khuyến khích cho các thiết kế mới. Thiết bị đang được sản xuất để hỗ trợ khách hàng hiện tại, nhưng TI không khuyến nghị sử dụng bộ phận này trong một thiết kế mới.
XEM TRƯỚC: Thiết bị đã được công bố nhưng không được sản xuất. Các mẫu có thể có hoặc có thể không có sẵn.
OBSOLETE: TI đã ngừng sản xuất thiết bị.
(2)
RoHS: TI định nghĩa "RoHS" có nghĩa là các sản phẩm bán dẫn tuân thủ các yêu cầu RoHS hiện tại của EU cho tất cả 10 chất RoHS, bao gồm cả yêu cầu đối với chất RoHS
không vượt quá 0,1% trọng lượng trong vật liệu đồng nhất. Khi được thiết kế để hàn ở nhiệt độ cao, các sản phẩm "RoHS" phù hợp để sử dụng trong các quy trình không chứa chì cụ thể. TI có thể
tham chiếu các loại sản phẩm này là "Pb-Free".
Miễn RoHS: TI định nghĩa "Miễn RoHS" có nghĩa là các sản phẩm có chứa chì nhưng tuân thủ RoHS của EU theo quy định miễn trừ RoHS cụ thể của EU.
Màu xanh lá cây: TI định nghĩa "Màu xanh lá cây" có nghĩa là hàm lượng chất chống cháy gốc Clo (Cl) và Brom (Br) đáp ứng các yêu cầu halogen thấp của JS709B ở ngưỡng <= 1000ppm. Antimon trioxit dựa trên
chất chống cháy cũng phải đáp ứng yêu cầu ngưỡng <= 1000ppm.
(3)
MSL, Nhiệt độ cao nhất. - Xếp hạng mức độ nhạy cảm với độ ẩm theo phân loại tiêu chuẩn công nghiệp JEDEC và nhiệt độ hàn đỉnh.
(4)
Có thể có thêm nhãn hiệu, liên quan đến logo, thông tin mã theo dõi lô hàng hoặc loại môi trường trên thiết bị.
(5)
Nhiều Đánh dấu Thiết bị sẽ nằm trong dấu ngoặc đơn. Chỉ một Đánh dấu thiết bị có trong dấu ngoặc đơn và được phân tách bằng dấu "~" sẽ xuất hiện trên một thiết bị. Nếu một dòng được thụt vào thì nó là phần tiếp nối
của dòng trước đó và cả hai kết hợp đại diện cho toàn bộ Đánh dấu thiết bị cho thiết bị đó.
Phụ lục-Trang 2
(6)
Chất liệu hoàn thiện bằng chì / bóng - Thiết bị có thể kiểm tra được có thể có nhiều tùy chọn chất liệu hoàn thiện. Các tùy chọn kết thúc được phân tách bằng một đường kẻ dọc. Kết thúc chì / Giá trị vật liệu bóng có thể bọc thành hai
các dòng nếu giá trị kết thúc vượt quá chiều rộng cột tối đa.
Thông tin quan trọng và Tuyên bố từ chối trách nhiệm: Thông tin được cung cấp trên trang này thể hiện kiến thức và niềm tin của TI kể từ ngày thông tin được cung cấp. TI dựa trên kiến thức và niềm tin của mình vào thông tin do bên thứ ba
cung cấp và không đại diện hoặc bảo đảm về tính chính xác của thông tin đó. Các nỗ lực đang được tiến hành để tích hợp thông tin tốt hơn từ các bên thứ ba. TI đã thực hiện và tiếp tục thực hiện các bước hợp lý để cung cấp thông tin đại diện
và chính xác nhưng có thể chưa tiến hành thử nghiệm phá hủy hoặc phân tích hóa học đối với các vật liệu và hóa chất đầu vào.
Các nhà cung cấp TI và TI coi một số thông tin nhất định là độc quyền, do đó số CAS và các thông tin hạn chế khác có thể không có sẵn để phát hành.
Trong mọi trường hợp, trách nhiệm pháp lý của TI phát sinh từ những thông tin đó sẽ không vượt quá tổng giá mua của (các) bộ phận TI được đề cập trong tài liệu này mà TI bán cho Khách hàng hàng năm.
Phụ lục-Trang 3
THÔNG TIN TÀI LIỆU TRỌN GÓI
BĂNG VÀ LẠI THÔNG TIN
* Tất cả các kích thước là danh nghĩa
Thiết bị Bưu kiện Bưu kiện Pins SPQ Reel Reel A0 B0 K0 P1 W Pin1
Loại hình Đang vẽ Đường kính Bề rộng (mm) (mm) (mm) (mm) (mm) Góc phần tư
(mm) W1 (mm)
BQ7692000PWR TSSOP PW 20 2000 330.0 16.4 6,95 7.1 1,6 8.0 16.0 Q1
BQ7692003PWR TSSOP PW 20 2000 330.0 16.4 6,95 7.1 1,6 8.0 16.0 Q1
BQ7692006PWR TSSOP PW 20 2000 330.0 16.4 6,95 7.1 1,6 8.0 16.0 Q1
BQ7693000DBTR TSSOP DBT 30 2000 330.0 16.4 6,95 8,3 1,6 8.0 16.0 Q1
BQ7694000DBTR TSSOP DBT 44 2000 330.0 24.4 6,8 11,7 1,6 12,0 24,0 Q1
Gói Vật liệu-Trang 1

THÔNG TIN VẬT LIỆU TRỌN GÓI
Thiết bị Loại gói Đóng gói Ghim vẽ SPQ Chiều dài (mm) Chiều rộng (mm) Chiều cao (mm)
BQ7692000PWR TSSOP PW 20 2000 350.0 350.0 43.0
BQ7692003PWR TSSOP PW 20 2000 350.0 350.0 43.0
BQ7692006PWR TSSOP PW 20 2000 350.0 350.0 43.0
BQ7693000DBTR TSSOP DBT 30 2000 350.0 350.0 43.0
BQ7693001DBTR TSSOP DBT 30 2000 350.0 350.0 43.0
BQ7693002DBTR TSSOP DBT 30 2000 350.0 350.0 43.0
BQ7693003DBTR TSSOP DBT 30 2000 350.0 350.0 43.0
BQ7693006DBTR TSSOP DBT 30 2000 350.0 350.0 43.0
BQ7693007DBTR TSSOP DBT 30 2000 350.0 350.0 43.0
BQ7694000DBTR TSSOP DBT 44 2000 350.0 350.0 43.0
BQ7694001DBTR TSSOP DBT 44 2000 350.0 350.0 43.0
BQ7694002DBTR TSSOP DBT 44 2000 350.0 350.0 43.0
BQ7694003DBTR TSSOP DBT 44 2000 350.0 350.0 43.0
BQ7694006DBTR TSSOP DBT 44 2000 350.0 350.0 43.0

THÔNG TIN VẬT LIỆU TRỌN GÓI
ỐNG
Thiết bị Tên gói Loại gói Ghim SPQ L (mm) W (mm) T (µm) B (mm)
BQ7692000PW PW TSSOP 20 70 530 10,2 3600 3.5
BQ7692003PW PW TSSOP 20 70 530 10,2 3600 3.5
BQ7692006PW PW TSSOP 20 70 530 10,2 3600 3.5
BQ7693000DBT DBT TSSOP 30 60 530 10,2 3600 3.5
BQ7693001DBT DBT TSSOP 30 60 530 10,2 3600 3.5
BQ7693002DBT DBT TSSOP 30 60 530 10,2 3600 3.5
BQ7693003DBT DBT TSSOP 30 60 530 10,2 3600 3.5
BQ7693006DBT DBT TSSOP 30 60 530 10,2 3600 3.5
BQ7693007DBT DBT TSSOP 30 60 530 10,2 3600 3.5
BQ7694000DBT DBT TSSOP 44 40 530 10,2 3600 3.5
BQ7694001DBT DBT TSSOP 44 40 530 10,2 3600 3.5
BQ7694002DBT DBT TSSOP 44 40 530 10,2 3600 3.5
BQ7694003DBT DBT TSSOP 44 40 530 10,2 3600 3.5
BQ7694006DBT DBT TSSOP 44 40 530 10,2 3600 3.5

TRỌN GÓI NGOÀI TRỜI
PW0020A TỈ LỆ 2.500
TSSOP - Chiều cao tối đa 1,2 mm
GÓI NGOÀI TRỜI NHỎ
GHẾ NGỒI
C
6,6 CHIẾC MÁY BAY
LOẠI
6,2
Một
0,1 C
VÙNG CHỈ SỐ PIN 1
18X 0,65
20
1
2X
6.6 5,85
6.4
CHÚ THÍCH 3
10
11
0,30
20X 0,19
4.5 1,2 TỐI ĐA
B
4.3
0,1 CAB
CHÚ THÍCH 4
(0,15) TYP
XEM CHI TIẾT A
KẾ
HOẠCH 0,25 GAGE

0,15
0,05
0,75
0,50
0 -8
A 20 TIẾT A
ĐẶC TRƯNG
4220206 / A 02/2017
LƯU Ý:
1. Tất cả các kích thước tuyến tính đều tính bằng milimét. Bất kỳ kích thước nào trong ngoặc đơn chỉ mang tính chất tham khảo. Kích thước và dung sai
mỗi ASME Y14,5M.
2. Bản vẽ này có thể thay đổi mà không cần báo trước.
3. Kích thước này không bao gồm chớp mốc, lồi lõm hoặc gờ cổng. Độ chớp của khuôn, phần nhô ra hoặc gờ cổng không được vượt
quá 0,15 mm mỗi bên.
4. Kích thước này không bao gồm đèn flash xen kẽ. Đèn flash xen kẽ không được vượt quá 0,25 mm mỗi bên.
5. Tham chiếu đăng ký JEDEC MO-153.
www.ti.com
VÍ DỤ BAN ĐẦU BẢNG BẢNG
PW0020A TSSOP - Chiều cao tối đa 1,2 mm

SYMM
20X (1,5)
(R0.05) TYP
1
20X (0,45) 20
SYMM
18X (0,65)
10 11
(5,8)
VÍ DỤ MẪU ĐẤT
MẶT BẰNG KIM LOẠI ĐÃ MỞ RỘNG
QUY MÔ: 10X
MẶT NẠ HÀN KIM LOẠI DƯỚI MẶT NẠ HÀN

KIM LOẠI
KHAI MẠC MẶT NẠ HÀN KHAI MẠC
KIM LOẠI TIẾP XÚC KIM LOẠI TIẾP XÚC
0,05 TỐI ĐA 0,05 PHÚT

TẤT CẢ VÒNG QUAY TẤT CẢ VÒNG QUAY
MẶT NẠ KHÔNG BÁN MẶT NẠ HÀN

ĐỊNH NGHĨA ĐỊNH NGHĨA
15.000
(ƯU ĐÃI) CHI TIẾT MẶT NẠ BÁN HÀNG
4220206 / A 02/2017
GHI CHÚ: (còn tiếp)
6. Ấn phẩm IPC-7351 có thể có các thiết kế thay thế.

7. Dung sai mặt nạ hàn giữa và xung quanh tấm lót tín hiệu có thể thay đổi tùy theo vị trí chế tạo bo mạch.
www.ti.com
VÍ DỤ THIẾT KẾ STENCIL
PW0020A TSSOP - Chiều cao tối đa 1,2 mm

20X (1,5) SYMM
1 (R0.05) TYP
20X (0,45) 20
SYMM
18X (0,65)
10 11
(5,8)
VÍ DỤ VỀ SOLDER PASTE DỰA TRÊN QUY MÔ

DÀY 0,125 mm: 10X
4220206 / A 02/2017
8. Các khẩu độ cắt bằng laser có thành hình thang và các góc tròn có thể giúp dán tốt hơn. IPC-7525 có thể có
khuyến nghị thiết kế.
9. Trang web lắp ráp bảng có thể có các khuyến nghị khác nhau cho thiết kế stencil.
www.ti.com
TRỌN GÓI NGOÀI TRỜI
DBT0044A TỈ LỆ 1.500
TSSOP - Chiều cao tối đa 1,2 mm
GHẾ NGỒI
CHIẾC MÁY BAY
6,6
LOẠI
6,2
C
Một
PIN 1 INDEX 0,1 C
DIỆN TÍCH
42X 0,5
44
1
2X
10,5
11.1
10.9
CHÚ THÍCH 3
22
23
0,27
44X 0,17 1,2 TỐI ĐA
4.5
B
4.3 0,08 CAB
CHÚ THÍCH 4
KẾ
HOẠCH 0,25 GAGE
0,15
0,05
(0,15) TYP
XEM CHI TIẾT A 0,75

0,50
0 -8
A 20 TIẾT A
ĐẶC TRƯNG
4220223 / A 02/2017
LƯU Ý:
1. Tất cả các kích thước tuyến tính đều tính bằng milimét. Bất kỳ kích thước nào trong ngoặc đơn chỉ mang tính chất tham khảo. Kích thước và dung sai
mỗi ASME Y14,5M.
2. Bản vẽ này có thể thay đổi mà không cần báo trước.
3. Kích thước này không bao gồm chớp mốc, lồi lõm hoặc gờ cổng. Độ chớp của khuôn, phần nhô ra hoặc gờ cổng không được vượt
quá 0,15 mm mỗi bên.
4. Kích thước này không bao gồm đèn flash xen kẽ. Đèn flash xen kẽ không được vượt quá 0,25 mm mỗi bên.
www.ti.com
VÍ DỤ BAN ĐẦU BẢNG BẢNG
DBT0044A TSSOP - Chiều cao tối đa 1,2 mm

SYMM
44X (1,5)
1 (R0.05) TYP
44
44X (0,3)
42X (0,5)
SYMM
22 23
(5,8)
VÍ DỤ MẪU ĐẤT
MẶT BẰNG KIM LOẠI ĐÃ MỞ RỘNG
QUY MÔ: 8X
MẶT NẠ HÀN KIM LOẠI DƯỚI MẶT NẠ HÀN

KIM LOẠI
KHAI MẠC MẶT NẠ HÀN KHAI MẠC
KIM LOẠI TIẾP XÚC KIM LOẠI TIẾP XÚC
0,05 TỐI ĐA 0,05 PHÚT

TẤT CẢ VÒNG QUAY TẤT CẢ VÒNG QUAY
MẶT NẠ KHÔNG BÁN

MẶT NẠ HÀN
ĐỊNH NGHĨA
ĐỊNH NGHĨA
(ƯU ĐÃI) 15.000
CHI TIẾT MẶT NẠ BÁN HÀNG
4220223 / A 02/2017
5. Ấn phẩm IPC-7351 có thể có các thiết kế thay thế.

6. Dung sai mặt nạ hàn giữa và xung quanh tấm lót tín hiệu có thể thay đổi tùy theo vị trí chế tạo bo mạch.
www.ti.com
VÍ DỤ THIẾT KẾ STENCIL
DBT0044A TSSOP - Chiều cao tối đa 1,2 mm

44X (1,5) SYMM
1
(R0.05) TYP
44
44X (0,3)
42X (0,5)
SYMM
22 23
(5,8)
VÍ DỤ VỀ SOLDER PASTE DỰA TRÊN QUY MÔ

DÀY 0,125 mm: 8X
4220223 / A 02/2017
7. Các khẩu độ cắt bằng laser với thành hình thang và các góc tròn có thể giúp dán tốt hơn. IPC-7525 có thể có
khuyến nghị thiết kế.
8. Trang web lắp ráp bảng có thể có các khuyến nghị khác nhau cho thiết kế stencil.
www.ti.com
THÔNG BÁO QUAN TRỌNG VÀ TỪ CHỐI TRÁCH NHIỆM
TI CUNG CẤP DỮ LIỆU KỸ THUẬT VÀ ĐỘ TIN CẬY (BAO GỒM BẢNG DỮ LIỆU), NGUỒN THIẾT KẾ (BAO GỒM CÁC THIẾT KẾ THAM KHẢO), ỨNG DỤNG HOẶC TƯ VẤN THIẾT KẾ KHÁC, CÔNG CỤ
WEB, THÔNG TIN AN TOÀN VÀ CÁC NGUỒN LỰC KHÁC “NGUYÊN TẮC”
VÀ VỚI TẤT CẢ CÁC SỰ THẬT, VÀ TỪ CHỐI TẤT CẢ CÁC BẢO ĐẢM, RÕ RÀNG VÀ NGỤ Ý, BAO GỒM KHÔNG GIỚI HẠN BẤT KỲ BẢO ĐẢM NGỤ Ý NÀO VỀ KHẢ NĂNG LAO ĐỘNG, PHÙ HỢP VỚI
MỤC ĐÍCH CỤ THỂ HOẶC KHÔNG XÂM PHẠM QUYỀN SỞ HỮU TRÍ TUỆ CỦA BÊN THỨ BA.
Những tài nguyên này dành cho các nhà phát triển có kỹ năng thiết kế với các sản phẩm TI. Bạn hoàn toàn chịu trách nhiệm về (1) lựa chọn các sản phẩm TI thích hợp
cho ứng dụng của mình, (2) thiết kế, xác thực và thử nghiệm ứng dụng của bạn và (3) đảm bảo ứng dụng của bạn đáp ứng các tiêu chuẩn hiện hành và bất kỳ yêu cầu nào
khác về an toàn, bảo mật, quy định hoặc các yêu cầu khác .
Các tài nguyên này có thể thay đổi mà không cần thông báo trước. TI chỉ cấp cho bạn quyền sử dụng các tài nguyên này để phát triển ứng dụng sử dụng các
sản phẩm TI được mô tả trong tài nguyên. Việc sao chép và hiển thị các tài nguyên này bị cấm. Không có giấy phép nào được cấp cho bất kỳ quyền sở hữu trí tuệ TI
nào khác hoặc cho bất kỳ quyền sở hữu trí tuệ nào của bên thứ ba. TI từ chối trách nhiệm và bạn sẽ hoàn toàn bồi thường cho TI và các đại diện của TI đối với bất kỳ
khiếu nại, thiệt hại, chi phí, tổn thất và trách nhiệm pháp lý nào phát sinh từ việc bạn sử dụng các
tài nguyên.
Các sản phẩm của TI được cung cấp theo Điều khoản Bán hàng của TI hoặc các điều khoản áp dụng khác có sẵn trên ti.com hoặc được cung cấp cùng với các sản phẩm TI
đó. Việc TI cung cấp các tài nguyên này không mở rộng hoặc thay đổi các bảo hành hiện hành của TI hoặc các tuyên bố từ chối bảo hành đối với các sản phẩm TI.
TI phản đối và từ chối bất kỳ điều khoản bổ sung hoặc khác nào mà bạn có thể đã đề xuất. THÔNG BÁO QUAN TRỌNG
Địa chỉ gửi thư: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

bq76930 1

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

bq76930 1

Uploaded by

Copyright:

Available Formats

Machine Translated by Google

BQ76920, BQ76930, BQ76940

Dòng màn hình pin di động BQ769x0 3-Series đến 15-Series

- Quá dòng trong xả (OCD)

2 ứng dụng Thông tin thiết bị

PHẦN SỐ1 BƯU KIỆN KÍCH THƯỚC CƠ THỂ (NOM)

Bạn đồng hành

100 100 1 triệu 1 triệu

Rsns ĐÓNG GÓI -

Giản đồ đơn giản

BQ76920, BQ76930, BQ76940

Đơn ... ...................................................... 1 3 Mô Mô tả tính năng. ...................................................... 17

4 6.3 Sơ đồ chân BQ76930 .................................... ............ trí ........... ...................................................... ..............

6 7 Thông số kỹ thuật ................................ ..................................

cầu về thời gian ......................................... ....... 14 7.7 hiệu ....................................... ...................... 49

tả chi tiết ....................................... ................. 16 8.1 Thông tin................................................. ................... 49

Tổng quan ................................ ................................... 16

4 Lịch sử sửa đổi

• Đã thay đổi định dạng trong suốt ............................................ ...................................................... .....................

áp gói 16-bit ................................. ...................................................... ........................................ 21 • Đã thay

OV_TRIP ............................ ........................................ 30 • Cập nhật thông tin ứng

dụng .............................................. ...................................................... .......................... 38 • Thêm thời gian

thiết bị ....................... ...................................................... ...................................................... ............ 38

Đã thêm điốt pin nguồn ......... ...................................................... ...................................................... ....................

38 • Đã thêm Pin cảnh báo ......................... ...................................................... ...................................................... ...............

38 • Thêm đầu vào cảm giác .......................... ...................................................... ...................................................... ..........

38 • Cập nhật các ghim không sử dụng .................................. ...................................................... ..................................................

• Ứng dụng đã thay đổi .............................................. ...................................................... ........................................

1 • Thay đổi mô tả ..... ................................................... ...................................................... ..........................

1 • Thêm Lái xe FET bên cao ................ ...................................................... ................................................... ......

BQ769x0 ...................................................... .46

Liên kết thư mục sản phẩm: BQ76920 BQ76930 BQ76940

BQ76920, BQ76930, BQ76940

5 Bảng so sánh thiết bị

BQ7692000PW BQ7692000PWR Không

BQ7692003PW BQ7692003PWR 3,3 Đúng

BQ7692006PW BQ7692006PWR 0x18 Không

BQ7693000DBT BQ7693000DBTR Không

6–10 30-TSSOP (DBT)

BQ7694000DBT BQ7694000DBTR Không

BQ7694003DBT BQ7694003DBTR 3,3 Đúng

BQ7694006DBT BQ7694006DBTR 0x18 Không

(1) Chỉ xem trước sản phẩm

6 Cấu hình và Chức năng Pin 6.1

DSG 1 20 BÁO ĐỘNG DSG 1 30 BÁO ĐỘNG DSG 1 44 BÁO ĐỘNG

CHG 2 19 SRN CHG 2 29 SRN CHG 2 43 SRN

VSS 3 18 SRP VSS 3 28 SRP VSS 3 42 SRP

SDA 4 17 VC0 SDA 4 27 VC0 SDA 4 41 VC0

CAP1 7 14 VC3 CAP1 7 24 VC3 CAP1 7 38 VC3

REGOUT số 8 13 VC4 REGOUT số 8

REGSRC 9 12 VC5 REGSRC 9 22 VC5 REGSRC 9 36 VC5

CON DƠI 10 11 NC VC5x 10 21 VC5B VC5x 10 35 VC5B

TS2 13 18 VC8 TS2 13 32 VC8

CAP2 14 17 VC9 CAP2 14 31 VC9

CON DƠI 15 16 VC10 VC10x 15 30 VC10

CON DƠI 20 25 VC14

BQ76920: 3–5 ô sê-ri (20-TSSOP)

Liên kết thư mục sản phẩm: BQ76920 BQ76930 BQ76940

BQ76920, BQ76930, BQ76940

• 6,5 mm x 4,4 mm x 1,2 mm

BQ76930: 6–10 ô Series (30-TSSOP)

BQ76940: Tế bào dòng 9–15 (44-TSSOP)

6.2 Sơ đồ chân BQ76920