BM01a/QT01/KT

ĐỀ THI HỌC KỲ II LẦN I NĂM HỌC 2014-2015

Ngành/Lớp : 12DDT
Môn thi : Thiết Kế Hệ Thống Số
Mã môn học : Số ĐVHT/TC: 2
Ngày thi : ………………....……………
Thời gian làm bài: 60 phút
KHOA/BAN Cơ-Điện-Điện Tử Mã đề (Nếu có) : ……………..………………….....
SỬ DỤNG TÀI LIỆU: CÓ  KHÔNG 

Đề 2

CÂU 1. ( 2 điểm ):

Cho hàm Boolean như sau:

a) Rút gọn hàm Y bằng phương pháp Quin MC Clusky

b) Viết chương trình Abel mô tả hàm Y.

CÂU 2. ( 2 điểm ) :
Dùng PLA thiết kế mạch tổ hợp thực hiện các hàm logic sau:
;
CÂU 3. ( 2 điểm ):
Viết chương trình bằng ngôn ngữ VHDL mô tả : Mạch giải mã 3 sang 8. Ngõ ra
tích cực mức cao, ngõ vào cho phép (En) tích cực mức cao.
CÂU 4 (4 đểm):
Thiết kế hệ thống số sau:

X ngõ vào nối tiếp. Z = 1 khi nhận được chuỗi bit 1011 (bit MSB đi trước)

a) Vẽ giản đồ trạng thái

b) Lập bảng trạng thái
c) Viết chương trình mô tả hệ thống trên bằng ngôn ngữ VHDL.
d) Viết chương trình mô tả hệ thống trên bằng ngôn ngữ Verilog.
BM01a/QT01/KT
BM01a/QT01/KT
BM01a/QT01/KT
 BM01a/QT01/KT

- Cán bộ coi thi không được giải thích gì thêm.