Nội dung học phần

Chương 1. Giới thiệu chung

Chương 2. Hệ thống máy tính
Chương 3. Số học và logic máy tính
KIẾN TRÚC MÁY TÍNH Chương 4. Kiến trúc tập lệnh
Computer Architecture Chương 5. Bộ xử lý
Chương 6. Bộ nhớ máy tính
Course ID: IT3030
Chương 7. Hệ thống vào-ra
Chương 8. Các kiến trúc song song

Nguyễn Kim Khánh

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 2

Kiến trúc máy tính Nội dung của chương 2

2.1. Các thành phần cơ bản của máy tính

Chương 2 2.2. Hoạt động cơ bản của máy tính
2.3. Liên kết trong máy tính
HỆ THỐNG MÁY TÍNH

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 3 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 4
2.1. Các thành phần cơ bản của máy tính 1. Bộ xử lý trung tâm (CPU)
§ Bộ xử lý trung tâm § Chức năng:
(Central Processing Unit – CPU) § điều khiển hoạt động của máy tính
§ Điều khiển hoạt động của máy § xử lý dữ liệu
tính và xử lý dữ liệu CPU B nh ch nh

§ Bộ nhớ chính (Main Memory) § Nguyên tắc hoạt động cơ bản:

§ Chứa các chương trình đang thực § CPU hoạt động theo chương trình nằm trong bộ nhớ
Li n k h h ng
hiện chính.
§ Hệ thống vào-ra (Input-Output) § Là thành phần nhanh nhất trong hệ thống
§ Trao đổi thông tin giữa máy tính H h ng o- a
với bên ngoài
§ Liên kết hệ thống (System
interconnection)
§ Kết nối và vận chuyển thông tin
§ Bus: dạng kết nối cơ bản

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 5 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 6

Các thành phần cơ bản của CPU 2. Bộ nhớ máy tính

§ Chức năng: nhớ chương trình và dữ liệu (dưới dạng nhị
§ Đơn vị điều khiển (Control Unit -CU)
phân)
CPU
§ Điều khiển hoạt động của máy tính
§ Các thao tác cơ bản với bộ nhớ:
PC theo chương trình đã định sẵn
§ Thao tác ghi (Write)
n i u khi n
§ Đơn vị số học và logic (Arithmetic § Thao tác đọc (Read)
and Logic Unit - ALU) § Các thành phần chính:
§ Thực hiện các phép toán số học và § Bộ nhớ chính (Main memory)
ALU
phép toán logic § Bộ nhớ đệm (Cache memory)
§ Thiết bị lưu trữ (Storage Devices)
T p thanh ghi § Tập thanh ghi (Register File - RF)
§ Gồm các thanh ghi chứa các thông tin
phục vụ cho hoạt động của CPU
§ Bộ đếm chương trình (Program CPU
B nh B nh Thi t b
m ch nh l u tr
Counter - PC)
§ Thanh ghi chứa địa chỉ của lệnh sẽ được nhận
vào
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 7 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 8
Bộ nhớ chính (Main memory) Bộ nhớ đệm (Cache memory)
§ Tồn tại trên mọi máy tính Nội dung Địa chỉ
0100 1101 00...0000 § Bộ nhớ có tốc độ nhanh được đặt đệm giữa CPU
§ Chứa các lệnh và dữ liệu của chương 0101 0101 00...0001
và bộ nhớ chính nhằm tăng tốc độ CPU truy cập
trình đang được thực hiện 1010 1111 00...0010
bộ nhớ
0000 1110 00...0011
§ Sử dụng bộ nhớ bán dẫn 0111 0100 00...0100
§ Dung lượng nhỏ hơn bộ nhớ chính
1011 0010 00...0101
§ Tổ chức thành các ngăn nhớ được 0010 1000 00...0110 § Sử dụng bộ nhớ bán dẫn tốc độ nhanh
đánh địa chỉ (thường đánh địa chỉ 1110 1111 00...0111
§ Cache thường được chia thành một số mức (L1,
cho từng byte nhớ) .
L2, L3)
§ Nội dung của ngăn nhớ có thể thay
.
. § Cache thường được tích hợp trên cùng chip bộ xử
đổi, song địa chỉ vật lý của ngăn nhớ
lý
luôn cố định
§ CPU muốn đọc/ghi ngăn nhớ cần 0110 0010 11...1110
0010 0001 11...1111
phải biết địa chỉ ngăn nhớ đó
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 9 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 10

Thiết bị lưu trữ (Storage Devices) 3. Hệ thống vào-ra

§ Còn được gọi là bộ nhớ ngoài § Chức năng: Trao đổi thông tin
§ Chức năng và đặc điểm giữa máy tính với thế giới bên
§ Lưu giữ tài nguyên phần mềm của máy tính ngoài Bus Thiết bị
vào-ra
§ Được kết nối với hệ thống dưới dạng các thiết bị vào-ra hệ
§ Các thao tác cơ bản: thống Mô-đun
§ Dung lượng lớn vào-ra
§ Vào dữ liệu (Input) Thiết bị
§ Tốc độ chậm vào-ra
§ Ra dữ liệu (Output)
§ Các loại thiết bị lưu trữ
§ Các thành phần chính:
§ Bộ nhớ từ: ổ đĩa cứng HDD
§ Các thiết bị vào-ra (IO devices) Mô-đun Thiết bị
§ Bộ nhớ bán dẫn: ổ thể rắn SSD, ổ nhớ flash, thẻ nhớ vào-ra vào-ra
§ Các mô-đun vào-ra (IO
§ Bộ nhớ quang: CD, DVD
modules)

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 11 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 12
Các thiết bị vào-ra
§ Còn được gọi là thiết bị ngoại vi (Peripherals)
§ Chức năng: chuyển đổi dữ liệu giữa bên trong và
bên ngoài máy tính
§ Các loại thiết bị vào-ra:
§ Thiết bị vào (Input Devices)
§ Thiết bị ra (Output Devices)
§ Thiết bị lưu trữ (Stotage Devices)
§ Thiết bị truyền thông (Communication Devives)
Mô-đun vào-ra
§ Chức năng: nối ghép các thiết bị vào-ra với máy
tính
§ Mỗi mô-đun vào-ra có một hoặc một vài cổng vào-
ra (I/O Port)
§ Mỗi cổng vào-ra được đánh một địa chỉ xác định
§ Các thiết bị vào-ra được kết nối và trao đổi dữ liệu
với máy tính thông qua các cổng vào-ra
§ CPU muốn trao đổi dữ liệu với thiết bị vào-ra, cần
phải biết địa chỉ của cổng vào-ra tương ứng

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 13 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 14

2.2. Hoạt động cơ bản của máy tính 1. Thực hiện chương trình
§ Là hoạt động cơ bản của
§ Thực hiện chương trình máy tính
CPU B nh chính

PC

Bus h th ng
§ Hoạt động ngắt § Máy tính lặp đi lặp lại chu
l nh
l nh
l nh

trình lệnh gồm hai bước:

Đơn v đi u khi n

§ Hoạt động vào-ra

l nh
.
.

Nhận lệnh
.
§ d li u

ALU d li u

Thực hiện lệnh

d li u
§ d li u

Hoạt động thực hiện

T p thanh ghi
§
chương trình bị dừng nếu:
Vào-ra

§ Thực hiện lệnh bị lỗi

§ Gặp lệnh dừng
§ Tắt máy

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 15 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 16
Nhận lệnh Minh họa quá trình nhận lệnh
§ Bắt đầu mỗi chu trình lệnh, CPU nhận lệnh từ bộ
nhớ chính
§ Bộ đếm chương trình PC (Program Counter) là CPU lệnh 300 CPU lệnh 300

thanh ghi của CPU dùng để giữ địa chỉ của lệnh sẽ PC lệnh 301 PC lệnh 301

302 lệnh i 302 303 lệnh i 302

được nhận vào
lệnh i+1 303 lệnh i+1 303
IR IR
§ CPU phát ra địa chỉ từ bộ đếm chương trình PC lệnh i+2 304 lệnh i lệnh i+2 304

tìm ra ngăn nhớ chứa lệnh

§ Lệnh được đọc từ bộ nhớ đưa vào thanh ghi lệnh Trước khi nhận lệnh i Sau khi nhận lệnh i

IR (Instruction Register)
§ Sau khi lệnh được nhận vào, nội dung PC được
tăng để trỏ đến lệnh kế tiếp.

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 17 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 18

Thực hiện lệnh 2. Ngắt (Interrupt)

§ Bộ xử lý giải mã lệnh đã được nhận và phát tín
hiệu điều khiển thực hiện thao tác mà lệnh yêu cầu
§ Các kiểu thao tác cơ bản của lệnh:
§ Trao đổi dữ liệu giữa CPU với bộ nhớ chính hoặc CPU
với mô-đun vào-ra
§ Thực hiện các phép toán số học hoặc phép toán logic
với các dữ liệu
§ Chuyển điều khiển trong chương trình: rẽ nhánh hoặc
nhảy đến vị trí khác
§ Khái niệm chung về ngắt: Ngắt là cơ chế cho phép
CPU tạm dừng chương trình đang thực hiện để
chuyển sang thực hiện một chương trình con có
sẵn trong bộ nhớ.
§ Chương trình con xử lý ngắt (Interrupt handlers)
§ Các loại ngắt:
§ Biệt lệ (exception): gây ra do lỗi khi thực hiện chương
trình (VD: tràn số, mã lệnh sai, ...)
§ Ngắt từ bên ngoài (external interrupt): do thiết bị vào-ra
(thông qua mô-đun vào-ra) gửi tín hiệu ngắt đến CPU
để yêu cầu trao đổi dữ liệu

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 19 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 20
Hoạt động với ngắt từ bên ngoài Hoạt động ngắt (tiếp)
§ Sau khi hoàn thành mỗi một lệnh, bộ xử lý kiểm tra
Chương trình
tín hiệu ngắt đang thực hiện

§ Nếu không có ngắt, bộ xử lý nhận lệnh tiếp theo

lệnh Chương trình con
của chương trình hiện tại lệnh
xử lý ngắt
lệnh lệnh
§ Nếu có tín hiệu ngắt: lệnh lệnh
Ngắt ở đây
§ Tạm dừng (suspend) chương trình đang thực hiện lệnh i lệnh
lệnh i+1
§ Cất ngữ cảnh (các thông tin liên quan đến chương trình lệnh
...

bị ngắt) RETURN
...
§ Thiết lập bộ đếm chương trình PC trỏ đến chương trình
con xử lý ngắt tương ứng lệnh

§ Chuyển sang thực hiện chương trình con xử lý ngắt

§ Khôi phục ngữ cảnh và trở về tiếp tục thực hiện
chương trình đang bị tạm dừng
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 21 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 22

Interrupt
User program handler X

Xử lý với nhiều tín hiệu yêu cầu ngắt Xử lý với nhiều tín hiệu yêu cầu ngắt (tiếp) Interrupt
handler Y

§ Xử lý ngắt tuần tự § Xử lý ngắt ưu tiên

§ Khi một ngắt đang được § Các ngắt được định nghĩa (a) Sequential interrupt processing

thực hiện, các ngắt khác bị mức ưu tiên khác nhau User program
Interrupt
handler X

cấm (disabled interrupt) User program

Interrupt
handler X § Ngắt có mức ưu tiên thấp
§ Bộ xử lý sẽ bỏ qua các yêu hơn có thể bị ngắt bởi
cầu ngắt tiếp theo ngắt có mức ưu tiên cao Interrupt

hơn handler Y

§ Các yêu cầu ngắt tiếp theo Interrupt

handler Y

§ Xẩy ra ngắt lồng nhau

vẫn đang đợi và được kiểm
tra sau khi ngắt hiện tại (b) Nested interrupt processing

được xử lý xong
(a) Sequential interrupt processing Figure 3.13 Transfer of Control with Multiple Interrupts

Interrupt
User program handler X

§ Các ngắt được thực hiện 82

tuần tự
Interrupt
handler Y

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 23 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 24

(b) Nested interrupt processing

3. Hoạt động vào-ra 2.3. Liên kết trong máy tính
§ Hoạt động vào-ra: là hoạt động trao đổi dữ 1. Luồng thông tin trong máy tính
liệu giữa mô-đun vào-ra với bên trong máy § Các mô-đun trong máy tính:
tính. § CPU
§ Các kiểu hoạt động vào-ra: § Mô-đun nhớ
§ Mô-đun vào-ra
§ CPU trao đổi dữ liệu với mô-đun vào-ra bởi
à cần được kết nối với nhau
lệnh vào-ra trong chương trình
§ CPU trao quyền điều khiển cho phép mô-đun
vào-ra trao đổi dữ liệu trực tiếp với bộ nhớ
chính (DMA - Direct Memory Access).

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 25 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 26

Kết nối mô-đun nhớ Kết nối mô-đun vào-ra

§ Địa chỉ đưa đến để xác định cổng
§ Địa chỉ đưa đến để xác định vào-ra
ngăn nhớ § Ra dữ liệu (Output)
§ Dữ liệu được đưa đến khi § Nhận dữ liệu từ bên trong (CPU hoặc
bộ nhớ chính)
ghi § Đưa dữ liệu ra thiết bị vào-ra
dữ liệu từ bên trong dữ liệu ra bên ngoài

địa chỉ
§ Dữ liệu hoặc lệnh được đưa § Vào dữ liệu (Input) dữ liệu từ bên ngoài dữ liệu vào bên trong

ra khi đọc dữ liệu

§ Bộ nhớ không phân biệt lệnh
và dữ liệu
§ Nhận các tín hiệu điều khiển:
§ Điều khiển đọc (Read)
§ Điều khiển ghi (Write)
Mô-đun
dữ liệu hoặc lệnh
§ Nhận dữ liệu từ thiết bị vào-ra Mô-đun
vào-ra
nhớ § Đưa dữ liệu vào bên trong (CPU hoặc địa chỉ Các tín hiệu điều khiển thiết bị
bộ nhớ chính)
Tín hiệu điều khiển đọc
§ Nhận các tín hiệu điều khiển từ
tín hiệu điều khiển đọc
Các tín hiệu điều khiển ngắt
tín hiệu điều khiển ghi
Tín hiệu điều khiển ghi
CPU
§ Phát các tín hiệu điều khiển đến
thiết bị vào-ra
§ Phát các tín hiệu ngắt đến CPU

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 27 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 28
Kết nối CPU 2. Liên kết bus trong máy tính
§ Phát địa chỉ đến các mô-đun § Bus: tập hợp các đường kết nối để vận chuyển
nhớ hay các mô-đun vào-ra thông tin giữa các mô-đun của máy tính với nhau.
§ Đọc lệnh từ bộ nhớ
§ Sử dụng trên các máy tính trước
§ Đọc dữ liệu từ bộ nhớ hoặc
mô-đun vào-ra lệnh địa chỉ
§ Các bus chức năng:
§ Đưa dữ liệu ra (sau khi xử lý) § Bus địa chỉ (Address bus)
đến bộ nhớ hoặc mô-đun dữ liệu CPU dữ liệu § Bus dữ liệu (Data bus)
vào-ra Các tín hiệu điều khiển
§ Bus điều khiển (Control bus)
Các tín hiệu điều khiển ngắt
bộ nhớ và vào-ra

§ Phát tín hiệu điều khiển đến § Độ rộng bus: là số đường dây của bus có thể
các mô-đun nhớ và các mô- truyền các bit thông tin đồng thời (chỉ dùng cho
đun vào-ra bus địa chỉ và bus dữ liệu)
§ Nhận các tín hiệu ngắt

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 29 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 30

Sơ đồ cấu trúc bus cơ bản Bus địa chỉ

§ Chức năng: vận chuyển địa chỉ để xác định vị trí
ngăn nhớ hay cổng vào-ra
CPU
Mô-đun
nhớ
Mô-đun
nhớ
Mô-đun
vào-ra
Mô-đun
vào-ra
§ Độ rộng bus địa chỉ:
§N bit: AN-1, AN-2, ... A2, A1, A0
à Số lượng địa chỉ tối đa được sử dụng là: 2N địa chỉ
bus địa chỉ (không gian địa chỉ)
§ Địa chỉ nhỏ nhất: 00 ... 000 (2)
bus dữ liệu
§ Địa chỉ lớn nhất: 11 ... 111 (2)
bus điều khiển
§ Ví dụ:
§ Máy tính sử dụng bus địa chỉ 32-bit (A31-A0), bộ nhớ
chính được đánh địa chỉ cho từng byte
à Có khả năng đánh địa chỉ cho 232 bytes nhớ = 4GiB
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 31 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 32
Bus dữ liệu
§ Chức năng:
§ vận chuyển lệnh từ bộ nhớ đến CPU
§ vận chuyển dữ liệu giữa các thành phần của máy tính với
nhau
§ Độ rộng bus dữ liệu: số bit được truyền đồng thời
§ M bit: DM-1, DM-2, ... D2, D1, D0
§ M thường là 8, 16, 32, 64 bit
§ Ví dụ:
§ Máy tính có bus dữ liệu kết nối CPU với bộ nhớ là 64-bit
à Có thể trao đổi 8 byte nhớ ở một thời điểm
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính
Một số tín hiệu điều khiển điển hình
§ Các tín hiệu (phát ra từ CPU) điều khiển đọc/ghi:
§ Memory Read (MEMR): Tín hiệu điều khiển đọc dữ liệu
từ một ngăn nhớ có địa chỉ xác định đưa lên bus dữ
liệu.
§ Memory Write (MEMW): Tín hiệu điều khiển ghi dữ liệu
có sẵn trên bus dữ liệu đến một ngăn nhớ có địa chỉ xác
định.
§ I/O Read (IOR): Tín hiệu điều khiển đọc dữ liệu từ một
cổng vào-ra có địa chỉ xác định đưa lên bus dữ liệu.
§ I/O Write (IOW): Tín hiệu điều khiển ghi dữ liệu có sẵn
trên bus dữ liệu ra một cổng có địa chỉ xác định.
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính
Bus điều khiển
§ Chức năng: vận chuyển các tín hiệu điều khiển
§ Các loại tín hiệu điều khiển:
§ Các tín hiệu điều khiển đọc/ghi
§ Các tín hiệu điều khiển ngắt
§ Các tín hiệu điều khiển bus
33 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 34
Một số tín hiệu điều khiển điển hình (tiếp)
§ Các tín hiệu điều khiển ngắt:
§ Interrupt Request (INTR): Tín hiệu từ bộ điều khiển vào-
ra gửi đến yêu cầu ngắt CPU để trao đổi vào-ra. Tín hiệu
INTR có thể bị che.
§ Interrupt Acknowledge (INTA): Tín hiệu phát ra từ CPU
báo cho bộ điều khiển vào-ra biết CPU chấp nhận ngắt
để trao đổi vào-ra.
§ Non Maskable Interrupt (NMI): tín hiệu ngắt không che
được gửi đến ngắt CPU.
§ Reset: Tín hiệu từ bên ngoài gửi đến CPU và các thành
phần khác để khởi động lại máy tính.
35 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 36
Một số tín hiệu điều khiển điển hình (tiếp) Đặc điểm của bus dùng chung (shared bus)
§ Các tín hiệu điều khiển bus: § Nhiều mô-đun kết nối vào bus chung à cần có bộ
§ Bus Request (BRQ) : Tín hiệu từ mô-đun vào-ra gửi đến phân xử bus
yêu cầu CPU chuyển nhượng quyền sử dụng bus. § Bus chỉ phục vụ được một yêu cầu trao đổi dữ liệu
§ Bus Grant (BGT): Tín hiệu phát ra từ CPU chấp nhận tại một thời điểm à độ trễ lớn
chuyển nhượng quyền sử dụng bus cho mô-đun vào-ra. § Bus phải có tốc độ bằng tốc độ bus của mô-đun
§ Lock/ Unlock: Tín hiệu cấm/cho-phép xin chuyển nhanh nhất trong hệ thống
nhượng bus. § Khắc phục:
§ Đa bus (Multiple bus): chia thành nhiều bus:
§ Bus cho bộ xử lý
§ Bus cho bộ nhớ
§ Bus vào-ra (vẫn dùng chung)

§ Liên kết điểm-điểm (Point to point

With theinterconnection):
production of processors based on next-
®
generation, 45-nm Hi-k Intel Core™
§ Sử dung trên các máy tính hiện nay
microarchitecture, the Intel® Xeon® processor
fabric will transition from a DHSI, with the
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 37 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 38
memory controller in the chipset, to a distributed
shared memory architecture using Intel®
QuickPath Interconnects. This configuration is
shown in Figure 6. With its narrow uni-directional
links based on differential signaling, the Intel®
QuickPath Interconnect is able to achieve

3. Liên kết điểm-điểm QPI - Quick Path Interconnect

substantially higher signaling rates, thereby
delivering the processor interconnect bandwidth
necessary to meet the demands of future
processor generations.
§ Với bus dùng chung, khi tốc độ dữ liệu ngày càng
§ Được giới thiệu vào năm Figure 6. Intel® QuickPath
cao, khó thực hiện các chức năng đồng bộ hóa và Interconnect

2008
phân xử bus kịp thời
I/O

§ Đa kết nối trực tiếp: chipset

§ Kết nối điểm-điểm có độ trễ thấp hơn, tốc độ dữ

§ Kết nối trực tiếp từng cặp, loại
liệu cao hơn và khả năng mở rộng tốt hơn bỏ việc phân xử bus
Memory
Interface
processor processor
Memory
Interface

§ Các loại kết nối điểm-điểm phổ biến: § Kiến trúc giao thức phân lớp Memory

QPI – Quick Path Interconnect

Memory processor processor
§
Interface

Kết nối các bộ xử lý với nhau

Interface

§
§ PCIe – PCI express và với chipset sử dụng kiến chipset

trúc giao thức phân lớp

Legend:
Bi-directional bus
Uni-directional link
I/O

§ Truyền dữ liệu dạng gói

Interconnect Overview
The Intel® QuickPath Interconnect is a high-
speed point-to-point interconnect. Though
sometimes classified as a serial bus, it is more
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 39 NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 40
accurately considered a point-to-point link as data
is sent in parallel across multiple lanes and
packets are broken into multiple parallel
PCI express Ví dụ liên kết trong
intEl® máy
B460 chipsEttính Intel
Block DiaGram

§ PCI bus: (Peripheral 10 th Gen

Intel® Core™

Component Interconnect):
Processors
Three Independent
3.6 / PCI EXPRESS 99 Intel® UHD Graphics

§ Bus vào-ra với băng thông rộng Core Core

độc lập với bộ xử lý để kết nối DMI 3.0

Intel® Optane™
Support2

với các thiết bị vào-ra Gigabit

Ethernet
PCIe
Memory
Intel® Smart Sound
Chipset 8 Gb/s each x 1 Technology1

§ Bus dùng chung PCIe–PCI

Bridge
PCIe
Memory

SATA Port Disable 1

Up to

PCI Express (PCIe)

PCIe

§ 6 Gb/s
Intel® B460
Chipset
Intel® Rapid Storage
PCIe
Switch
PCIe Technology with RAID1

§ Liên kết điểm-điểm thay thế Intel® Rapid Storage

cho PCI bus

PCIe PCIe
SPI 1
Legacy PCIe PCIe PCIe
endpoint endpoint endpoint endpoint
Intel® Integrated
§ Kiến trúc giao thức phân lớp Figure 3.24 Typical Configuration Using PCIe
with Gig+

Tốc độ cao PCIe* x 1 SMBus

device and one or more that attach to a switch that manages multiple PCIe streams.
§ PCIe links from the chipset may attach to the following kinds of devices that imple-
ment PCIe: Technology 1

Intel® Ethernet Connection Optional

§ PCIe 1.0 – 6.0 • Switch: The switch manages multiple PCIe streams.
• PCIe endpoint: An I/O device or controller that implements PCIe, such as
a Gigabit Ethernet switch, a graphics or video controller, disk interface, or a
communications controller.
• Legacy endpoint: Legacy endpoint category is intended for existing designs 1 Intel technologies may require enabled hardware, software or service activation. Copyright © 2020 Intel Corporation.
NKK-CA2021.1.0 IT3030-Kiến trúc máy tính that have been migrated to PCI Express, and it allows legacy behaviors 41 such NKK-CA2021.1.0 IT3030-Kiến trúc máy tính Intel, the Intel logo, and other Intel marks 42
as use of I/O space and locked transactions. PCI Express endpoints are not are trademarks of Intel Corporation or its
permitted to require the use of I/O space at runtime and must not use locked subsidiaries.
transactions. By distinguishing these categories, it is possible for a system * Other names and brands may be claimed as
designer to restrict or eliminate legacy behaviors that have negative impacts the property of others.
on system performance and robustness.
Printed in USA 0420/JC/AQ
• PCIe/PCI bridge: Allows older PCI devices to be connected to PCIe-based
Please Recycle 332787-001US
systems.
As with QPI, PCIe interactions are defined using a protocol architecture. The
PCIe protocol architecture encompasses the following layers (Figure 3.25):

Kiến trúc máy tính

Hết chương 2

NKK-CA2021.1.0 IT3030-Kiến trúc máy tính 43