Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Kiến trúc máy tính Nội dung học phần

„ Chương 1. Giới thiệu chung

„ Chương
g 2. Cơ bản về logic
g số
Chương 7 „ Chương 3. Hệ thống máy tính
Chương 4. Kiến trúc tập lệnh
BỘ NHỚ MÁY TÍNH
„

„ Chương 5. Số học máy tính

„ Chương 6. Bộ xử lý
„ Chương 7. Bộ nhớ
Nguyễn Kim Khánh „ Chương 8. Vào-ra
Trường Đại học Bách khoa Hà Nội
„ Chương 9. Kiến trúc máy tính tiên tiến

13 February 2011 IT3030 1 13

„13February
February2011
2011 IT3030 2
„

NKK-HUT NKK-HUT

Nội dung của chương 7 7.1. Tổng quan về hệ thống nhớ

1. Các đặc trưng của hệ thống nhớ
7.1. Tổng quan về hệ thống nhớ „ Vị trí
7 2 Bộ nhớ bán dẫn
7.2. „ Bê ttrong CPU:
Bên CPU
tập thanh ghi
7.3. Bộ nhớ chính „

„ Bộ nhớ trong:
7.4. Bộ nhớ cache „ bộ nhớ chính
7.5. Bộ nhớ ngoài „ bộ nhớ cache
„ Bộ
ộ nhớ ngoài:
g các thiết bịị nhớ
7 6 Bộ nhớ
7.6. hớ ả
ảo
„ Dung lượng
7.7. Hệ thống nhớ trên máy tính cá nhân „ Độ dài từ nhớ (tính bằng bit)
„ Số lượng từ nhớ

13 February 2011 IT3030 3 13 February 2011 IT3030 4

Nguyễn Kim Khánh - ĐHBKHN 1

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp) Các đặc trưng của hệ thống nhớ (tiếp)

„ Đơn vị truyền „ Hiệu năng (performance)

„ Từ nhớ „ Thời g
gian truy
y nhập
ập
„ Khối nhớ „ Chu kỳ nhớ
„ Phương pháp truy nhập „ Tốc độ truyền
„ Truy nhập tuần tự (băng từ) „ Kiểu vật lý
„ Truy nhập trực tiếp (các loại đĩa) „ Bộ nhớ bán dẫn
„ Truy nhập ngẫu nhiên (bộ nhớ bán dẫn) „ Bộ nhớ từ
„ Truy nhập liên kết (cache) „ Bộ nhớ quang

13 February 2011 IT3030 5 13 February 2011 IT3030 6

NKK-HUT NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp) 2. Phân cấp hệ thống nhớ

„ Các đặc tính vật lý

„ Khả biến / Không g khả biến
(volatile / nonvolatile)
„ Xoá được / không xoá được
„ Tổ chức

13 February 2011 IT3030 7 13 February 2011 IT3030 8

Nguyễn Kim Khánh - ĐHBKHN 2

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Ví dụ hệ thống nhớ thông dụng 3. Phát hiện và hiệu chỉnh lỗi trong bộ nhớ

„ Nguyên tắc chung: cần tạo ra và lưu trữ thêm

thông tin dư thừa.
„ Từ dữ liệu
liệ cần
ầ ghi
hi vào
à bộ nhớ:
hớ m bit
„ Cần tạo ra và lưu trữ từ mã: k bit
Æ Lưu trữ (m+k) bit
„ Khi đọc ra có các khả năng sau:
„ Không phát hiện thấy dữ liệu lỗi
„ Phát hiện thấy dữ liệu lỗi và có thể hiệu chỉnh dữ
Từ trái sang phải:
liệu thành đúng
„ dung lượng tăng dần

„ tốc độ giảm dần

„ Phát hiện thấy lỗi nhưng không có khả năng hiệu
„ giá thành/1bit giảm dần
chỉnh Æ cần phát ra tín hiệu báo lỗi.

13 February 2011 IT3030 9 13 February 2011 IT3030 10

NKK-HUT NKK-HUT

Sơ đồ phát hiện và hiệu chỉnh lỗi Ví dụ mã sửa lỗi Hamming (m=4, k=3)

13 February 2011 IT3030 11 13 February 2011 IT3030 12

Nguyễn Kim Khánh - ĐHBKHN 3

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT
7.2. Bộ nhớ bán dẫn ROM (Read Only Memory)
1. Phân loại
Kiểu bộ nhớ Tiêu Khả năng xoá Cơ chế ghi Tính „ Bộ nhớ không khả biến
chuẩn khả biến
Read Only Memory
„ Lưu trữ các thông tin sau:
Mặt nạ
(ROM) Bộ nhớ Không xoá „ Thư viện các chương trình con
Programmable ROM chỉ đọc được
(PROM)
„ Các chương trình điều khiển hệ thống (BIOS)
Erasable PROM bằng tia cực tím, Không „ Các bảng chức năng
(EPROM) Bộ nhớ cả chip khả biến
hầu như Bằngg điện
ệ „ Vi chương trình
Electrically
El t i ll Erasable
E bl bằng điệ
bằ điện,
chỉ đọc
PROM (EEPROM) mức từng byte
Flash memory bằng điện,
Bộ nhớ từng khối
Random Access đọc-ghi bằng điện, Khả biến
Bằng điện
Memory (RAM) mức từng byte
13 February 2011 IT3030 13 13 February 2011 IT3030 14

NKK-HUT NKK-HUT

Các kiểu ROM Các kiểu ROM (tiếp)

„ ROM mặt nạ:

„ thông tin được ghi khi sản xuất „ EEPROM (Electrically Erasable PROM)
„ rất đắt „ Có thể ghi theo từng byte
„ PROM (Programmable ROM) „ Xóa bằng điện
„ Cần thiết bị chuyên dụng để ghi bằng chương „ Flash memory (Bộ nhớ cực nhanh)
trình Æ chỉ ghi được một lần „ Ghi theo khối
„ EPROM (Erasable
(E bl PROM) „ Xóa bằng
ằ điện
„ Cần thiết bị chuyên dụng để ghi bằng chương
trình Æ ghi được nhiều lần
„ Trước khi ghi lại, xóa bằng tia cực tím
13 February 2011 IT3030 15 13 February 2011 IT3030 16

Nguyễn Kim Khánh - ĐHBKHN 4

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

RAM (Random Access Memory) SRAM (Static) – RAM tĩnh

„ Bộ nhớ đọc-ghi (Read/Write Memory) „ Các bit được lưu trữ bằng các Flip-Flop
„ Khả biến Æ thông tin ổn định
„ Lưu trữ thông tin tạm thời „ Cấu trúc phức tạp

„ Có hai loại: SRAM và DRAM „ Dung lượng chip nhỏ

(Static and Dynamic) „ Tốc độ nhanh

„ Đắt tiền

„ Dùng làm bộ nhớ cache

13 February 2011 IT3030 17 13 February 2011 IT3030 18

NKK-HUT NKK-HUT

DRAM (Dynamic) – RAM động Các DRAM tiên tiến

„ Các bit được lưu trữ trên tụ điện „ Enhanced DRAM

Æ cần phải có mạch làm tươi „ Cache DRAM
„ Cấu trúc đơn giản „ Synchronous DRAM (SDRAM): làm việc
„ Dung lượng lớn được đồng bộ bởi xung clock
„ Tốc độ chậm hơn „ DDR-SDRAM (Double Data Rate SDRAM)
„ Rẻ tiền hơn „ Rambus
a bus DRAM ((RDRAM))
„ Dùng làm bộ nhớ chính

13 February 2011 IT3030 19 13 February 2011 IT3030 20

Nguyễn Kim Khánh - ĐHBKHN 5

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

2. Tổ chức của chip nhớ Các tín hiệu của chip nhớ
ƒ Sơ đồ cơ bản của chip nhớ
„ Các đường địa chỉ: An-1 ÷ A0 Æ có 2n từ nhớ
„ Các đường dữ liệu: Dm-1 ÷ D0 Æ độ dài từ
nhớ = m bit
„ Dung lượng chip nhớ = 2n x m bit
„ Các đường điều khiển:
„ Tín hiệu chọn chip CS (Chip Select)
„ Tín hiệu điều khiển đọc OE (Output Enable)
„ Tín hiệu điều khiển ghi WE (Write Enable)

(Các tín hiệu điều khiển thường tích cực với mức 0)

13 February 2011 IT3030 21 13 February 2011 IT3030 22

NKK-HUT NKK-HUT

Tổ chức bộ nhớ một chiều Tổ chức bộ nhớ hai chiều

13 February 2011 IT3030 23 13 February 2011 IT3030 24

Nguyễn Kim Khánh - ĐHBKHN 6

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Tổ chức bộ nhớ hai chiều Tổ chức của DRAM

„ Có n đường địa chỉ: n = n1 + n2

„ 2n1 hàng,
„ mỗi
ỗi hà
hàng có
ó 2n2 từ nhớ,
hớ
„ Có m đường dữ liệu:
„ mỗi từ nhớ có độ dài m-bit.
„ Dung lượng của chip nhớ:
[2n1 x (2n2 x m)] bit = (2n1+n2 x m) bit = (2n x m) bit.
„ Hoạt động giải mã địa chỉ:
„ Bước 1: bộ giải mã hàng chọn 1 trong 2n1 hàng.
„ Bước 2: bộ giải mã cột chọn 1 trong 2n2 từ nhớ
(cột) của hàng đã được chọn.

13 February 2011 IT3030 25 13 February 2011 IT3030 26

NKK-HUT NKK-HUT

Tổ chức của DRAM Chip nhớ

„ Dùng n đường địa chỉ dồn kênh Æ cho

phép truyền 2n bit địa chỉ
„ Tín hiệu chọn địa chỉ hàng RAS
(Row Address Select)
„ Tín hiệu chọn địa chỉ cột CAS
(Column Address Select)
„ Dung lượng của DRAM= 22n x m bit

13 February 2011 IT3030 27 13 February 2011 IT3030 28

Nguyễn Kim Khánh - ĐHBKHN 7

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

3. Thiết kế mô-đun nhớ bán dẫn Tăng độ dài từ nhớ

VD1:
„ Dung lượng chip nhớ m bit 2n x „ Cho chip nhớ SRAM 4K x 4 bit

„ Thiết kế mô-đun
ô đ nhớhớ 4K x 8 bit
„ Cần
ầ thiết
ế kế
ế để
ể tăng dung lượng:
„ Thiết kế tăng độ dài từ nhớ Giải:
„ Dung lượng chip nhớ = 212 x 4 bit
„ Thiết kế tăng số lượng từ nhớ
„ chip nhớ có:
„ Thiết kế kết hợp
„ 12 chân địa chỉ
„ 4 chân dữ liệu
„ mô-đun nhớ cần có:
„ 12 chân địa chỉ
„ 8 chân dữ liệu
13 February 2011 IT3030 29 13 February 2011 IT3030 30

NKK-HUT NKK-HUT

Ví dụ tăng độ dài từ nhớ Bài toán tăng độ dài từ nhớ tổng quát

„ Cho chip nhớ 2n x mbit

„ Thiết kế mô-đun nhớ 2n x (k.m) bit
„ Dùng k chip nhớ

13 February 2011 IT3030 31 13 February 2011 IT3030 32

Nguyễn Kim Khánh - ĐHBKHN 8

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Tăng số lượng từ nhớ Tăng số lượng từ nhớ

VD2:
„ Cho chip nhớ SRAM 4K x 8 bit

„ Thiết kế mô-đun
mô đun nhớ 8K x 8 bit
Giải:
„ Dung lượng chip nhớ = 212 x 8 bit

„ chip nhớ có:

„ 12 chân địa chỉ
„ 8 chân dữ liệu
„ Dung lượng mô-đun nhớ = 213 x 8 bit G A Y0 Y1

„ 13 chân địa chỉ 0 0 0 1

„ 8 chân dữ liệu 0 1 1 0
1 x 1 1

13 February 2011 IT3030 33 13 February 2011 IT3030 34

NKK-HUT NKK-HUT

Bài tập Bộ giải mã 2Æ4

1. Tăng số lượng từ gấp 4 lần:
„ Cho chip nhớ SRAM 4K x 8 bit G B A Y0 Y1 Y2 Y3
„ Thiết kế mô-đun nhớ 16K x 8 bit 0 0 0 0 1 1 1

2. Tăng số lượng từ gấp 8 lần: 0 0 1 1 0 1 1

0 1 0 1 1 0 1
„ Cho chip nhớ SRAM 4K x 8 bit
0 1 1 1 1 1 0
„ Thiết kế mô-đun nhớ 32K x 8 bit
1 x x 1 1 1 1
3. Thiết kế kết hợp:
„ Cho chip nhớ SRAM 4K x 4 bit
„ Thiết kế mô-đun nhớ 8K x 8 bit
13 February 2011 IT3030 35 13 February 2011 IT3030 36

Nguyễn Kim Khánh - ĐHBKHN 9

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

7.3. Bộ nhớ chính 2. Tổ chức bộ nhớ đan xen (interleaved memory)

1. Các đặc trưng cơ bản

„ Chứa các chương trình đang thực hiện và các „ Độ rộng của bus dữ liệu để trao đổi với
dữ liệu đang được sử ử dụng bộ nhớ: m = 8, 16, 32, 64,128 ... bit
„ Tồn tại trên mọi hệ thống máy tính
„ Các ngăn nhớ được tổ chức theo byte
„ Bao gồm các ngăn nhớ được đánh địa chỉ trực
Æ tổ chức bộ nhớ vật lý khác nhau
tiếp bởi CPU
„ Dung g lượng
ợ g của bộộ nhớ chính nhỏ hơn khôngg
gian địa chỉ bộ nhớ mà CPU quản lý.
„ Việc quản lý logic bộ nhớ chính tuỳ thuộc vào

hệ điều hành

13 February 2011 IT3030 37 13 February 2011 IT3030 38

NKK-HUT NKK-HUT

m=8bit Æ một băng nhớ tuyến tính m = 16bit Æ hai băng nhớ đan xen

13 February 2011 IT3030 39 13 February 2011 IT3030 40

Nguyễn Kim Khánh - ĐHBKHN 10

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

m = 32bit Æ bốn băng nhớ đan xen m = 64bit Æ tám băng nhớ đan xen

13 February 2011 IT3030 41 13 February 2011 IT3030 42

NKK-HUT NKK-HUT

7.4. Bộ nhớ đệm nhanh (cache memory) Nguyên tắc chung của cache (tiếp)
„ Cache có tốc độ nhanh hơn bộ nhớ chính
1. Nguyên tắc chung của cache
„ Cache được đặt giữa CPU và bộ nhớ chính
„ Nguyên
g y lý ý cục
ụ bộ
ộ hoá tham chiếu bộ
ộ nhằm tăng tốc độ CPU truy cập bộ nhớ
nhớ: Trong một khoảng thời gian đủ nhỏ „ Cache có thể được đặt trên chip CPU
CPU thường chỉ tham chiếu các thông
tin trong một khối nhớ cục bộ
„ Ví dụ:
„ Cấu trúc
Cấ ú chương
h trình
ì h tuần
ầ tự
„ Vòng lặp có thân nhỏ
„ Cấu trúc dữ liệu mảng

13 February 2011 IT3030 43 13 February 2011 IT3030 44

Nguyễn Kim Khánh - ĐHBKHN 11

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Ví dụ về thao tác của cache Cấu trúc chung của cache / bộ nhớ chính

„ CPU yêu cầu nội dung của ngăn nhớ

„ CPU kiểm tra trên cache với dữ liệu này
„ Nếu có, CPU nhận dữ liệu từ cache
(nhanh)
„ Nếu không có, đọc Block nhớ chứa dữ
ệ từ bộ
liệu ộ nhớ chính vào cache
„ Tiếp đó chuyển dữ liệu từ cache vào
CPU

13 February 2011 IT3030 45 13 February 2011 IT3030 46

NKK-HUT NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính (tiếp) Cấu trúc chung của cache / bộ nhớ chính (tiếp)

„ Một số Block của bộ nhớ chính được

„ Bộ nhớ chính có 2N byte nhớ nạp vào các Line của cache.
„ Bộ nhớ chính và cache được chia thành „ Nội dung Tag (thẻ
ẻ nhớ) cho biết
ế Block
các khối có kích thước bằng nhau nào của bộ nhớ chính hiện đang được
„ Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks)
chứa ở Line đó.
„ Khi CPU truy nhập (đọc/ghi) một từ nhớ,
„ Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines)
có hai khả năng xảy ra:
„ Kí h thước
Kích th ớ của
ủ Block
Bl k = 8
8,16,32,64,128
16 32 64 128 b
byte
t „ Từ nhớ đó có trong cache (cache hit)
„ Từ nhớ đó không có trong cache (cache
miss).

13 February 2011 IT3030 47 13 February 2011 IT3030 48

Nguyễn Kim Khánh - ĐHBKHN 12

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

2. Các phương pháp ánh xạ Ánh xạ trực tiếp

„ Mỗi Block của bộ nhớ chính chỉ có thể được nạp
(Chính là các phương pháp tổ chức bộ vào một Line của cache:
nhớ cache) „ B0 Æ L0
„ Ánh xạ trực tiếp „ B1 Æ L1
(Direct mapping) „ ....
„ Ánh xạ liên kết toàn phần „ Bm-1 Æ Lm-1
(Fully associative mapping) „ Bm Æ L0
Bm+1 Æ L1
„ Ánh xạ liên kết tập hợp „

„ ....
(Set associative mapping)
„ Tổng quát
„ Bj chỉ có thể nạp vào L j mod m
„ m là số Line của cache.
13 February 2011 IT3030 49 13 February 2011 IT3030 50

NKK-HUT NKK-HUT

Minh hoạ ánh xạ trực tiếp
13 February 2011
Đặc điểm của ánh xạ trực tiếp
„ Mỗi một địa chỉ N bit của bộ nhớ chính gồm
ba trường:
„ Trường Word gồm W bit xác định một từ nhớ
trong Block hay Line:
2W = kích thước của Block hay Line
„ Trường Line gồm L bit xác định một trong số các
Line trong cache:
2L = số Line trong cache = m
„ Trường Tag gồm T bit:
T = N - (W+L)
„ Bộ so sánh đơn giản
„ Xác suất cache hit thấp
IT3030 51 13 February 2011 IT3030 52

Nguyễn Kim Khánh - ĐHBKHN 13

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Ánh xạ liên kết toàn phần Minh hoạ ánh xạ liên kết toàn phần

„ Mỗi Block có thể nạp vào bất kỳ Line

nào của cache.
„ Địa chỉ của bộ nhớ chính bao gồm hai
trường:
„ Trường Word giống như trường hợp ở
trên.
„ Trường Tag dùng để xác định Block của
bộ nhớ chính.
„ Tag xác định Block đang nằm ở Line đó

13 February 2011 IT3030 53 13 February 2011 IT3030 54

NKK-HUT NKK-HUT

Đặc điểm của ánh xạ liên kết toàn phần Ánh xạ liên kết tập hợp

„ Cache đươc chia thành các Tập (Set)

„ So sánh đồng thời với tất cả các Tag Æ „ Mỗi mộtộ Set chứa một
ộ số Line
mất nhiều thời gian „ Ví dụ:
„ Xác suất cache hit cao. „ 4 Line/Set Æ 4-way associative mapping

„ Bộ so sánh phức tạp. „ Ánh xạ theo nguyên tắc sau:

„ B0 Æ S0
„ B1 Æ S1
„ B2 Æ S2
„ .......

13 February 2011 IT3030 55 13 February 2011 IT3030 56

Nguyễn Kim Khánh - ĐHBKHN 14

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Minh hoạ ánh xạ liên kết tập hợp Đặc điểm của ánh xạ liên kết tập hợp

„ Kích thước Block = 2W Word

„ Trường Set có S bit dùng để xác định
một trong số V = 2S Set
„ Trường Tag có T bit: T = N - (W+S)
„ Tổng quát cho cả hai phương pháp trên
„ Thông thường 2 2,4,8,16Lines/Set
4 8 16Lines/Set

13 February 2011 IT3030 57 13 February 2011 IT3030 58

NKK-HUT NKK-HUT

Ví dụ về ánh xạ địa chỉ Với ánh xạ trực tiếp

„ Bộ nhớ chính = 4GB = 232 byte Æ N = 32 bit

„ Không gian địa chỉ bộ nhớ chính = 4GB
„ Cache = 256 KB = 218 byte.
„ Dung lượng bộ nhớ cache là 256KB „ Line = 32 byte = 25 byte Æ W = 5 bit
„ Kích thước Line (Block) = 32byte. „ Số Line trong cache = 218/ 25 = 213 Line
„ Xác định số bit của các trường địa chỉ Æ L = 13 bit
cho ba trường hợp tổ chức: „ T = 32 - (13 + 5) = 14 bit
„ Ánh xạ trực tiếp
„ Ánh xạ liên kết toàn phần
„ Ánh xạ liên kết tập hợp 4 đường

13 February 2011 IT3030 59 13 February 2011 IT3030 60

Nguyễn Kim Khánh - ĐHBKHN 15

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Với ánh xạ liên kết toàn phần Với ánh xạ liên kết tập hợp 4 đường
„ Bộ nhớ chính = 4GB = 232 byte Æ N = 32 bit
„ Bộ nhớ chính = 4GB = 232 byte Æ N = 32 bit „ Line = 32 byte = 25 byte Æ W = 5 bit

„ Line = 32 byte = 25 byte Æ W = 5 bit „ Sốố Line trong cache = 218/ 25 = 213 Line
„ Số bit của trường Tag sẽ là: T = 32 - 5 = 27 bit „ Một Set có 4 Line = 22 Line

Æ số Set trong cache = 213/ 22 = 211 Set Æ

S = 11 bit
„ Số bit của trườngg Tag
g sẽ là: T = 32 - ((11 + 5))
= 16 bit

13 February 2011 IT3030 61 13 February 2011 IT3030 62

NKK-HUT NKK-HUT

Bài tập 3. Thuật giải thay thế (1): Ánh xạ trực tiếp
Giả thiết rằng máy tính có 128KB cache tổ
chức theo kiểu ánh xạ liên kết tập hợp 4-line. „ Không phải lựa chọn
Cache có tất cả là 1024 Set từ S0 đến „ Mỗi Bl
Block
k chỉ
hỉ ánh
á h xạ vào
à một
ột Line
Li xác
á
S1023. Địa chỉ bộ nhớ chính là 32-bit và đánh
định
địa chỉ cho từng byte.
a) Tính số bit cho các trường địa chỉ khi truy „ Thay thế Block ở Line đó
nhập cache ?
b) Xá
Xác định
đị h b
byte
t nhớ
hớ có
ó địa
đị chỉ
hỉ 003D02AF(16)
được ánh xạ vào Set nào của cache ?

13 February 2011 IT3030 63 13 February 2011 IT3030 64

Nguyễn Kim Khánh - ĐHBKHN 16

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Thuật giải thay thế (2): Ánh xạ liên kết 4. Phương pháp ghi dữ liệu khi cache hit
„ Được thực hiện bằng phần cứng (nhanh)
„ Random: Thay thế ngẫu nhiên
„ Ghi xuyên qua (Write-through):
„ ghi cả cache và cả bộ nhớ chính
„ FIFO (First In First Out): Thay thế Block nào
nằm lâu nhất ở trong Set đó „ tốc độ chậm
„ LFU (Least Frequently Used): Thay thế Block „ Ghi trả sau (Write-back):
nào trong Set có số lần truy nhập ít nhất trong „ chỉ ghi ra cache
cùng một khoảng thời gian
„ tốc độ nhanh
„ LRU (Least Recently Used): Thay thế Block ở
trong Set tương ứng có thời gian lâu nhất không „ khi Block trong cache bị thay thế cần phải
được tham chiếu tới. ghi trả cả Block về bộ nhớ chính
„ Tối ưu nhất: LRU
13 February 2011 IT3030 65 13 February 2011 IT3030 66

NKK-HUT NKK-HUT

5. Cache trên các bộ xử lý Intel Sơ đồ Pentium 4

„ 80486: 8KB cache L1 trên chip
„ Pentium: có hai cache L1 trên chip
„ Cache lệnh = 8KB
„ Cache dữ liệu = 8KB
„ Pentium 4 (2000): hai mức cache L1 và L2
trên chip
„ Cache L1:
„ mỗi cache 8KB
„ Kí h th
Kích thước
ớ Line
Li = 64 b byte
t
„ ánh xạ liên kết tập hợp 4 đường
„ cache L2
„ 256KB
„ Kích thước Line = 128 byte
„ ánh xạ liên kết tập hợp 8 đường
13 February 2011 IT3030 67 13 February 2011 IT3030 68

Nguyễn Kim Khánh - ĐHBKHN 17

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

PowerPC G4 (dùng cho Power Mac) 7.5. Bộ nhớ ngoài

1. Các kiểu bộ nhớ ngoài

„ Băngg từ
„ Đĩa từ

„ Đĩa quang

„ Bộ nhớ Flash

13 February 2011 IT3030 69 13 February 2011 IT3030 70

NKK-HUT NKK-HUT

2. Đĩa từ Các đặc tính đĩa từ

„ Đầu từ cố định hay đầu từ di động

„ Đĩ cố
Đĩa ố định
đị h h
hay th
thay đổi
„ Một mặt hay hai mặt
„ Một đĩa hay nhiều đĩa
„ Cơ chế đầu từ
„ Tiếp
ế xúc (đĩa mềm)
ề
„ Không tiếp xúc

13 February 2011 IT3030 71 13 February 2011 IT3030 72

Nguyễn Kim Khánh - ĐHBKHN 18

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Nhiều đĩa Cylinders

13 February 2011 IT3030 73 13 February 2011 IT3030 74

NKK-HUT NKK-HUT

Đĩa mềm Đĩa cứng

„ Một hoặc nhiều đĩa

„ 8”, 5.25”, 3.5”
„ Thôngg dụng
ụ g
„ Dung lượng nhỏ: chỉ tới 1.44Mbyte
„ Dung lượng tăng lên rất nhanh
„ Tốc độ chậm „ 1993: 200MB
„ Hiện nay không sản xuất nữa „ 2003: 30GB, 40GB
„ 2009: 160GB, 320GB
„ Tốc độ đọc/ghi nhanh
„ Rẻ tiền

13 February 2011 IT3030 75 13 February 2011 IT3030 76

Nguyễn Kim Khánh - ĐHBKHN 19

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

RAID Đặc điểm của RAID

„ Tập các đĩa cứng vật lý được OS coi như

„ Redundant Array of Inexpensive Disks
„ Redundant Array of Independent Disks
„ Hệ thống nhớ dung lượng lớn
một ổ logic duy nhất Æ dung lượng lớn
„ Dữ liệu được lưu trữ phân tán trên các ổ
đĩa vật lý Æ truy cập song song (nhanh)
„ Có thể sử dụng dung lượng dư thừa để
lưu trữ các thông tin kiểm tra chẵn lẻ, cho
phép khôi ph
phụcc lại thông tin trong tr
trường
ờng
hợp đĩa bị hỏng Æ an toàn thông tin
„ 7 loại phổ biến (RAID 0 – 6)

13 February 2011 IT3030 77 13 February 2011 IT3030 78

NKK-HUT NKK-HUT

RAID 0, 1, 2 RAID 3 & 4

13 February 2011 IT3030 79 13 February 2011 IT3030 80

Nguyễn Kim Khánh - ĐHBKHN 20

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

RAID 5 & 6 Ánh xạ dữ liệu của RAID 0

13 February 2011 IT3030 81 13 February 2011 IT3030 82

NKK-HUT NKK-HUT

3. Đĩa quang 3. Đĩa quang (tiếp)

„ CD-ROM (Compact Disk ROM)
„ CD-R (Recordable CD) „ DVD
„ CD-RW (Rewriteable CD) „ Digital Video Disk: chỉ dùng trên ổ đĩa
„ Dung lượng thông dụng 650MB xem video
„ Ổ đĩa CD: „ Digital Versatile Disk: ổ trên máy tính
„ Ổ CD-ROM
„ Ghi một hoặc hai mặt
„ Ổ CD-Writer: Ghi một
ộ pphiên hoặc
ặ gghi nhiều
phiên „ Một hoặc hai lớp trên một mặt
Ổ CD-RW
„ Thông dụng: 4,7GB/lớp
„

„ Tốc độ đọc cơ sở 150KByte/s.

„ Tốc độ bội, ví dụ: 48x, 52x,...
13 February 2011 IT3030 83 13 February 2011 IT3030 84

Nguyễn Kim Khánh - ĐHBKHN 21

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

4. Flash Disk 7.6. Bộ nhớ ảo (Virtual Memory)

„ Khái niệm bộ nhớ ảo: gồm bộ nhớ
„ Thường kết nối qua cổng USB chính và bộ nhớ ngoài mà được CPU
coi như là một bộ nhớ duy nhất (bộ nhớ
„ Không phải dạng đĩa chính).
„ Bộ nhớ bán dẫn cực nhanh (flash memory) „ Các kỹ thuật thực hiện bộ nhớ ảo:
„ Dung lượng tăng nhanh „ Kỹ thuật phân trang: Chia không gian địa
chỉ bộ nhớ thành các trang nhớ có kích
„ Thuận tiện thước bằng g nhau và nằm liền kề nhau
Thông dụng: kích thước trang = 4KBytes
„ Kỹ thuật phân đoạn: Chia không gian nhớ
thành các đoạn nhớ có kích thước thay
đổi, các đoạn nhớ có thể gối lên nhau.
13 February 2011 IT3030 85 13 February 2011 IT3030 86

NKK-HUT NKK-HUT

Phân trang Cấp phát các khung trang

„ Phân chia bộ nhớ thành các phần có kích

thước bằng nhau gọi là các khung trang
„ Chia chương trình (tiến
ế trình) thành các trang
„ Cấp phát số hiệu khung trang yêu cầu cho
tiến trình
„ HĐH duy trì danh sách các khung trang nhớ
trống
„ Tiến trình không yêu cầu các khung trang liên
tiếp
„ Sử dụng bảng trang để quản lý

13 February 2011 IT3030 87 13 February 2011 IT3030 88

Nguyễn Kim Khánh - ĐHBKHN 22

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Địa chỉ logic và địa chỉ vật lý của phân trang Nguyên tắc làm việc của bộ nhớ ảo phân trang

„ Phân trang theo yêu cầu

„ Không yêu cầu tất cả các trang của tiến trình nằm
trong bộ nhớ
„ Chỉ nạp vào bộ nhớ những trang được yêu cầu
„ Lỗi trang
„ Trang được yêu cầu không có trong bộ nhớ
„ HĐH cần hoán đổi trang yêu cầu vào
„ Có thể cần hoán đổi một trang nào đó ra để lấy
chỗ
„ Cần chọn trang để đưa ra

13 February 2011 IT3030 89 13 February 2011 IT3030 90

NKK-HUT NKK-HUT

Thất bại Lợi ích

„ Quá nhiều tiến trình trong bộ nhớ quá nhỏ „ Không cần toàn bộ tiến trình nằm trong
„ HĐH tiêu tốn toàn bộ thời gian cho việc hoán bộ nhớ để chạy
đổi
ổ „ Có thể
ể hoán đổi
ổ trang được yêu cầu
ầ
„ Có ít hoặc không có công việc nào được thực „ Như vậy có thể chạy những tiến trình
hiện
lớn hơn tổng bộ nhớ sẵn dùng
„ Đĩa luôn luôn sáng
„ Bộ nhớ chính được gọi là bộ nhớ thực
„ Giải p
pháp:
p
„ Thuật toán thay trang „ Người dùng cảm
ả giác bộ nhớ lớn hơn
„ Giảm bớt số tiến trình đang chạy bộ nhớ thực
„ Thêm bộ nhớ

13 February 2011 IT3030 91 13 February 2011 IT3030 92

Nguyễn Kim Khánh - ĐHBKHN 23

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT NKK-HUT

Cấu trúc bảng trang Translation Lookaside Buffer

„ Mỗi tham chiếu bộ nhớ ảo gây ra hai
truy cập bộ nhớ vật lý
„ Tìm điểm
ể vào của bảng trang
„ Tìm dữ liệu
„ Sử dụng cache đặc biệt cho bảng trang
„ TLB

13 February 2011 IT3030 93 13 February 2011 IT3030 94

NKK-HUT NKK-HUT

7.7. Hệ thống nhớ trên PC hiện nay Hệ thống nhớ trên PC (tiếp)
„ Bộ nhớ cache: tích hợp trên chip vi „ ROM BIOS chứa các chương trình sau:
xử lý „ Chương trình POST (Power On Self Test)
„ Chương trình CMOS Setup
„ Bộ nhớ chính: Tồn tại dưới dạng các
„ Chương trình Bootstrap loader
mô-đun nhớ RAM „ Các trình điều khiển vào-ra cơ bản (BIOS)
„ SIMM – Single Inline Memory Module „ CMOS RAM:
„ 30 chân: 8 đường dữ liệu „ Chứa thông tin cấu hình hệ thống
„ 72 cchân:
â 3 32 đường
đườ g dữ liệu
ệu „ Đồng hồ hệ thống
„ DIMM – Dual Inline Memory Module „ Có pin nuôi riêng
„ 64 đường dữ liệu „ Video RAM: quản lý thông tin của màn hình
„ RIMM – Rambus DRAM „ Các loại bộ nhớ ngoài
13 February 2011 IT3030 95 13 February 2011 IT3030 96

Nguyễn Kim Khánh - ĐHBKHN 24

Bài giảng Kiến trúc máy tính 13 February 2011

NKK-HUT

Hết chương 7

13 February 2011 IT3030 97

Nguyễn Kim Khánh - ĐHBKHN 25