mP2 - 8085

Συστήματα Μικροϋπολογιστών
Ο Μικροεπεξεργαστής
8085
K. ΠΕΚΜΕΣΤΖΗ
Άδεια Χρήσης
Το παρόν εκπαιδευτικό υλικό υπόκειται σε

άδειες χρήσης Creative Commons.
Για εκπαιδευτικό υλικό, όπως εικόνες, που
υπόκειται σε άδεια χρήσης άλλου τύπου,
αυτή πρέπει να αναφέρεται ρητώς.
ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Ο μΕ 8085
Εσωτερική Αρχιτεκτονική του 8085

Γενικά για την εκτέλεση εντολών (καταστάσεις – κύκλος μηχανής)
Οι εντολές του 8085
Ομάδα μετακίνησης δεδομένων
Ομάδα αριθμητικών – λογικών πράξεων
Ομάδα εντολών διακλάδωσης
Ομάδα εντολών σωρού, I/O και ελέγχου μηχανής

Αρχιτεκτονική 8085
SYSTEM BUS
IO/M RD IO/M RD WR RD WR IO/M
μP ROM RAM I/O
IN OUT

∆ιάδρομος Συστήματος
ΤΥΠΙΚΑ ΣΗΜΑΤΑ ΤΟΥ ∆ΙΑ∆ΡΟΜΟΥ ΣΥΣΤΗΜΑΤΟΣ
ΣΗΜΑ ΤΥΠΟΣ ΚΑΤΕΥΘΥΝΣΗ
A0-A15 ∆ιεύθυνση (Έξοδος)
D0-D7 ∆εδομένα
RD Ανάγνωση
WR Εγγραφή
IO/M Ι/Ο ή μνήμη
MEMR Ανάγν. Μνήμης
MEMW Εγγρ. Μνήμης
I/OR Είσοδος
I/OW Έξοδος
Reset Αρχικοποίηση (Είσοδος)

∆ιαχωρισμός ∆ιεύθυνσης από ∆εδομένα
Το Data Bus και τα 8

χαμηλότερης
σημασίας bits του
A8-15 Address Bus είναι
μΕ A0-15 πολυπλεγμένα στον
8085 8085
LE
ALE 74LS373 OE
A0-7
AD0-7
D0-7

Κύκλοι Μηχανής του 8085
OPCODE FETCH
MEMORY READ
MEMORY WRITE
TR RESET
I/O READ
I/O WRITE
INTERRUPT ACKNOWLEDGE
T1
BUS IDLE ∆ιάγραμμα
Μετάβασης
Καταστάσεων
T2 του μΕ 8085
O.F.
T3 T4 T5 T6
O.F.

Παράδειγμα – Εντολή STA
Ο κύκλος της εντολής STA διαρκεί 13 καταστάσεις
STORE ACCUMULATOR
DIRECT: STA
OPCODE Byte 1
LO ADDR Byte 2
HI ADDR Byte 3
Κύκλος Μηχανής 1 Κύκλος Μηχανής 2 Κύκλος Μηχανής 3 Κύκλος Μηχανής 4

M1 M2 M3
OPCODE FETCH M-READ M-READ M-WRITE

∆ιάταξη ακίδων μΕ 8085

Μικροϋπολογιστικό Σύστημα με τον 8085
Crystal
X1 X2 8
A8-A15 Address Bus (A0-A15)
16 16
8
ALE Address ROM In/Out Input

Latch RAM Ports Output
8 3 8 3 8 3
AD0-AD7 Data Bus
Reset In
Control Bus
8085A RD, WR, IO/M

Χρονισμός της εντολής :
1050Η: STA 4020H
M1 (Opcode Fetch) M2 (Read) M3 (Read) M4 (Write)

T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 T1 T2 T3
CLK
IO/M ,
S1, S0
(0, 1, 1) (0, 1, 0) (0, 1, 0) (0, 0, 1)
A8-A15 10H 10H 10H 40H
AD0-AD7 50H 32H 51H 20H 52H 40H 20H 30H
ALE
RD
WR
STA opcode: 32H
(ACC) = 30 H
∆ιάγραμμα χρονισμού εντολής
2000Η: STA 2010H
STA opcode: 32Η
ACC  A
OPCODE FETCH MEM READ MEM READ MEM WRITE
T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 T1 T2 T3
CLK
IO/#M,
IO/#M = 0 (1,1) IO/#M = 0 (0,1) IO/#M = 0 (0,1) IO/#M = 0 (1,0)
(S0, S1)
A8 - A15 20 20 20 20
AD0 - AD7 00 32 01 10 02 10 10 A
ALE
RD
WR
READY

Οι Καταχωρητές του 8085 (A)
Καταχωρητής Σημαιών (FLAGS)
S Z AC P CY
πρόσημο
μηδενισμός
βοηθ. κρατ.
ισοτιμία κρατούμενο

Αρχιτεκτονική Μικροεπεξεργαστή 8085
RST6.5 TRAP
INTR INTA' RST5.5 RST7.5 SID SOD
ΕΛΕΓΧΟΣ
Σειριακή Ε/Ε
∆ΙΑΚΟΠΩΝ
8-bit Εσωτερικός ∆ιάδρομος ∆εδομένων
8 bit 8 bit
ΣΥΣΣΩΡΕΥΤΗΣ Προσωρινός Σημαίες Καταχωρητής Καταχωρητής Β Καταχωρητής C
(Καταχωρητής Α) Καταχωρητής (Flip-Flops) Εντολών
8 bit Καταχωρητής D Καταχωρητής E
8 bit
8 bit
Αποκωδικοποίηση Καταχωρητής H Καταχωρητής L
AΛΜ 8 bit
Εντολών και
Κωδικοποίηση ∆είκτης Στοίβας (SP) 16 bit
Κύκλων Μηχανής
Μετρητής Προγράμματος (PC)
16 bit
Latch ∆ιεύθυνσης
ΧΡΟΝΙΣΜΟΣ ΚΑΙ με Αύξηση/Μείωση 16 bit
ΕΛΕΓΧΟΣ
X1
X2 Γεννήτρια
Ρολογιού Ελεγχος Κατάσταση DMA RESET
Απομονωτής Απομονωτής
∆ιεύθυνσης ∆εδομένων/∆ιεύθυνσης
READY S0S1 16 bit
HOLD RESET IN 8 bit
RD WR
CLK OUT ALE IO/M HLDA RESET OUT
Α8-Α15 ΑD0-ΑD7
∆ιάδρομος ∆ιευθύνσεων ∆ιάδρομος
∆εδομένων/∆ιευθύνσεων

Οι Καταχωρητές του 8085 (Β)
Αντιστοιχία bit-mask και καταχωρητών
111 A
000 B
Αντιστοιχία bit-mask και ζευγών 001 C
καταχωρητών 010 D
Όλοι οι 011 E
καταχωρητές 100 H
είναι των 8 bits
101 L
00 B-C
01 D-E
10 H-L
11 SP

Οι Εντολές του 8085
Μετακίνηση δεδομένων – Μεταξύ καταχωρητών

Εντολή MOV (Move)
sss ή Κ
ddd
MOV Κ2, Κ1 (καταχωρητής 1 στον κατ. 2)

111 A
000 B
001 C
K2: καταχωρητής2 K1: καταχωρητής1 010 D

opcode
• 1 κύκλος
011 E
• 4 Καταστάσεις 100 H
1 1
0 0 d
0 d d
0 s s s
101 L
K2 K1

Μετακίνηση δεδομένων – Μεταξύ καταχωρητών και μνήμης

Εντολή MOV K, M
sss Κ
ή
ddd
MOV Κ, Μ (από Μνήμη σε Καταχωρητή) 111 A
000 B
001 C
K: καταχωρητής M: μνήμη (HL)
opcode • 2 κύκλοι 010 D
• 7 Καταστάσεις 011 E
1 1
0 0 d
0 d d
0 1
s 1
s 0
s 100 H
101 L
110 M


Εντολή MOV M, K
sss Κ
ή
ddd
MOV Μ, Κ (από Καταχωρητή σε Μνήμη ) 111 A
000 B
001 C
Μ: μνήμη (HL) K: καταχωρητής
opcode • 2 κύκλοι 010 D
• 7 Καταστάσεις 011 E
1 1
0 0 1
0 1 0 s s s 100 H
101 L
110 M

Μετακίνηση ∆εδομένων – Φόρτωση απ’ ευθείας
δεδομένου σε καταχωρητή
Εντολή MVI (Move Immediate)
MVI Κ, Data K αταχωρητητής

(A,B,C,D,E,H,L)
Data
K: καταχωρητής
opcode • 2 κύκλοι
1 0 d
0 0 d d0 1
s 1
s 0
s • 7 Καταστάσεις
data


Εντολές MOV M, K και MOV K, M
• MOV r, M Addr Data r Παράδειγμα:

MVI H, 20H
• MOV M, r opcode
MVI L, 00H
MVI A, 10H
ADH ADL H L
d MOV M, A
 [2000H] = 10H

Μετακίνηση ∆εδομένων – Φόρτωση απ’ ευθείας

δεδομένου σε μνήμη
MVI Μ, Data Μνήμη (HL) Data
opcode
• 3 κύκλοι
1 0 1
0 0 1 0 1s 1
s 0
s • 10 Καταστάσεις
data

Μετακίνηση ∆εδομένων – Φόρτωση απ’ ευθείας δεδομένου
στη μνήμη
Addr Data
Παράδειγμα:
opcode
data MVI H, 20H
MVI M, data
MVI L, 00H
ADH ADL H L MVI M, 10H
data
 [2000H] = 10H

Μετακίνηση δεδομένων – Φόρτωση απ’ ευθείας δεδομένου 16 bit σε

ζεύγος καταχωρητών
Εντολή LXI (Load Register Pair Immediate)
LXI RP, Data ∆ιπλός καταχωρητής

(BC, DE, HL, SP)
Data
opcode ∆ιπλός Καταχωρητής

00 B-C
• 3 κύκλοι
01 D-E
1 0 R
0 0 P0 0s 0s 1
s
Data Low • 10 Καταστάσεις 10 H-L
Data High 11 SP

Μετακίνηση δεδομένων – Φόρτωση απ’ ευθείας δεδομένου
16 bit σε ζεύγος καταχωρητών
Εντολή LXI (Load Register Pair Immediate)
LXI rp, data16
Addr Data H L
opcode LXI H, 2000H
dL
dH MVI M, 10H
 [2000H] = 10H

Μετακίνηση δεδομένων – Φόρτωση και αποθήκευση του συσσωρευτή Α
Εντολές LDA (opcode 3ΑΗ), STA (opcode 32Η),
(Load / Store Accumulator)
LDA addr 0 0 1 1 1 0 1 0 STA addr

address low
address high
A ∆ιεύθυνση A ∆ιεύθυνση
4 κύκλοι
13 Καταστάσεις

Μετακίνηση ∆εδομένων από/προς Α
LDA ∆ιεύθυνση (2 bytes)

4 κύκλοι
0 0 1 1 1 0 1 0 opcode 13 Καταστάσεις
A ∆ιεύθυνση
STA ∆ιεύθυνση (2 bytes) 4 κύκλοι

13 Καταστάσεις
0 0 1 1 0 0 1 0 opcode
A ∆ιεύθυνση

Μετακίνηση δεδομένων – Φόρτωση και αποθήκευση του
συσσωρευτή Α
Εντολές LDA, STA (Load / Store Accumulator)
Addr Data
LDA addr LDA
A Παράδειγμα:
opcode
MVI A, 10H
STA addr ADL
STA 2000H
ADH
 [2000H] = 10H
ADH ADL
d STA

Μετακίνηση ∆εδομένων από/προς ζεύγος H-L
• 5 κύκλοι
LHLD ∆ιεύθυνση (2 bytes)
• 16 Καταστάσεις
opcode
L ∆ιεύθυνση
H ∆ιεύθυνση + 1
• 5 κύκλοι
SHLD ∆ιεύθυνση (2 bytes)
L ∆ιεύθυνση
opcode
H ∆ιεύθυνση + 1

Μετακίνηση δεδομένων – Έμμεση αναφορά στη μνήμη

Εντολές LHLD, SHLD (Load / Store H-L Double)
Addr Data MVI A, 00H
LHLD addr opcode STA 1000H
SHLD addr ADL MVI A, 20H
ADH H L STA 1001H
LHLD ή
ADH ADL
dL
SHLD
LXI H, 2000H
ADH ADL+1 dH SHLD 1000H

Μετακίνηση ∆εδομένων από/προς ζεύγη καταχωρητών
• 2 κύκλοι
LDAΧ ∆ιπλός Καταχωρ.
opcode ss rp
0 0 s s 1 0 1 0 00 B-C
01 D-E
STAΧ ∆ιπλός Καταχωρ. • 2 κύκλοι

opcode
0 0 s s 0 0 1 0

Μετακίνηση δεδομένων – Φόρτωση & αποθήκευση

ζεύγους καταχωρητών
Εντολές LDAX, STAX
LDAX rp Addr Data LDAX

A Παράδειγμα:
B C
STAX rp opcode LXI B, 2000H
D E MVI A, 10H
ADH ADL STAX B
d STAX

Μετακίνηση δεδομένων μεταξύ ζευγών καταχωρητών
• 1 κύκλος
XCHG (Χωρίς όρισμα)
opcode
1 1 1 0 1 0 1 1
Αμοιβαία ανταλλαγή
περιεχομένου των
H D καταχωρητών HL και DE
L E

Αριθμητικές εντολές – Πρόσθεση καταχωρητή στον

συσσωρευτή sss r
111 A
• 1 κύκλος
ADD Καταχωρητής 000 B
• 4 Καταστάσεις 001 C
010 D
A A + K
011 E
100 H
• 1 κύκλος
ADC Καταχωρητής 101 L
A A + K + CY

Αριθμητικές εντολές – Πρόσθεση δεδομένου από τη

μνήμη στον κατ. Α
• 2 κύκλοι
ADD M
• 2 κύκλοι
ADC M • 7 Καταστάσεις
M e m o ry
opcode
A A + M:((H)(L)) + CY
1 0 0 0 1 1 1 0

Αριθμητικές Εντολές – Πρόσθεση απ’ ευθείας δεδομένου
ADI Data • 2 κύκλοι

opcode
A A + Data
1 1 0 0 0 1 1 0
data
• 2 κύκλοι
ACI Data
opcode
A A + Data + CY
1 1 0 0 1 1 1 0
data

Αριθμητικές Εντολές – Αφαίρεση με ή χωρίς δανεικό
SUB Καταχωρητής SUB M

A A - K
SBB Καταχωρητής SBB M

A A - K - CY

Αριθμητικές Εντολές – Αφαίρεση άμεσου δεδομένου από

τον συσσωρευτή
SUI Data SBI Data

Αριθμητικές Εντολές - Εντολές αυξομείωσης κατά 1
INR Καταχωρητής DCR Καταχωρητής
INR M DCR M

Αριθμητικές Εντολές – Εντολές που επιδρούν σε ζεύγη
καταχωρητών
INX Ζεύγος Καταχ. DCX Ζεύγος Καταχ.

π.χ. INX H: HL HL + 1 Π.χ. DCX B: BC BC - 1
ss rp
DAD Ζεύγος Καταχ. 00

01
B-C
D-E
10 H-L
HL HL + Ζεύγος Καταχ.
11 SP

Λογικές Εντολές – Πράξη AND
ΑΝΑ Καταχωρητής ΑΝΑ M

A A Λ K A A Λ HL
ANI Data
A A Λ Data

Λογικές Εντολές – Πράξη ΟR
ORA Καταχωρητής ORA M

A A V K A A V HL
ORI Data
A A V Data

Λογικές Εντολές – Πράξη XOR
XRA Καταχωρητής XRA M

A A K A A HL
XRI Data
A A Data

Εντολές Σύγκρισης (γίνεται αφαίρεση αλλά το αποτέλεσμα δεν
καταχωρείται, παραμένει η ενημέρωση των σημαιών)
CMP Καταχωρητής CMP M

A - K Σύγκριση με δεδομένο
στη μνήμη
CY=1 αν Α<Κ
CY=0 αν Α>Κ CPI Data
Ζ=1 αν Α=Κ Σύγκριση με
Το περιεχόμενο άμεσο δεδομένο
του Α δεν αλλάζει

Εντολές άλματος – Άνευ συνθήκης
1 1 0 0 0 0 1 1
JMP Address (2 bytes) address low
address high
PC Address
1 1 0 0 1 1 0 1
CALL Address (2 bytes) address low
address high
SP-1 PCH
SP-2 PCL
Κλήση υπορουτίνας
Επιστροφή με RET
SP SP - 2
PC Address

Εντολές άλματος υπό συνθήκη:
JNZ JNC JPO JP Address

Z=0 CY=0 P=0 S=0
JZ JC JPE JM Address
Z=1 CY=1 P=1 S=0
Συνθήκη (που όταν ισχύει γίνεται άλμα)

• ΝΖ – Μη μηδενικό αποτελ. (Z=0) • Ζ – Mηδενικό αποτέλεσμα (Z=1)
• ΝC – Όχι κρατούμενο (CY=0) •C – Kρατούμενο (CY=1)
• PO – Ισοτιμία περιττή (P=0) • PE – Ισοτιμία άρτια (P=1)
• P – Θετικό αποτέλεσμα (S=0) • M – Αρνητικό αποτέλεσμα (S=1)

Εντολές περιστροφής
CY Α
α7 α7 α6 α5 α4 α3 α2 α1 α0
RLC
α6 α5 α4 α3 α2 α1 α0 α7
Α CY
RRC α7 α6 α5 α4 α3 α2 α1 α0 α0
α0 α7 α6 α5 α4 α3 α2 α1

Εντολές περιστροφής μέσω κρατουμένου
CY Α
RAL α7 α7 α6 α5 α4 α3 α2 α1 α0
α6 α5 α4 α3 α2 α1 α0 CY
Α CY
RAR α7 α6 α5 α4 α3 α2 α1 α0 α0
CY α7 α6 α5 α4 α3 α2 α1

Εντολές συμπληρώματος ως προς 1 και χειρισμού σημαίας

κρατουμένου
CMA A A
CMC CY CY
STC CY 1

Χρηματοδότηση
Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα

πλαίσια του εκπαιδευτικού έργου του διδάσκοντα.
Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα» του ΕΜΠ έχει
χρηματοδοτήσει μόνο την αναδιαμόρφωση του υλικού.
Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού
Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και
συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση
(Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους.

mP2 - 8085

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

mP2 - 8085

Uploaded by

Copyright:

Available Formats

Συστήματα Μικροϋπολογιστών

Το παρόν εκπαιδευτικό υλικό υπόκειται σε

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Εσωτερική Αρχιτεκτονική του 8085

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

IO/M RD IO/M RD WR RD WR IO/M

μP ROM RAM I/O

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Το Data Bus και τα 8

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Κύκλος Μηχανής 1 Κύκλος Μηχανής 2 Κύκλος Μηχανής 3 Κύκλος Μηχανής 4

OPCODE FETCH M-READ M-READ M-WRITE

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ALE Address ROM In/Out Input

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

M1 (Opcode Fetch) M2 (Read) M3 (Read) M4 (Write)

A8-A15 10H 10H 10H 40H

AD0-AD7 50H 32H 51H 20H 52H 40H 20H 30H

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

INTR INTA' RST5.5 RST7.5 SID SOD

8-bit Εσωτερικός ∆ιάδρομος ∆εδομένων

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Αντιστοιχία bit-mask και ζευγών 001 C

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Μεταξύ καταχωρητών

MOV Κ2, Κ1 (καταχωρητής 1 στον κατ. 2)

K2: καταχωρητής2 K1: καταχωρητής1 010 D

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Μεταξύ καταχωρητών και μνήμης

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Μεταξύ καταχωρητών και μνήμης

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

MVI Κ, Data K αταχωρητητής

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Μεταξύ καταχωρητών και μνήμης

• MOV r, M Addr Data r Παράδειγμα:

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση ∆εδομένων – Φόρτωση απ’ ευθείας

MVI Μ, Data Μνήμη (HL) Data

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Φόρτωση απ’ ευθείας δεδομένου 16 bit σε

LXI RP, Data ∆ιπλός καταχωρητής

opcode ∆ιπλός Καταχωρητής

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

LXI rp, data16

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

LDA addr 0 0 1 1 1 0 1 0 STA addr

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

LDA ∆ιεύθυνση (2 bytes)

STA ∆ιεύθυνση (2 bytes) 4 κύκλοι

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Έμμεση αναφορά στη μνήμη

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

STAΧ ∆ιπλός Καταχωρ. • 2 κύκλοι

ΜΑΘΗΜΑ: ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΘΗΓΗΤΗΣ: Κ. ΠΕΚΜΕΣΤΖΗ

Μετακίνηση δεδομένων – Φόρτωση & αποθήκευση

LDAX rp Addr Data LDAX