Національний технічний університет України

«Київський політехнічний інститут імені Ігоря

Сікорського» Факультет інформатики та обчислювальної
техніки
Кафедра обчислювальної техніки

Самостійна робота студента

з предмету: «Архітектура комп'ютерів 2. Процесорри»

Виконав:
студент групи ІО-11
Володін Валерій
Номер залікової книжки: 1105
Перевірила
: Ткаченко Валентина
Василівна

Київ 2023
Обчислення варіанту:
Номер залікової книжки: 1105
В двійковій системі: 10001010001
Варіант: 1

Відповіді на питання.

1. Яка система називається комп’ютером?

Комп’ютер – це система з програмним керуванням, призначена для
обробки інформації.

2. Що таке архітектура комп’ютера? Рівні опису архітектури

МПС. Архітектура комп'ютера - це конфігурація основних програмних
та апаратних компонентів схеми з розподілом функцій між ними з
урахуванням їх особливостей та можливостей та способів взаємодії.
Має два рівні опису: мікропрограмний (де реалізовано виконання команд,
наприклад, регістри, суматори, дешифратори) та архітектурний
(оперативна пам’ять, зовнішній пристрій, керуючий процесор пам’яті)

3. Що таке алгоритм, програма, команда ?

Алгоритм – це послідовність дій, що спрямовані на виконання задачі.
Програма – набір послідовних команд, що спрямовані на виконання
задачі. Команда – інформаційне слово, що містить закодовану
інформацію про саму операцію, фізичне місце розміщення операндів і
результатів та спосіб визначення адреси команди.

4. Фон-Неймана ? Основні блоки. Призначення.

Архітектура Фон-Неймана або принстонська архітектура, визначається
використанням загальної основної (оперативної) пам’яті для зберігання
програм і даних, що дозволяє оперативно і ефективно перерозподіляти її
об’єм в залежності від вирішуваних задач в кожному конкретному
випадку. Основні блоки:
- ЗП – запом’ятовуючий пристрій;
- ПД – пам’ять даних;
- УУ – пристрій управління;
- АП – пристрій для виконання арифметичних операцій.
Призначення:
- ЗП: місце, де зберігаються інструкції програм та дані, які
використовуються в процесі виконання програми. ЗП є тимчасовим
сховищем для інформації, яка зберігається впродовж виконання
програм.
- ПД: місце, де зберігаються дані, що можуть бути використані
програмою. Це може включати як вхідні дані, так і вихідні дані, а
також проміжні результати обчислень.
- УУ: відповідає за управління виконанням програми. Він зчитує
інструкції з пам'яті, розпізнає їх та виконує відповідні операції. УУ
керує послідовністю виконання інструкцій та взаємодіє з іншими
блоками системи.
- АП: виконує арифметичні та логічні операції над даними. Він
зазвичай включає арифметико-логічний пристрій (АЛП), який обробляє
числові операції.

5. Основний принцип програмного управління.

Програми і дані вводяться в систему за допомогою пристрою
вводувиводу і зберігаються в загальній пам'яті даних (ПД).
Обчислювальний процес управляється спеціальними програмами, які
виконуються пристроями управління (ПУ), яке формує керуючі сигнали,
які надходять на всі функціональні вузли МПС.

6. Спрощена структурна схема мікропроцесорної системи

(МПС). Призначення основних блоків.
- Мікропроцесор - призначений для виконанням операцій та
керуванням виконанням програм.
- Пам’ять (ОЗП) - для тимчасового зберігання даних, ЗП –
для довготри-валого зберігання даних.
- ІВВ (інтерфейс вводу-виводу) - призначений для взаємодії із
зовнішніми пристроями.
- ШД (шина даних) - призначена для передачі даних між
процесором, пам'яттю та ІВВ.
- ША (шина адрес) - призначена для передачі адрес комірок пам’яті.
- ШУ (шина управління) - для координації роботи, передачі
сигналів управління, керуванням обміном даних.

7. Обмін інформацією в МПС. Що таке магістральні протоколи?

У контексті обміну інформацією в МПС магістральні протоколи
визначають правила та формати передачі даних між пристроями чи
системами в мережі. Магістральна передавальна система (МПС)
забезпечує комунікацію між різними підсистемами або
компонентами комп'ютерної системи.
Магістральні протоколи визначають стандарти для вигляду, передачі та
отримання даних на магістралі, включаючи правила кодування та
декодування, формати пакетів, методи обробки помилок та інші
параметри, необхідні для ефективного обміну інформацією.
8. Структурна схема інтерфейса модуля пам’яті для систем
с розділеними ША, ШД.

Спрощена структурна схема модуля пам’яті даних. Системна магістраль

розподілена. Шина даних n – розрядна, шина адреси – m –розрядна. ВМ –
сигнал вибір модуля. СА – селектор адреси.

9. Двухступеневий тригер; для чого тригер має дві ступені?

Двоступеневий тригер - це підтип кожного з виду тригерів,
призначений для використання у синхронних тактованих
системах. Їхня структура включає 2 звичайних тригерів, спершу
інформація записується у перший, а після перемикання тактового
сигналу – у інший, котрий під’єднаний до виводу інформації. Це
необхідно для побудови сихнронних систем з чітким тактовим
сигналом.

10. Функції збудження тригерів D, T, J-K. Привести умовне

графічне позначення (УГП) тригерів.

1. Тригер D (Data Trigger): Функція збудження: Стан тригера D

залежить від вхідного сигналу D (дані).
Принцип роботи: Якщо D = 1, тригер збуджується, а на виході виводиться
стан, ідентичний D. Якщо D = 0, стан тригера залишається незмінним.
2. Тригер T (Toggle Trigger): Функція збудження: Стан тригера T
залежить від вхідного сигналу T (перемикач).
Принцип роботи: Якщо T = 1, тригер перемикається, і стан виходу
змінюється на протилежний. Якщо T = 0, стан тригера залишається
незмінним.
3. Тригер J-K: Функція збудження: Збудження тригера J-K залежить
від вхідних сигналів J (джерело) та K (контроль).
Принцип роботи: Залежно від стану J і K, тригер може змінювати свій
стан або залишатися незмінним. Існують спеціальні стани (0-0 та 1-1), які
можуть призводити до зміни стану тригера або його збереження.

11. Дешифратор.

Дешифратор - це комбінаційне цифрове пристрій, яке використовується

для розкодування вхідного коду та вибору одного з можливих вихідних
сигналів на основі цього коду. Він має n входів і 2^n виходів, де n - це
кількість входів. Дешифратор розшифровує вхідний бінарний код і
активує лише один з виходів, відповідно до вхідного коду.

12. Шифратор.

Шифратор - це комбінаційний цифровий пристрій, який призначений для

перетворення вхідних сигналів у вихідний код. Він має n входів і 2^n
виходів, де n - це кількість вхідних ліній. Кожен вихід може бути
активований або вимкнений в залежності від конкретного вхідного стану.
Шифратори використовуються для кодування вхідних сигналів у
відповідні вихідні коди і зазвичай використовуються в цифрових
логічних схемах для адресації, керування та інших задач.

13. Мультиплексор.

Мультиплексор (MUX) - цифровий пристрій, що обирає один із багатьох

вхідних сигналів і передає його на вихід. Він має вхідні дані, управління і
вихід. Управління визначає, який вхід активується на виході, зазвичай це
використовується для перемикання між різними джерелами даних.
Мультиплексори є важливою складовою в цифровій електроніці та
логічних схемах, зокрема в мікропроцесорах, зберіганні даних,
комутаційних пристроях і т. д. Вони дозволяють раціонально
використовувати обмежену кількість виводів для передачі даних з
багатьох джерел.

14. Демультиплексор.

Демультиплексор (Demux) - це пристрій, який приймає один вхідний

сигнал і пересилає його на один з можливих виходів в залежності від
стану управління. Він дозволяє "розкодувати" вхідний сигнал і вибрати,
на який вихід відправити цей сигнал. Наприклад, якщо управління вказує
на вибір другого виходу, то вхідний сигнал буде виведений на другому
виході, і всі інші виходи будуть вимкнені. Демультиплексори
використовуються для розподілу даних на різні шляхи або пристрої в
цифрових схемах.
15. Шинний формувач.

Шинний формувач - це пристрій, який використовується для підсилення

та формування сигналів, щоб передавати дані по шині в цифрових
системах. Він покращує якість сигналу і забезпечує надійну передачу
даних між різними пристроями на шині, зменшуючи можливість
помилок і пошкодження даних під час передачі. Шинні формувачі також
можуть включати захисні функції для забезпечення безпеки системи.
Вони широко використовуються в комп'ютерах, мікроконтролерах та
інших цифрових пристроях.

Вирішення задач:
Пример 1.2: побудувати модуль пам’яті (МП) ємністю (512К *8) для
реализации загальної пам'яті ємністю 4 Мб. Шини адреси та даних
сумісні.
- Протокол читання даних з пам’яті (привести часову діаграму).
- Протокол запису даних в пам’ять (привести часову
діаграму). (для студентів , у яких номери заліковок мають в
кінці «1»)

Крок 1. Обчислення.
2 20 22
4Мб = 2 * 2 =2 ⇒ m = 22
9 10
19
512𝐾 = 2 * 2 =2 ⇒ m2 = 19
22 19 3
Кількість модулів пам’яті: 2 /2 =2 = 8 ⇒ 𝑚1 = 𝑙𝑜𝑔 8 = 3
2
Крок 2. Схема.

Крок 3. Протокол читання даних з пам’яті та запису даних у пам’ять

(часова діаграма)
Приклад 1.3.1. Побудувати лічильник з коефіцієнтом перерахунку
0-1-4-6-7; Використовувати тригер J-K.Побудувати часову діаграму.

Таблиця станiв
Рис. 1.3.1 Функціональна схема лічильника

Рис. 1.3.2 Часова діаграма

Приклад 1.4.2. Побудувати 5 –розрядний регіст з зсувом на 2
розряди вліво..
(Для студентів , у яких номери заліковок мають в кінці «1»)