Professional Documents
Culture Documents
АрхЕОМтаОКМ Л7 - Л8 - 2021
АрхЕОМтаОКМ Л7 - Л8 - 2021
– модульність побудови;
– магістральність;
– іерархія управління.
Загальні принципи побудови ЕОМ
Децентралізація управління
передбачає
Цей цикл виконується постійно, незмінно, він неподільний, і саме він називається процесом.
Недоліки класичної архітектури ЕОМ фон Неймана
Параметри
• Зовнішньої шини (шин) та інтерфейсів: розрядність, частота (FBUS)
• Напруга живлення (або кілька)
• Енергоспоживання, питоме споживання: Вт/флоп, Вт/операцію, Гфлопс/Вт
• Корпус (тип корпусу за ISO = розміри, кількість і тип висновків)
• Показник продуктивност:і Гфлопс / ГГц
Параметри мікропроцесорів. Швидкодія
MIPS (англ. Million Instructions Per Second) — одиниця виміру швидкодії, що дорівнює
одному мільйону інструкцій на секунду. Якщо вказано швидкодію в MIPS, то, як
правило, вона показує, скільки мільйонів інструкцій на секунду виконує процесор в
деякому синтетичному тесті.
FLOPS (або flops или flop/s)(акронім від англ. Floating point Operations Per Second) —
величина, яка використовується для вимірювання продуктивності комп'ютерів, що
показує, скільки операцій з плаваючою комою в секунду виконує дана обчислювальна
система.
Як і більшість інших показників продуктивності, ця величина визначається шляхом
запуску на випробуваному комп'ютері тестової програми, яка вирішує завдання з
відомою кількістю операцій і підраховує час, за який її було вирішено.
Найбільш популярним тестом продуктивності є програма LINPACK.
Параметри мікропроцесорів. Швидкодія
Апаратна частина:
1. Системне ядро, до складу якого входять:
◼ ЦП;
◼ 2 – 3х-канальних таймера;
◼ 2 контролера переривань з 8-а рівнями кожний;
◼ порти вводу/виводу;
◼ CMOS пам’ять;
◼ годинник реального часу;
◼ контролер клавіатури.
Апаратні складові ЕОМ
2. Модулі розширення:
◼ Контролери накопичувачів.
◼ Накопичувачі.
◼ Відеоадаптери.
◼ Мережеві адаптери.
Програмна частина:
◼ BIOS.
◼ POST.
◼ BIOS SETUP.
Алгоритм первинної ініціалізації ЕОМ
1. Включення живлення.
2. Самодіагностика, ідентифікація, перевірка процесора.
3. Перевірка та ініціалізація системного ядра.
4. Включення механізму Plug and Play.
5. Перевірка та ініціалізація відеоадаптера.
6. Перевірка CMOS пам'яті та годинника реального часу.
7. Визначення обсягу та перевірка оперативної пам'яті.
8. Перевірка клавіатури, ініціалізація портів (LPT, COM).
9. Ініціалізація дискових накопичувачів.
10. Перевірка модулів розширення BIOS.
11. Включення механізму APR.
12. Виклик системного завантажувача.
13. Завантаження ОС.
Функциональная и структурная организация ЭВМ
программно-аппаратными
-
программными средствами.
-
Функциональная и структурная организация ЭВМ
CPU
North
Bridge
South
Bridge
South
Bridge
CPU
Scheduler Buffer
Memory
Controller
Channel 0 Channel 1
Функціональна та структурна організація ЕОМ
центральні та периферійні
Центральні пристрої — повністю електронні.
НЖМД
Голографическая память
НГМД НМЛ Оптические диски
Данные
1 1 1 0 1 0 0 0 1
Поток
Биты С
Биты Д
Матрица штырьковыхвыводов
Land grid array,LGA
Операції:
- занесення в стек (PUSH);
- витяг із стеку (POP);
- виконання дій на стеком (витяг операндів з вершини стеку, виконання
дій, розміщення результату у вершину стеку)
Для виконання арифметичних операцій їх перетворюють у постфіксну
форму (так звана "польский запис").
Операции:
- занесение в аккумулятор (LOAD);
- извлечение из аккумулятора (STORE);
- выполнение действий над операндами (извлечение первого
операнда из аккумулятора, извлечение второго операнда из ОП и
помещение во временный теневой регистр TMP, выполнение
действий, помещение результата в аккумулятор).
Для данной архитектуры возможны варианты размещения операндов: оба операнда в памяти; один операнд в
памяти и один в РОН; оба операнда в РОН.
Класифікація Фенга
Instructions Data
Потік інструкцій визначається як послідовність інструкцій, що
виконується процесором.
Потік даних визначається як трафік даних, яким обмінюються
пам'ять і блок обробки.
Типи таксономії Флінну
ADDR: Address
Одиночний потік команда та одиночний потік даних
(Single Instruction Single Data, SISD)
Одноадресний формат команд
AR IP IP
DR M[AR] || IP IP + 1
AR
IR DR
DECODER IR.OP
MEMORY
AR IR.ADDR
DR M[AR]
OP ADDR MDR A
A DR
DECODER ALU
Одиночний потік команда та одиночний потік даних
(Single Instruction Single Data, SISD)
Одноадресний формат команд
AR IP IP
DR M[AR] || IP IP + 1
AR
IR DR
DECODER IR.OP
MEMORY
AR IR.ADDR
DR M[AR]
OP ADDR MDR A
A A + DR
DECODER ALU
Одиночний потік команда та одиночний потік даних
(Single Instruction Single Data, SISD)
SISD Stack Machine
MEMORY
OP ADDR DR Stack
1
2
ALU 3
DECODER 4
Одиночний потік команда та одиночний потік даних
(Single Instruction Single Data, SISD)
Stack Machine
PUSH
? ST[4] || “||” паралельне виконання
IP
ST[4] ST[3] ||
ST[3] ST[2] || AR
ST[2] ST[1] ||
ST[1] DR ||
MEMORY
LOAD X
AR IP
OP ADDR DR Stack
DR M[AR] || IP IP + 1 1
IR DR 2 ST
3
DECODER IR.OP DECODER
ALU
4
AR IR.ADDR
DR M[AR]
PUSH
Одиночний потік команда та одиночний потік даних
(Single Instruction Single Data, SISD)
Stack Machine
POP
DR ST[1] || “||” паралельне виконання
IP
ST[1] ST[2] ||
ST[2] ST[3] || AR
ST[3] ST[4] ||
ST[4] 0
MEMORY
STORE X
AR IP
DR Stack
DR M[AR] OP ADDR
1
IR DR 2
3
DECODER IR.OP DECODER
ALU
4
AR IR.ADDR
POP
M[AR] DR
Приклад
112
Add MEMORY
Store X
OP ADDR DR Stack
На початку виконання програми
ALU
Add
Stack
Store X OP ADDR DR
1
ALU
DECODER
Приклад
114
Add
Stack
Store X OP ADDR DR
2
1
ALU
DECODER
Приклад
115
Add 23__
Stack
Store X OP ADDR DR
2
3
ALU
DECODER
Приклад
116
Add 3___
Stack
Store X OP ADDR DR
3
ALU
DECODER
Приклад
117
Add 3___
Stack
Store X 3___ OP ADDR DR
3
ALU
DECODER
Приклад
118
Add 3___
Stack
Store ____ OP ADDR DR
ALU
DECODER
Одиночний потік команда та множинний потік даних
(Single Instruction Multiple Data, SIMD)
SIMD-модель паралельних
обчислень складається з двох
частин:
пристрій управляння,
побудований за звичайною
моделлю фон Неймана
масив процесорів
Один і той же потік даних проходить через лінійний масив процесорів, які виконують
різні потоки інструкцій
На практиці не існує жодної життєздатної
MISD-машини
Рівень 6 - Користувальницький:
Призначений для організації виконання
програм та надання інтерфейсу
користувача особам, для яких розроблено
апаратний або програмний продукт.
Рівень 5 – Рівень мов високого рівня:
Це рівень мов комп’ютерного
програмування, які завантажуються на
комп’ютер і розроблені для задовільнення
та відображення вимог користувача під час
написання програм.
Рівні ієрархії комп’ютерів
processor … processor
Один потік інструкцій – множина даних (SIMD)
network
processor …
… memory
memory
Паралельні типи архітектур
Мультипроцесор з розподіленою пам'яттю Кластер із SMP-систем
memory
Суперкомп’ютери: масивно-паралельні системи
Значні за обсягом
програми з великою
кількістю паралелізму
Усі рівні зосереджені в
одному комутаторі:
Aries – 48-портовий
комутаційний вузол
Суперкомп’ютери
Многопроцессорные параллельные
вычислительные системы