Professional Documents
Culture Documents
HCM
KHOA ĐIỆN – ĐIỆN TỬ
a. Sơ đồ mạch
Hình 1.1.a cho thấy sơ đồ CMOS và ký hiệu của cổng Inverter (NOT) sử dụng
transistor nMOS và transistor pMOS.
Hình 1.1.a (a). Cho thấy ký hiệu thường dùng trên các mạch điện tử. Có biểu thức logic
Y = A(đảo).
Hình 1.1.a (b). Cho thấy sơ đồ cổng biểu diễn ở dạng CMOS. Thanh ngang ở trên cùng
cho biết dòng điện VDD và hình tam giác ở phía dưới cho biết GND, cổng nằm trên là
pMOS dưới là nMOS.
1
Hình 1.2 Hoạt đổng của cổng NOT
- Khi tín hiệu đầu vào A bằng 0, transistor nMOS sẽ ở trạng thái tắt vì nMOS chỉ
hoạt động khi G vào mức cao, pMOS đang ở trạng thái mở vì pMOS hoạt động nghĩ G
mức thấp. Do đó, đầu ra Y sẽ được kéo lên mức logic '1' vì nó được kết nối với nguồn
điện VDD.
- Ngược lại, khi A có giá trị là 1, transistor nMOS sẽ ở trạng thái mở, trong khi
transistor pMOS sẽ ở trạng thái tắt. Điều này dẫn đến việc đầu ra Y được kéo xuống
mức logic '0'. Thông tin này được mô tả chi tiết trong Bảng 1.1 dưới đây.
2
Hình 1.3 Sơ đồ mạch điện của cổng NOT
Như đã trình bày ở phần 1.1, cổng Inverter có một ngõ vào A và một ngõ ra
Y. Cổng bao gồm một transistor PMOS và một transistor NMOS mắc nối tiếp
nhau. Body của transistor pMOS thì được nối lên VDD, còn body của transistor
nMOS thì được nối xuống GND.
thiết lập thông số W/L của transistor nMos là mặc định. Ứng với W = 1.3um và
L = 0.12um. Vì độ linh hoạt của pMos thấp hơn nMos nên ở đây tôi thiết lập kích
thước của pMos lớn hơn nMos 2.4 lần. Việc này thể hiện ở chỗ thông số W của
pMos được đặt là 2.3um.
Sau khi đã hoàn tất vẽ mạch và kiểm tra lỗi, ta đóng gói mạch điện theo ký hiệu
đã đề cập như hình bên dưới.
3
1.2.2. Mô phỏng và đánh giá.
Sử dụng nguồn điện VDC tăng dần từ 0V – 1.2V làm ngõ vào cho cổng Inverter
trên. Quan sát điện áp ngõ ra ở cổng Y.
4
Hình 1.7 Kết quả mô phỏng đặc tuyến DC cổng NOT
Nhật xét: Khi áp ngõ vào tại A tăng tuyến tính từ 0V – 1.2V thì điện áp ngõ ra
chuyển trạng thái từ mức logic cao (1.2V) xuống mức thấp (0V) theo biểu đồ bên
trên.
Theo lý thuyết thì tại điểm cắt nhau giửa đường thẳng A và đường cong Y tại vị
trí có điện áp VDD/2 hay 0.6V. Thực tế mô phỏng thu được kết quả tại điểm có
điện áp 0.614V, có sự chênh lệch nhỏ so với lý thuyết. Nguyên nhân có thể ở sự
cài đặt các thông số của các Transistors Mos.
Thực hiện mô phỏng trong 10 chu kỳ xung ngõ vào tương đương 200ns, quan
sát sự thay đổi của ngõ ra tại Y, so sánh với bảng trạng thái đã đề cập bên trên.
6
Điện áp ở mức thấp của ngõ ra Y = - 30u V.
Điện áp ở mức cao của ngõ ra Y = 1.2V
1.2.2.3. Tính toán độ trễ và đánh giá công suất
a. Tính toán độ trễ (delay)
7
b. Tính toán công suất
Công suất tức thời: Tại các thời điểm chuyển mạch, cả 2 transistors dẫn bảo
hòa, do đó dòng điện rất lớn (Short – circuit) dẫn đến công suất tức thời tại vị trí
này rất lớn. Theo hình trên, công suất tức thời đỉnh đạt 6.383 nW, những thời
điểm còn lại công suất rất thấp vì dòng điện thấp.
Công suất trung bình: Công suất trung bình của cổng Inverter khi hoạt động
trong suốt 200ns đo được là P-avg = 79.45 pW
8
c. Inverter khi có tụ ngõ ra
Đầu tiên ta xét các chỉ số của một Inverter khi chưa mắc tụ.
9
Hình 1.18 Công suất cổng Inverter khi chưa có tụ.
10
Lắp thêm ở ngõ ra một tụ có điện dung thấp để quan sát mức thay đổi delay và
công suất.
11
Hình 1.22 tpdf khi có tụ
Nhận xét : Với giá trị điện dung của tụ ở mức 1 pF tuy nhiên delay của cổng
Inveter này tăng lên rất nhiều
Nhận xét: với công suất trung bình đã tăng lên rất nhiều
12
Ta thấy công suất tức thời tăng không quá nhiều tuy nhiên thời gian tụ nạp và
xả dòng điện được duy trì nên công suất tác dụng rất lớn dẫn đến công suất trung
bình tăng cao.
13
Có thể thấy vì delay quá cao mà sóng ngõ ra không còn giống sóng vuông,
công suất cũng tăng và xuất hiện gần như toàn bộ thời gian dẫn đến công suất
trung bình tăng.
14