Bài Giảng Môn Cấu Kiện Điện Tử

BÀI GIẢNG MÔN HỌC
CẤU KIỆN ĐIỆN TỬ
GV: GVC.ThS Đinh Thị Nhung

BM. Công nghệ Điện tử & Kỹ thuật Y sinh
Viện Điện tử - Viễn thông
Trường Đại học Bách Khoa Hà Nội
Email: nhung.dinhthi@hust.edu.vn
Ø.3
Thông tin chung về môn học
. Tên học phần: Cấu kiện điện tử
. Mã học phần: ET2040
. Khối lượng: 3(3-0-1-6)
. Đối tượng: Sinh viên ngành Điện tử - Viễn thông
. Cần học trước: Vật lý điện tử

. Sẽ cần cho: Điện tử tương tự I, Điện tử số, v. v.
. Đánh giá kết quả:

– Quá trình 30%: thi giữa kỳ, điểm danh: không vắng buổi nào
cộng 1, vắng 1,2 buổi không cộng điểm, vắng 3, 4 buổi trừ 1, vắng
từ 5 buổi trở lên trừ 2
– Cuối kỳ 70%: thi tự luận
Ø.4
Mục tiêu và chuẩn đầu ra
. Mục tiêu:
– Cung cấp cho sinh viên kiến thức về cấu tạo, nguyên lý, đặc
tuyến, mô hình, tham số của …
– … diode bán dẫn, transistor lưỡng cực, transistor trường, vi
mạch, cấu kiện quang điện tử
. Đóng góp vào chuẩn đầu ra chương trình đào tạo:
– Sử dụng: khả năng áp dụng kiến thức cơ sở (toán, vật lý, xác
suất thống kê) để mô tả, tính toán, và mô phỏng các hệ thống
điện tử, viễn thông; các quá trình và sản phẩm kỹ thuật trong
lĩnh vực Điện tử - Viễn thông (nội dung 1.1)
– Giảng dạy: khả năng áp dụng kiến thức cơ sở lý thuyết mạch,
trường điện từ, cấu kiện và linh kiện điện tử để nghiên cứu và
phân tích các hệ thống điện tử, viễn thông, các quá trình và sản
phẩm kỹ thuật trong lĩnh vực Điện tử - Viễn thông (nội dung 1.2)
– Giảng dạy: khả năng thử nghiệm, nghiên cứu, và khám phá tri
thức (nội dung 2.2)
Ø.5
Cấu trúc học phần
. Xây dựng theo đề cương chuẩn của môn học
. Gồm 7 chương:
– Chương 1: Giới thiệu tổng quan (1)
– Chương 2: Chất bán dẫn và diode bán dẫn (5)
– Chương 3: Transistor tiếp xúc lưỡng cực – BJT (9)
– Chương 4: Transistor hiệu ứng trường – FET (6)
– Chương 5: Vi mạch tương tự (9)
– Chương 6: Vi mạch số (9)
– Chương 7: Cấu kiện quang điện tử (6)
. Tài liệu chính:
– Slide: do giảng viên cung cấp
– Giáo trình:
• Tên sách: GIÁO TRÌNH CẤU KIỆN ĐIỆN TỬ
• Tác giả: GS. Nguyễn Đức Thuận và PGS. Vũ Duy Hải
Ø.6
Tài liệu tham khảo
. Giáo trình Cấu kiện điện tử, tập 1. GS. Nguyễn Đức
Thuận và PGS. Vũ Duy Hải. Bản thảo, sắp xuất bản
. Electronic Devices and Circuit Theory, 9th Ed.
Robert Boylestad, Louis Nashelsky. Prentice Hall,
2005
. Introductory Electronic Devices and Circuit, 7th Ed.
Robert T. Paynter. Prentice Hall, 2005
. Op-Amps and Linear Integrated Circuits, 4th Ed.
Ramakant A. Gayakwad. Prentice Hall, 2000
. Digital Fundamentals, 9th Ed. Thomas L. Floyd.
Prentice Hall, 2005
BÀI GIẢNG CẤU KIỆN ĐIỆN TỬ
CHƯƠNG 1
GIỚI THIỆU TỔNG QUAN
GV: ThS. Đinh Thị Nhung

I.2/7
Cấu kiện điện tử là gì?
. Cấu kiện điện tử là các phần tử rời rạc hay tích

hợp có thể được kết nối với nhau để tạo thành
các mạch điện và thiết bị điện tử
I.3/7
… có những loại nào?
. Có nhiều cách phân loại:
– Dựa trên ứng dụng:
• Thụ động: không có khả năng điều khiển, khuếch đại
• Tích cực: có khả năng điều khiển dòng/áp, khuếch đại
– Dựa trên loại tín hiệu làm việc: tương tự hay số
– Dựa trên đặc tuyến: tuyến tính hay phi tuyến
– Dựa trên kỷ nguyên công nghệ: chân không, bán dẫn,
vi mạch mật độ cực lớn, v. v.
. Hay dùng: phân loại theo chức năng
– Như: cảm biến (sensor), chuyển đổi (converter/
transducer), khuếch đại (amplifier), xử lý (processor),
chấp hành (actuator), thu phát (transmitter/receiver),
bảo vệ (protector), v. v.
I.4/7
Để sử dụng cấu kiện, ta cần biết gì?
. Chức năng của cấu kiện và các mạch ứng dụng
. Thông số đặc trưng của linh kiện:
– Vào/ra: trở kháng, điện áp, dòng điện, công suất, tần số, v. v.
– Quan hệ vào-ra: hệ số truyền đạt, hàm truyền đạt, đặc tuyến
truyền đạt, v. v.
– Thông số khác: độ nhạy, độ chống nhiễu, độ trôi, v. v.
. Thông tin về vùng làm việc:
– Thông số khi hoạt động liên tục: nên sử dụng
– (Giá trị cho phép ở chế độ xung: thường > chế độ liên tục)
– Các giá trị cực đại: không được phép vượt quá
. Thông tin phi điện: hình dáng, số chân, kiểu đóng vỏ,
kích thước, khối lượng, vật liệu, tuổi thọ, dải nhiệt độ
và độ ẩm cho phép, v. v.
I.5/7
Xu thế của lĩnh vực điện tử là gì?
. Cấu kiện điện tử:
– Tăng: độ chính xác, hiệu suất, độ tích hợp, công nghệ mới
– Giảm: kích thước, giá thành, độ phức tạp (về mặt sử dụng)
. Mạch điện tử:
– Vi mạch hóa  kích thước ↓, độ chính xác ↑, độ tin cậy ↑
– Modul hóa  tiện sử dụng, tiện thay thế, tiện nâng cấp
– Chuyên biệt hóa  tối ưu cho từng ứng dụng
. Thiết bị điện tử:
– Tăng: thẩm mỹ, tính năng, tiện dụng, ứng dụng công nghệ và
giải pháp mới
– Giảm: kích thước, khối lượng, độ phức tạp (về mặt sử dụng)
– Khác: chất lượng rất cao? giá rất rẻ? rất bền bỉ?
 Đáp ứng nhanh nhu cầu ngày càng cao và thay đổi
liên tục của con người
I.6/7
Học cấu kiện điện tử để làm gì?
. Để nắm được các tế bào gốc tạo nên công nghiệp

điện tử ngày nay, cụ thể:
– Biết các cấu kiện cơ bản
– Biết các khái niệm chuyên ngành, các quy ước chung
– Hiểu vai trò và ý nghĩa của các thông số kỹ thuật
– Hiểu các nguyên lý gốc, cơ chế hoạt động nền tảng
– Áp dụng để phân tích các mạch điện đơn giản
. Để có kiến thức cơ sở cho các môn tiếp theo
. Để tiến tới:
– Tự tìm hiểu các linh kiện tổ hợp phức tạp
– Tự phân tích được nguyên lý các mạch điện thực tế
I.7/7
G V: GVC.ThS. Đinh Thị Nhung

CHƯƠNG 2
CHẤT BÁN DẪN VÀ

DIODE BÁN DẪN
GV: ThS. Đinh Thị Nhung

II.2/89
Nội dung chương
1. Vật liệu bán dẫn

2. Diode bán dẫn
3. Một số ứng dụng của diode
4. Các loại diode thông dụng
II.3/89
1 - Vật liệu bán dẫn
. Những khái niệm cơ bản

. Nồng độ hạt dẫn
. Dòng điện trong chất bán dẫn
. Các loại chuyển tiếp
. Chuyển tiếp PN
II.4/89
1.1 Những khái niệm cơ bản
. Độ dẫn điện của vật rắn
– Tùy thuộc loại vật liệu, đặc trưng bởi điện trở suất – ρ
– Thay đổi theo tác nhân bên ngoài:
• Nhiệt độ, ánh sáng, áp suất
• Điện trường, từ trường
• Tạp chất…
– Bán dẫn = bán (semi) + dẫn (conductor) = semiconductor
Vật liệu  ( cm) Loại hạt dẫn
Dẫn điện 10-6 – 10-3 Electron

Cách điện 10+9 – 10+18 Electron và ion
Bán dẫn 10-4 – 10+10 Electron và hole (lỗ trống)
II.5/89
. Cấu trúc vùng năng lượng
– Nguyên tử đơn lẻ: Năng lượng của electron phân bố theo
mức: s, p, d, …
– Khi liên kết cộng hóa trị: mức biến thành dải năng lượng
• Vùng hóa trị (conduction band): W
• Vùng dẫn (valence band): Wv
• Vùng cấm (bandgap): ∆W =g W −c W v
II.6/89
. Cấu trúc vùng

năng lượng
– Mức năng
lượng của e tạo
thành nhiều
vùng
– Vùng 1, 2 bên
trong rất bền
vững => Chỉ
quan tâm đến 2
lớp ngoài
II.7/89

– Vùng hóa trị: 0< W < Wv, tạo bởi những mức năng
lượng đã bị chiếm đầy, ứng với các điện tử nằm trong
liên kết bền vững => không có khả năng dẫn điện.
– Vùng dẫn: W > Wc gồm những mức năng lượng của
lớp ngoài cùng, liên kết lỏng lẻo => điện tử có thể tự
do dịch chuyển trong toàn bộ mạng tinh thể => sẵn
sàng tham gia dẫn điện khi có điện trường.
– Vùng cấm: W v< W g< W không c có mức năng lượng
nào để điện tử có thể tồn tại.
II.8/89

– Electron (e) có thể nhảy lên vùng dẫn khi nhận được
năng lượng đủ lớn => tạo cặp e tự do và lỗ trống (h)
II.9/89

– Chất bán dẫn:
• Bản thân dẫn điện kém
• Khi có tác động thích hợp sẽ trở nên dẫn điện tốt
Hỏi: Chất cách điện tốt dẫn điện tốt khi nào?
II.10/89
. Bán dẫn thuần (i, intrinsic) Si
– Gần tinh khiết, tạp chất ~1/10 tỷ

– Phổ biến: Si và Ge, đều có 4 e lớp ngoài
 Liên kết với 4 nguyên tử lân cận
Ge
II.11/89
. Bán dẫn pha tạp: 2 loại
Loại n Loại p
Chất pha tạp có hóa trị V  Thừa 1 e, Chất pha tạp có hóa trị III  Thiếu 1 e,
dễ thành e tự do  Chất pha tạp gọi là dễ lấy 1 e bên cạnh tạo ra 1 h  Chất
tạp chất cho (donor) pha tạp gọi là tạp chất nhận (acceptor)
II.12/89
. Bán dẫn pha tạp: 2 loại
Loại n Loại p
II.13/89
1.2 Nồng độ hạt dẫn
. Mức năng lượng Fecmi
– Mức Fecmi là mức năng lượng lớn nhất mà điện tử có thể
tồn tại ở 0°K, hay
– Mức Fecmi là mức năng lượng có xác suất điện tử chiếm
giữ luôn bằng 1/2 ở bất cứ nhiệt độ nào lớn hơn 0°K.
ꢀ X¸c suÊt mÊt e ë
F(W)ꢀ vïng ho¸ trÞ (lç
F(W)ꢀ
trèng)
Tꢀ=ꢀ0
1ꢀ 1 T1 >ꢀ0
T2 >ꢀT1
1/ 2
0ꢀ W
Wf
W
Wf
X¸c suÊt cã mÆt e

ë vïng dÉn
II.14/89
. Nồng độ hạt dẫn
 Xem giáo trình

II.15/89
. Sự phát xạ và tái hợp

– Sự phát xạ là quá trình làm xuất hiện hạt dẫn trong
chất bán dẫn
– Nếu sự phát xạ tạo ra số e = h:
• Gọi là phát xạ cặp điện tử-lỗ trống
• Xảy ra trong bán dẫn thuần, khi có bị nung nóng, chiếu tia,…
• Lượng phát xạ phụ thuộc cường độ của tác nhân gây ra
– Nếu sự phát xạ chỉ tạo ra e hoặc h
• Đây chính là quá trình ion hóa tạp chất, xảy ra trong bán dẫn
loại n hoặc p
• Xảy ra ngay sau khi pha tạp, không cần tác động ngoài
• Số lượng phát xạ phụ thuộc nồng độ pha tạp
Hỏi: Sự phát xạ cặp e-h có xảy ra trong loại n & p không?

II.16/89

– Sự tái hợp là quá trình làm mất đi các hạt dẫn trong
chất bán dẫn
– Tái hợp trực tiếp:
• Hạt e từ vùng dẫn xuống gặp h vùng hóa trị
• Giải phóng năng lượng dạng photon ánh sáng
– Tái hợp gián tiếp:
• Hạt e từ vùng dẫn rơi xuống một tâm tái hợp trong vùng cấm
rồi mới xuống gặp h ở vùng hóa trị
• Tâm tái hợp: do tạp chất
• Giải phóng năng lượng dạng nhiệt
ꢀ Wꢀ Wꢀ
WCꢀ WCꢀ
Tâm tái hợp Tâm tái hợp
WVꢀ
WVꢀ
II.18/89
1.3 Dòng điện trong chất bán dẫn
. Độ dẫn điện
– Loại i: i  q
n  p 
i n
– Loại n: n = qn ND
– Loại p:
p = qp NA
Trong đó: σ: điện dẫn suất
N: nồng độ pha tạp
μ: độ linh động của hạt mang điện (vận
tốc trôi của hạt khi E = 1 V/m)
Ge: μ n = 3800 cm2/Vs, μ =

p 1800 cm /Vs
2
Si: μ n = 1800 cm2/Vs, μ =

p 500 cm /Vs
2
II.19/89
1.3 Dòng điện trong chất bán dẫn
. Dòng điện
Véc‐tơ điện trường (E)

II.20/89
1.4 Các chuyển tiếp
. Có nhiều loại chuyển tiếp (tiếp giáp, tiếp xúc):
Tiếp xúc PN
(sẽ học)
Tiếp xúc M-S

(xem giáo trình)
Tiếp xúc PIN

(xem giáo trình)
II.21/89
1.5 Chuyển tiếp PN
Lúc bắt đầu ghép Sau khi ổn định
Chú thích:
region: vùng junction: tiếp xúc depletion: vùng nghèo
barrier: hàng rào potential: điện thế
II.22/89
. Trước khi ghép:
– Phiến N: rất nhiều e, rất ít h
– Phiến P: rất nhiều h, rất ít e
. Sau khi ổn định:
– Dòng khuếch tán (Ikt):
• e từ N sang P
• h từ P sang N
– Ikt lúc đầu rất lớn rồi nhỏ dần
– Hình thành vùng nghèo (dẫn điện kém) và
Utx (khoảng 0.7 V với Si, 0.3 V với Ge)
– Có dòng trôi (I ):
tr ngược I 
kt rất nhỏ
– Khi chưa có điện trường ngoài: |I |= kt|I | tr
 cân bằng động
II.23/89
. Mức năng lượng:
Lúc bắt đầu ghép Sau khi ổn định
Chú thích:
minority: thiểu số majority: đa số carrier: hạt mang điện
II.24/89
Nội dung chương

2. Diode bán dẫn
II.25/89
2 - Diode bán dẫn
. Cấu tạo và hoạt động

. Đặc tuyến U-I (đặc tuyến vôn-ampe)
. Sơ đồ tương đương của diode
. Các thông số quan trọng của diode
Thông dụng II.26/89
Các loại diode Mặt cắt một

trong thực tế diode
Source: http://www.instructables.com, https://commons.wikimedia.org

Một tiếp xúc II.27/89
bán dẫn
Chân diode
Chân diode
Phần quan
Phần lớn là… vỏ
trọng nhất?
II.29/89
2.1 Cấu tạo và hoạt động
. Cấu tạo
– Là một chuyển tiếp bán dẫn, phổ biến nhất là PN
Ký hiệu trong
mạch điện
Nối điện: Đánh dấu cực tính

2 cách trong thực tế
II.30/89
. Phân cực thuận: điện thế P cao hơn N (P+, N-)
– E ng và E txngược chiều  E = E −ngE tx
– Dòng điện phụ thuộc vào E
– Thường E > 0  thúc đẩy Ikt  dòng lớn, vùng nghèo nhỏ
Dòng khuếch tán tạo

bởi hạt dẫn đa số
Hạt dẫn đa số
Hạt dẫn đa số
E Etx
Véc‐tơ điện trường ngoài (Eng)
II.31/89
. Phân cực thuận: điện thế P cao hơn N (P+, N-)
Chưa phân cực Phân cực thuận
– Diode gây một sụt áp đúng bằng U , bìnhtx thường là

0.7 V với Si, 0.3 V với Ge
– Thực tế 1: U txphụ thuộc độ rộng vùng nghèo  phụ
thuộc Ikt
– Thực tế 2: U AK= U tx+ sụt áp do điện trở thuần
II.32/89
. Phân cực ngược: điện thế P thấp hơn N (P-, N+)
– E ng và E txcùng chiều  E = E +ngE tx
– E cản mạnh Ikt, vùng nghèo mở rộng
 Về cơ bản là không có dòng điện chạy qua diode
Hạt dẫn Hạt dẫn

đa số đa số

II.33/89
. Phân cực ngược: điện thế P thấp hơn N (P-, N+)

– Thực tế có dòng trôi rất nhỏ của các hạt dẫn thiểu số
– Itr ít phụ thuộc E ng
, nhưng tăng mạnh theo nhiệt độ
Dòng trôi
Hạt dẫn Hạt dẫn

thiểu số thiểu số

II.34/89
2.2 Đặc tuyến U-I (vôn-ampe)
. Vùng thuận
– Dòng tăng nhanh khi vượt qua ngưỡng Utx
– Tốc độ tăng không đều  rD không cố định (r động)
r' D = ∆V F/ ∆I F
II.35/89
. Vùng ngược Điện áp Dòng ngược

đánh thủng cực nhỏ
– Dòng ngược (Itr) cỡ nA
– Uđt cỡ vài chục đến hàng
nghìn vôn
Vùng đánh
– Đánh thủng (break-down) thủng do
do điện: không làm hỏng điện
diode và có thể có ích
Vùng đánh
– Đánh thủng do nhiệt: chết! thủng do
nhiệt
II.36/89
. Ảnh hưởng của nhiệt độ

– Khi T tăng: dòng ngược
tăng, sụt áp thuận giảm
Thử giải
thích lí do
II.37/89
. Phương trình Shockley
UD
 mUT

ID  IS  e  1
 
  Dòng ngược
bão hòa IS
IS: dòng ngược bão hòa
UD: điện áp trên diode (U )AK
m: 1-2 (lý tưởng là 1)
U : điện thế nhiệt kT
T UT   0.026 V(@ 25C)
q
 Mô tả dòng điện qua diode
 Khi nhiệt độ không đổi, ID là hàm 1 biến của UD
II.38/89
. Thử vẽ hàm mô tả bằng phương trình Shockley:

– Thông số như trên hình
– Nhận xét: Ud > 0  rất giống đặc tuyến diode phân
cực thuận
12
10 IS =ꢀ1ꢀnA
UT=0.026ꢀ(Tꢀ=ꢀ25°C)
Hỏi: Ud < 0 có 8
mꢀ =ꢀ
giống không? 1.2
6
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
UD (V)
II.39/89
2.3 Sơ đồ tương đương của diode
. Nội trở của diode

– Nội trở 1 chiều
U
D
rD  I
D
– Nội trở xoay chiều (vi phân của nội trở)
'
UD
r  I
D
D
II.40/89
. Mô hình diode lý tưởng

Trong tính
– Không sụt áp do tiếp giáp PN toán, ghi đơn
– Không có nội trở r'D giản là rD
– Không phụ thuộc tần số
lt
II.41/89
. Mô hình tuyến tính hóa từng đoạn đơn giản (r'D = 0)
– Có tính đến sụt áp do tiếp xúc PN: U =D0U (0.7
tx V với Si,
0.3 V với Ge)
– Bỏ qua nội trở của diode
D thực tế UD0 Dlt
D thực tế UD0 Dlt
R R
U U
II.42/89
. Mô hình tuyến tính hóa từng đoạn (đầy đủ)

– Có tính đến sụt áp do tiếp xúc PN: U =D0U (0.7
tx V
với Si, 0.3 V với Ge)
– Có tính đến sụt áp do nội trở diode (r'D)
UD0 rD Dlt
D thực tế
UD0 rD Dlt
D thực tế
R R
U U
II.43/89
. Điều kiện áp dụng

– Lý tưởng:
• r'D << (R + nội trở của nguồn U)
• UD0 << U
– Tuyến tính hóa từng đoạn đơn giản (r'D = 0):
• r'D << (R + nội trở của nguồn U)
• UD0 có giá trị tương đương so với U
– Tuyến tính hóa từng đoạn (đầy đủ):
• r'D có giá trị tương đương với (R + nội trở của nguồn U)
• UD0 có giá trị tương đương so với U
Chú ý: Điều kiện chung là tần số (của nguồn U) thấp

II.44/89
. Bài tập
Cho: R = 10 Ω, U = 5 V
UD0 = U F = 0.7 V, r D= 1 Ω, I S= I R= 1 μA
– Hãy chọn mô hình tương đương phù hợp?
– Tính dòng điện và điện áp của điện trở R trong hai
trường hợp sau:
Mô phỏng
LTspice
II.45/89
. Sơ đồ tương đương tần số cao

ꢀ Ctt
C bar + C kt
U r D L
S
A rS D0 D LT
K
0,1  10 1  5nH
Sơ đồ tương đương tần số thấp
Mô phỏng
LTspice
II.46/89
2.4 Các thông số quan trọng của diode
. Thông số giới hạn

. Thông số điện
. Thông số cơ khí
Tªn gäi Ký hiÖu §Þnh nghÜa
§iÖn ¸p ®¸nh thñng U®t Lμ ®iÖn ¸p ng−îc, t¹i ®ã §iot bÞ ®¸nh thñng (dßng
(Voltage Breakdown) ng−îc t¨ng ®ét ngét)
§iÖn ¸p ng−îc cùc ®¹i Ung max Lμ ®iÖn ¸p ng−îc cùc ®¹i cho phÐp sö dông ë chÕ ®é
lμm viÖc ®Ó §iot ch−a bÞ ®¸nh thñng (th−êng Ung max 
80% U®t)
Dßng chØnh l−u trung b×nh cùc ®¹i I0 max Lμ trÞ trung b×nh lín nhÊt cho phÐp cña dßng chØnh l−u
(Average Rectified Current) qua §iot
Dßng thuËn ®Ønh cùc ®¹i IP max Lμ gi¸ trÞi tøc thêi cùc ®¹i cho phÐp ®èi víi dßng thuËn
(Peak Repetitive Forward
Current)
Dßng thuËn ®Ønh cùc ®¹i ë thêi IPS max Lμ gi¸ trÞ ®Ønh tøc thêi cùc ®¹i cho phÐp ë thêi ®iÓm
®iÓm chuyÓn m¹ch ®ãng m¹ch (xung)
(Peak Forward Surge Current) Dßng nμy th−êng x¶y ra ë kho¶ng thêi gian ng¾n khi
®ãng m¹ch cÊp ®iÖn ¸p cho §iot nªn th−êng cã gi¸ trÞ
lín. Khi xung cμng ng¾n gi¸ trÞ I cμng cao:
Thông số VÝ dô: §èi v íi §iot BAY 129
giới hạn IPS max = 1A khi xung cã ®é réng tx = 1S
IPS max = 4A khi tX = 1s
C«ng suÊt tiªu t¸n cùc ®¹i PD max = Lμ c«ng suÊt cùc ®¹i mμ §iot ph¶i tiªu t¸n sao cho
UD.ID kh«ng bÞ nung nãng qu¸ giíi h¹n cho phÐp.
Tªn gäi Ký hiÖu §Þnh nghÜa
II.48/89
§iÖn ¸p thuËn trªn UD Lμ ®iÖn ¸p h¹ trªn §iot khi ph©n cùc thuËn. §iÖn ¸p nμy phô
§iot thuéc vμo dßng thuËn. Dßng thuËn t¨ng th× UD còng t¨ng theo.
VÝ dô: UD = 0,85V víi I D = 200mA
UD = 0,16V víi I D= 1mA
Dßng ng−îc b·o hoμ I Lμ dßng ®iÖn khi §iot ph©n cùc ng−îc.
Dßng nμy th−êng rÊt nhá vμ phô thuéc vμo nhiÖt ®é, nhiÖt ®é
t¨ng dßng I St¨ng. §èi víi §iot lo¹i Si cã dßng I nhá Sh¬n
nhiÒu so víi §iot lo¹i Ge.
Thông
§iÖn trë mét chiÒu R = U /I Lμ ®iÖn trë ®èi víi thμnh phÇn dßng mét chiÒu số
D D D
§iÖn trë xoay chiÒu rD = Lμ ®iÖn trë cña §iot ®èi víi thμnh phÇn tÝn hiÖu xoay chiÒu. điện
(vi ph©n) dUD/dID
§iÖn dung khuÕch Ckt Lμ ®iÖn dung sinh ra ë khu vùc tiÕp xóc khi cã sù khuÕch t¸n
t¸n h¹t dÉn ë chÕ ®é ph©n cùc thuËn
§iÖn dung hμng rμo Cbar Lμ ®iÖn dung cña líp tiÕp xóc khi §iot ph©n cùc ng−îc.
(barrier)
Thêi gian håi phôc  h.p Lμ kho¶ng thêi gian §iot trë l¹i tr¹ng th¸i kh«ng dÉn khi §iot
chuyÓn tõ tr¹ng th¸i ph©n cùc thuËn (UD > 0) sang tr¹ng th¸i
ng−îc UD < 0)
TÇn sè lμm viÖc cùc fmax Lμ tÇn sè cùc ®¹i cña tÝn hiÖu mμ ch−a lμm mÊt tÝnh chØnh l−u
®¹i cña §iot. TÇn sè nμy phô thuéc vμo gi¸ trÞ ®iÖn dung cña §iot.
Tªn gäi gi¶i thÝch
49/89
H×nh d¸ng c¬ khÝ cña §iot Cho biÕt kiÓu vμ c¸c chÊt liÖu kh¸c nhau lμm vá. (b»ng h×nh vÏ vμ
chó gi¶i)
KÝch th−íc cña §iot Bao gåm kÝch th−íc vá, ch©n nèi.
Ký hiÖu cùc (Anot hay katot) Cã nhiÒu ph−¬ng ph¸p: Nh− dïng mét d¶i mÇu bao quanh mét
trªn vá ®Çu vá §iot, hoÆc dïng h×nh d¸ng chÕ t¹o ®Ó ®¸nh dÊu...
Träng l−îng cña §iot Cho biÕt träng l−îng cña §iot
NhiÖt ®é cùc ®¹i t¹i ch©n nèi Cho biÕt nhiÖt ®é cùc ®¹i cho phÐp t¹i ch©n cña §iot khi hμn vμo
khi hμn m¹ch. Th−êng cho biÕt kho¶ng c¸ch tõ chç hμn ®Õn vá øng víi
nhiÖt ®é vμ thêi gian hμn.
Thông số
cơ khí
Một số
kiểu vỏ
Ví dụ
diode
datasheet
II.50/89
Nội dung chương

2. Diode bán dẫn
II.51/89
3 - Một số ứng dụng của diode
. Mạch chỉnh lưu dòng điện xoay chiều

. Mạch hạn chế
. Mạch dịch mức
. Các ứng dụng khác
II.52/89
3.1 Mạch chỉnh lưu dòng điện AC
. Bộ nguồn 1 chiều cơ bản

– Nhiệm vụ: tạo ra điện DC áp thấp từ điện AC áp cao
– Mức điện áp AC đầu vào:
• Mỹ: 120 V, 60 Hz Nhật: 100 V, 50 hoặc 60 Hz
• Châu Âu: 220 V, 50 Hz Nga: 220 V, 50 Hz
– Điện áp DC đầu ra: 1.8, 2.5, 3.3, 5, 12, 24,… (V)
Chỉnh lưu Lọc

II.53/89
. Chỉnh lưu một nửa chu kỳ
Mô phỏng
LTspice
II.54/89
. Chỉnh lưu một nửa chu kỳ

0.318 = 1/π
– Điện áp ra trung bình:
• Ura = U tb = 0.318 (U m− U D0)
• D lý tưởng: Ura = 0.318 Um
– Dòng điện: I = Ura/Rt
– Điện áp ngược: UR = Um Làm thế nào để
có đủ cả 2 chu
kỳ?
Um
Ura
II.55/89
. Chỉnh lưu cả chu kỳ: dùng biến áp với cuộn thứ

cấp có điểm giữa
Mô phỏng
LTspice
II.56/89
. Chỉnh lưu cả chu kỳ: dùng biến áp với cuộn sơ

cấp có điểm giữa
• Ura = 0.636 (U m− U D0)
– Điện áp ngược: UR = 2Um
Um
2Um
Um
II.57/89
. Cầu diode
– Xuất phát từ mạch cầu
Wheatstone (cầu điện trở)
– Tạo nên bởi 4 diode
– Có thể chỉnh lưu cả chu kỳ
II.58/89
. Cầu diode
II.59/89
. Chỉnh lưu cả chu kỳ: dùng cầu diode
Mô phỏng
LTspice
II.60/89
. Chỉnh lưu cả chu kỳ: dùng cầu diode

• Ura = 0.636 (U m− 2U D0)
– Điện áp ngược: UR = Um
II.61/89
. Chỉnh lưu cả chu kỳ
Dùng BA thứ cấp Dùng BA thường

Tiêu chí so sánh
có điểm giữa và cầu diode
Số vòng cuộn thứ cấp N+N N
Hao hụt điện áp ra UD0 2UD0
Điện áp đánh thủng diode 2Um Um
Cồng kềnh, tốn kém 

Ứng dụng Gọn, rẻ  phổ biến
chỉ dùng khi cần
II.62/89
. Lọc sau chỉnh lưu
– Khi có tụ lọc, Ura tăng đáng kể

– Nếu tụ đủ lớn: Ura ≈ Um
II.63/89
. Lọc sau chỉnh lưu
Mô phỏng
LTspice
II.64/89
. Chỉnh lưu bội áp (nhân điện áp)

– Nhân đôi, một nửa chu kỳ
II.65/89

– Nhân đôi, cả chu kỳ
II.66/89

– Nhân ba và nhân bốn, nửa chu kỳ
Mô phỏng
LTspice
II.67/89
3.2 Mạch hạn chế
. Chức năng: giới hạn biên độ tín hiệu

. Có 3 loại:
– Mạch hạn chế mức dưới
– Mạch hạn chế mức trên
– Mạch hạn chế mức trên và dưới
. Với diode, có 2 loại mạch thực hiện:
– Mạch hạn chế nối tiếp
– Mạch hạn chế song song
II.68/89
. Mạch hạn chế nối tiếp

II.69/89

II.70/89

II.71/89
. Mạch hạn chế song song

II.72/89

II.73/89

II.74/89

II.75/89
3.3 Mạch dịch mức
. Chức năng: cộng thành phần DC vào điện AC 

Đồ thị tín hiệu AC được:
– Dịch lên nếu cộng giá trị dương
– Dịch xuống nếu cộng giá trị âm
. Có 2 loại:
– Dịch mức dương
– Dịch mức âm
II.76/89
. Dịch mức dương

II.77/89
. Dịch mức âm
Mô phỏng
LTspice
II.78/89
Nội dung chương

2. Diode bán dẫn
II.79/89
4 - Các loại diode thông dụng
. Diode chỉnh lưu

. Diode ổn áp
. Diode biến dung
. Diode hiệu ứng quang
. Diode đặc biệt khác
II.80/89
. Diode chỉnh lưu (rectifier)
– Thường là diode tiếp mặt
– Thường hoạt động ở tần
số thấp (50-60 Hz)
– Thường chịu được dòng
điện vài trăm mA đến hàng
chục A
– Thường có điện áp đánh
thủng từ vài chục V đến
hàng nghìn V
Thường có công suất tiêu
tán lớn
II.81/89
. Diode ổn áp (zener)
– Phát huy tác dụng chính khi:
• Được phân cực ngược, và
• Trong vùng đánh thủng do điện
(IZ(min) < IZ < IZ(max) )
– Trong suốt quá trình đánh
thủng do điện, điện áp diode
không đổi  có thể làm
phần tử ổn áp
– Thông số quan trọng: UZ,
I ,I ,r
Z(min) Z(max) Z
– Thông số phụ: I Z0= (I Z(min)+
IZ(max) )/2, P Z(max) = I ×U
Z(max) Z
II.82/89
. Diode ổn áp (zener)  R 
Uvào  U 1 
– Chế độ ổn áp ↔ Ura ổn định Z R.rR t 
IZ 
và/hoặc IZ(min) < IZ < IZ(max) R  rZ 
Z
– Điện áp: U ra= U Z+ I .rZ Z≈ U Rt

Z
– Các trường hợp đặc biệt: Tổng quát
• Diode lý tưởng (rZ = 0)
• Mạch hở tải (Rt = ∞)
 Các dạng bài toán: ra t
– Biết mạch và tải  tính dải Uvào Z

– Biết dải Uvào và tải  tính diode
– Biết dải Uvào và diode  tính Z Z
dải Itải t
II.83/89
. Diode ổn áp (zener) ra t
VD1: Cho U Z = 10 V, r Z= 0, I Zmin

Z
= 1 mA, I Zmax = 100 mA, R vào
= 100 Ω, R t= 1 kΩ. Mạch
đang ổn áp.
t
Hỏi: Điện áp vào có thể biến
thiên trong dải nào?
VD2: Cho U Z = 10 V, r Z= 0, I Zmin

= 1 mA, I Zmax = 100 mA, R UZ 
  Z R IZ R UZ
= 100 Ω. Mạch đang ổn áp. Uvào IR U  t 
Hỏi: Dòng tải tối đa và tối thiểu
khi Uvào = 20 V? U  UZ
IZ  tI  I  vào
R
II.84/89
. Diode biến dung (varicap

hoặc varactor)
– Hoạt động như một tụ điện có
điện dung thay đổi khi bị phân
cực ngược
– Ứng dụng:
• Thay đổi tần số mạch dao động,
mạch cộng hưởng
• Trong mạch AFC (Automatic
Frequency Control)
• Trong mạch điều chế FM
…
II.85/89
. Diode hiệu ứng quang
– LED (Light Emitting Diode):
• Là diode phát ra ánh sáng.
• Màu ánh sáng phụ thuộc loại
chất bán dẫn sử dụng
• Màu khác nhau có điện áp
khác nhau
• Tương tự LED nhưng LD
(Laser Diode) phát ra tia laser
– Photodiode, phototransistor:
• Hoạt động như một cảm biến
ánh sáng
• Photodiode có tốc độ cao
nhưng độ nhạy thấp hơn so
với phototransistor
II.86/89
. Diode đặc biệt khác
– Diode Schottky: tiếp giáp
bán dẫn – kim loại
– Diode pin: tiếp giáp P-I-N
– Diode step-recovery (SRD):
nồng độ pha tạp giảm dần
về phía tiếp giáp PN
– Diode tunnel: pha tạp (P và
N) mạnh gấp ~1000 lần
– Diode ổn dòng (CRD, CLD):
thực chất là 1 JFET và 1
điện trở
II.87/89
3.4 Các ứng dụng khác của diode
. Một số ứng dụng điển hình:
– Ổn định điện áp (bằng diode zener)
– Giải điều chế (bằng diode cao tần)
– Tạo tụ điện có điện dung thay đổi (bằng diode biến dung)
– Bảo vệ (bằng diode thường):
• Chống ngược cực cho mạch dùng nguồn DC
• Ngắn mạch các xung cảm ứng khi đóng cắt tải có tính cảm
. Một số ứng dụng “sáng tạo”:
– Hoạt động như 1 cảm biến nhiệt
– Tạo ra 1 điện áp ổn định < 0.7 V (bằng diode thường)
– Cách ly các nguồn cấp điện song song
– Hoạt động như 1 chuyển mạch điện tử
…
II.88/89
Tổng kết chương
. Nội dung đã học
– Vật liệu bán dẫn
– Diode bán dẫn
– Một số ứng dụng của diode
– Các loại diode thông dụng
. Nội dung quan trọng (tăng GPA, CPA)
– Nguyên lý hoạt động của diode (tiếp giáp PN)
– Đặc tuyến vôn-ampe, phương trình Shockley
– Ba (3) sơ đồ tương đương của diode
– Mạch chỉnh lưu, mạch hạn chế, và mạch định mức
– Tính toán mạch ổn áp bằng diode zener
CHƯƠNG 3
TRANSISTOR TIẾP XÚC

LƯỠNG CỰC – BJT
III.2/75
Lịch sử
. Năm 1906, đèn điện tử loại 3
cực (triode) ra đời. Triode có
khả năng khuếch đại  mở ra
kỷ nguyên của đèn chân không
(vacuum tube)
. Năm 1974, transistor bán dẫn

được phát minh, bởi J.
Bardeen, W. Brattain, và W.
Shockley tại Bell Telephone
Laboratories
. Transistor cũng có khả năng

khuếch đại tín hiệu như đèn
điện tử nhưng “đặc”  mở ra
kỷ nguyên mới: kỷ nguyên bán
dẫn (solid-state)
III.3/75
BJT là gì?
. BJT (Bipolar Junction Transistor, Bipolar Transistor)
= Transistor tiếp xúc lưỡng cực
. Bipolar Transistor (dòng điện là dòng e và h) khác
với Unipolar Transistor (dòng điện là dòng e hoặc h)
. BJT thường được gọi đơn giản là transistor hay
transistor lưỡng cực.
III.4/75
Nội dung chương
1. Cấu tạo và nguyên lý làm việc

2. Các dạng mắc mạch của BJT
3. Phân cực và điểm làm việc tĩnh
4. Chế độ khuếch đại và chế độ chuyển mạch
5. Sơ đồ tương đương của BJT
6. Thông số kỹ thuật và phân loại
III.5/75
1 - Cấu tạo và nguyên lý làm việc
. Cấu tạo của BJT

. Nguyên lý làm việc
. Hệ số truyền đạt dòng điện
. Đặc tuyến của BJT
. Giới hạn vùng làm việc
III.6/75
1.1 Cấu tạo của BJT
. Tạo bởi 3 vùng bán dẫn pha tạp với 2 tiếp giáp PN  có
2 kiểu: NPN hoặc PNP
. Cả 3 vùng được nối dây dẫn ra ngoài tạo thành 3 cực
của transistor (3 chân của linh kiện):
– Cực C (cực góp hay Colectơ): bên cạnh, pha tạp trung bình
– Cực B (cực gốc hay Bazơ): ở giữa, cực mỏng, pha tạp nhẹ
– Cực E (cực phát hay Emitơ): bên cạnh, pha tạp cực mạnh
III.7/75
1.1 Cấu tạo của BJT
. Loại NPN (loại ngược)
thông dụng hơn PNP
(loại thuận).
Lí do: dòng điện trong

NPN chủ yếu là e, trong
PNP chủ yếu là h
. Ký hiệu trong mạch

III.8/75
1.2 Nguyên lý làm việc
. Để transistor làm việc, ta phải phân cực (bias)

cho các tiếp giáp PN một cách phù hợp
. Ở chế độ khuếch đại tuyến tính:
– Tiếp giáp BC: cần phải p/c ngược
– Tiếp giáp BE: cần phải p/c thuận
III.9/75
. Cụ thể, xét transistor:
– Loại NPN
– Ở chế độ khuếch đại
. Nguyên lý làm việc:
– BE p/c thuận  e từ
vùng E khuếch tán
mạnh sang B
– Tại vùng B (rất mỏng)
• Một số lượng nhỏ e tái
hợp với h tạo thành I B
• Phần lớn e bị cuốn
sang vùng C (do điện
trường tiếp giáp BC)
tạo thành IC
– Sự thay đổi I B(nhỏ)
gây ảnh hưởng mạnh
tới dòng I C(lớn)
III.10/75
1.3 Hệ số truyền đạt dòng điện
. Tỷ số IC/IB của mỗi transistor đặc trưng cho khả
năng khuếch đại dòng điện  định nghĩa:
– Hệ số khuếch đại dòng điện βdc (hay β):
• Còn được gọi là hFE IC

• β thay đổi theo: I C, U CE
, và tº IB
• Datasheet thường cho hFE min và đồ thị xác định hFE
– Hệ số truyền đạt dòng điện αdc (hay α):

IC
 I
E
 
– Liên hệ:  
 1 1 
– Xoay chiều: α ac, β actương tự nhưng là các giá trị ∆

III.11/75
1.3 Hệ số truyền đạt dòng điện
. Ví dụ: tra cức β (h )FEcủa transistor 2SA1013 dựa
trên đồ thị trong datasheet
IC = 700 mA, IC = 700 mA,

IC < 200 mA, UCE = ─2 V, UCE = ─5 V, IC = 100 mA, U CE = ─10V,
β ≈ 93 β ≈ 20 β ≈ 73 β 0 ≈ 80, β 25≈ 95, β 100≈ 140
III.12/75
1.4 Đặc tuyến của BJT
. Có đặc tuyến vào và đặc tuyến ra

. Đặc tuyến thay đổi theo mỗi cách mắc mạch
. Các đại lượng quan tâm
– IB, IC, IE : liên hệ vởi α, β
– U CE, U BE: với U BE≈ 0.7 V
. Thông dụng nhất là đặc tuyến Colectơ: mô tả

mối quan hệ I Cvà U CEtrong sơ đồ E chung
III.13/75
. Đặc tuyến Colectơ:

– Với mỗi giá trị IB, có
một đường cong liên
hệ IC và UCE
– Đồ thị có 4 vùng
• Vùng bão hòa
(saturation): UCE ≈ 0
• Vùng tích cực (active):
khuếch đại tuyến tính
(IC = β.I B)
• Vùng đánh thủng
(breakdown): UCE lớn
quá mức cho phép
• Vùng thứ 4?
III.14/75
. Vẽ tại nhiều IB khác nhau  Họ đặc tuyến Colectơ
Vùng 4:
Khi I B = 0  I C ≈ 0
 transistor
ngừng dẫn = cắt
 Vùng cắt dòng

III.15/75
. Nhận xét các vùng:

– Vùng tích cực: là vùng transistor làm việc ở chế độ
khuếch đại. Trong vùng này: IC = β.IB
– Vùng bão hòa: UCE ≈ 0  sụt áp trên transistor rất
nhỏ  “thông” bão hòa  R được C “ON”, I cựcC đại
– Vùng cắt dòng: U CE≈ E  C transistor ngừng dẫn 
“cắt/ngắt” dòng  R Cbị “OFF”, I Ccực nhỏ = dòng rò
– Vùng đánh thủng: tiếp giáp CB (p/c ngược) bị đánh
thủng  hỏng transistor
Các nguyên
nhân làm hỏng
BJT khác?
III.16/75
1.5 Giới hạn vùng làm việc
. IC quá lớn  hỏng
. Công suất tiêu tán (P ≈DI .UC )CE
quá lớn  hỏng
Lưu ý: PD(max) nhỏ hơn nhiều so với I .U

C(max) CE(max)
III.17/75
Nội dung chương

III.18/75
2 - Các dạng mắc mạch của BJT
. Mạch Emitơ chung (EC)

. Mạch Colectơ chung (CC)
. Mạch Bazơ chung (BC)
III.19/75
2 - Các dạng mắc mạch của BJT
. Một số lưu ý:
– Trong mạch khuếch đại, khái niệm X chung: ám chỉ
cực dùng chung cho cả đầu vào và đầu ra
– Ta quan tâm đến việc khuếch đại tín hiệu  quan
tâm đến xoay chiều  có 2 điểm đặc biệt:
• Các tụ điện: coi như dây dẫn vì C thường đủ lớn để Z ≈ 0 C
ở dải tần số làm việc.
• Nguồn điện: cực dương (E ) vàC cực âm (0 V) được nối tắt
với nhau vì nội trở nguồn thường rất nhỏ
– Các tụ điện là “dây dẫn” đối với tín hiệu cần khuếch
đại nhưng “cách ly” mức điện áp 1 chiều  dẫn AC,
chặn DC
– Có khái niệm r' e(trong giáo trình là r ): eđiện trở giữa
B-E, sẽ học trong phần sơ đồ tương đương BJT
III.20/75
2.1 Mạch Emitơ chung (EC)
. Emitơ chung (EC) = Common-Emitter (CE)

– Tín hiệu vào cực B, ra ở cực C
– Cực E nối đất nhờ tụ C2
C1 dẫn AC đồng
thời chặn DC
C3 dẫn AC,
chặn DC
Dạng tín hiệu Mô phỏng

tại E là? LTspice
III.21/75
2.1 Mạch Emitơ chung (EC)
. Đặc điểm:
– Tín hiệu ra ngược pha với tín hiệu vào
– Trở kháng vào: R ≈ in R //1 R //2 (β .r'
ac ) e
– Trở kháng ra: Rout ≈ RC
– Hệ số khuếch đại điện áp: K ≈u(R //CR )/r'L e
– Hệ số khuếch đại dòng điện: Ki ≈ I /I C in
. Nhận xét:
– Hệ số khuếch đại điện áp lớn
– Hệ số khuếch đại dòng điện lớn
– Rất thông dụng
– Nếu bỏ tụ C 2 tồn tại R E thay r' bằng
e (r' + Re ) E
 R intăng, K Ugiảm
– Nếu bỏ một phần tụ C2 thì sao?
III.22/75
2.2 Mạch Colectơ chung (CC)
. Colectơ chung (CC) = Common-Colector

– Tín hiệu vào cực B, ra ở cực E
– Cực C được nối tới nguồn  với tín hiệu, cực C
được nối đất (chung)
III.23/75
2.2 Mạch Colectơ chung (CC)
. Đặc điểm:
– Tín hiệu ra cùng pha với tín hiệu vào
– Trở kháng vào: R ≈ in R //1 R //2 β (R
ac //ER ) L
– Trở kháng ra: R out≈ (R /βs )ac// R E
– Hệ số khuếch đại điện áp: Ku ≈ 1
– Hệ số khuếch đại dòng điện: K = Ii /(UE /Rin ) in
. Nhận xét:
– Trở kháng vào lớn, trở kháng ra nhỏ
– Hệ số khuếch đại dòng điện lớn
– Mạch CC còn gọi là mạch lặp điện áp, lặp Emitơ
(Emitter follower)
Chú thích: Rs nội trở của nguồn tín hiệu vào

III.24/75
2.3 Mạch Bazơ chung (BC)
. Bazơ chung (BC) = Common-Base (CB)

– Tín hiệu vào cực E, ra ở cực C
– Với tín hiệu, cực B được nối đất (chung) nhờ tụ C2
III.25/75
2.3 Mạch Bazơ chung (BC)
. Đặc điểm:
– Tín hiệu ra cùng pha với tín hiệu vào
– Trở kháng vào: R ≈ in r' ≈
e 0.026/I (tại
E nhiệt độ
phòng)
– Trở kháng ra: Rout ≈ RC
– Hệ số khuếch đại điện áp: K ≈u(R //CR )/r'L e
– Hệ số khuếch đại dòng điện: Ki ≈ 1 (< 1)
. Nhận xét:
– Vì r' e rất nhỏ nên: mạch có trở kháng vào rất thấp
(xấu) và K uthường khá lớn (tốt)
– Ít thông dụng, chỉ ứng dụng khi nội trở nguồn tín
hiệu đủ thấp
III.26/75
Nội dung chương

III.27/75
3 - Phân cực và điểm làm việc tĩnh
. Đường tải một chiều và điểm làm việc tĩnh

. Các kiểu phân cực cho transistor
III.28/75
3.1 Đường tải một chiều và điểm làm việc tĩnh
. Xét một mạch điện thực tế: sau khi phân cực
nhưng chưa đưa tín hiệu vào  làm việc tĩnh
Q gọi là điểm làm việc

tĩnh, được đặc trưng
bởi: I BQ, I CQ, U CEQ
III.29/75
. Tăng I B I Ctăng, U giảm

CE
III.30/75
. Quỹ tích của Q (khi IB thay đổi) tạo thành một

đường thẳng
. Phương trình: E =C I .RC +C U 
CE Đường tải
một chiều (DC load line)
III.31/75
. Khi có tín hiệu vào (chế độ động)  IB biến

thiên  I Cvà U CEthay đổi theo (xung quanh Q)
Chú ý: Có cả đường tải xoay chiều, khác đường tải một chiều
III.32/75
. Vị trí của Q tác động tới tín hiệu ra?

– TH1: Q lệch lên trên
IC bị bão
hòa
III.33/75

– TH2: Q lệch xuống dưới
IC bị cắt
UCE bị cắt
III.34/75

– Rõ ràng là vị trí của Q tác động tới chế độ khuếch
đại của mạch:
• Chính giữa (chế độ A - class A): ít méo nhưng nhiệt sinh ra
rất lớn, P D= E 2C/4R C
• Tại điểm cắt (chế độ B): nhiệt nhỏ nhưng bị méo
 “Thỏa hiệp” bằng chế độ AB nằm giữa A và B
• Ngoài ra còn có chế độ C, D, E, F, G, H
– Ngày nay, các chế độ “bão hòa” và “cắt” có thể dùng

để khuếch đại (!) với hiệu suất rất cao (VD: chế độ D
sử dụng PWM = Pulse-Width Modulation)
III.35/75
3.2 Phân cực và điểm làm việc tĩnh
. Đường tải một chiều và điểm làm việc tĩnh

. Các kiểu phân cực cho transistor
III.36/75
3.2 Các kiểu phân cực cho transistor
. Phân cực (bias) là việc “cấp sẵn” các UDC và
IDC vào transistor để xác lập điểm làm việc tĩnh
 sẵn sàng làm việc khi “có động”
. Có 5 kiểu cơ bản:
– Phân cực Bazơ
– Phân cực hồi tiếp Emitơ (*)
– Phân cực hồi tiếp Colectơ
– Phân cực bằng phân áp
– Phân cực Emitơ (**)
Chú ý: (*) Tên gọi trong giáo trình: phân cực Emitơ
(**) Không có trong giáo trình
III.37/75
. Mạch phân cực tốt khi:

– Quan trọng nhất: điểm Q ít thay đổi khi β thay đổi
 Nói cách khác: mạch hoạt động giống nhau khi
• Sản xuất hàng loạt (β có thể không đồng đều)
• Nhiệt độ thay đổi (β thăng giáng mạnh)
• Thậm chí là thay thế BJT khác model (β khác hoàn toàn)
– Quan trọng nhì:

• Ít làm giảm hiệu quả khuếch đại của BJT
• Đơn giản, dễ thực hiện
III.38/75
. Phân cực Bazơ
– Tên khác: phân cực (dòng)
cố định
– Là kiểu đơn giản nhất
– Xác định điểm Q…
Nhận xét:
– I C phụ thuộc mạnh vào β dc
do đó:
• Q di động theo nhiệt độ
• Q thay đổi mỗi khi thay
transistor (kể cả cùng 1 loại)
– Thường chỉ dùng khi
transistor hoạt động ở chế
độ chuyển mạch Base bias
III.39/75
. Phân cực hồi tiếp Emitơ
– Chú ý: tên trong giáo trình là
“phân cực Emitơ”
– Điện trở RE “feedback” sự thay
đổi IC ngược về IB
Nhận xét:
– RE giúp giảm sự phụ thuộc của
IC vào β dc  giảm phụ thuộc tº
– RE giúp tăng trở kháng vào
– Nhược điểm: I Cvà K bịu
giảm
mạnh nếu R Elớn Emitter-
feedback
bias
III.40/75
. Phân cực hồi tiếp Colectơ

– Điện trở RB mắc giữa B và C 
“Feedback” sự thay đổi sụt áp
trên R C (tỷ lệ với I C)
Nhận xét:
– RC giúp giảm sự phụ thuộc của
IC vào β dc  giảm phụ thuộc tº
– Mạch có độ ổn định tốt nhưng
đặc tính xoay chiều không tốt
Collector-
feedback
bias
III.41/75
. Phân cực bằng phân áp
– R 1 và R 2tạo thành mạch phân
áp (mạch chia áp)
Nhận xét:
– R E giúp giảm sự phụ thuộc của
IC vào β DC  giảm phụ thuộc tº
– Thông thường, I kháB nhỏ so với
dòng qua R 1và R  2 U ítAphụ
thuộc transistor các điện áp
phân cực gần như không đổi
 Mạch hoạt động rất ổn định, ít
phụ thuộc vào sự đồng đều của
transistor  tốt cho sản xuất
hàng loạt
Voltage-divider bias
III.42/75
. Phân cực Emitơ

– Chú ý: không có trong giáo trình
– Sử dụng cả nguồn dương (VCC)
và âm (VEE)
Nhận xét:
– Điểm làm việc rất ổn định, ít phụ
thuộc βdc và nhiệt độ
– Nhược điểm: cần thêm nguồn
âm VEE  phiền hà, ít dùng Emitter
bias
III.43/75
Hồi tiếp Hồi tiếp
Bazơ Phân áp Emitơ
Emitơ Colectơ
Kém ổn định,ꢀ Ổn định tốt Ổn định tốt Ổn định rất tốt,ꢀ Ổn định tốt,ꢀcần
chỉ dùng cho độ đồng đều thêm nguồn âm
mạch đóng cắt cao,ꢀthông dụng
nhất
III.44/75
Nội dung chương

III.45/75
4 - Chế độ khuếch đại và chế độ chuyển mạch
. Chế độ khuếch đại tuyến tính

. Chế độ chuyển mạch
III.46/75
4.1 Chế độ khuếch đại
. Khuếch đại tuyến tính = linear amplification

. Tín hiệu ra (dòng, áp,…) = K × tín hiệu vào
. Transistor làm việc ở chế độ khuếch đại  làm
việc chủ yếu trong vùng tích cực (active region)
III.47/75
4.1 Chế độ khuếch đại
. Khi khuếch đại, xuất hiện đường tải AC (khác

DC) do ảnh hưởng của RL
III.48/75
4.2 Chế độ chuyển mạch
. Chuyển mạch = switching = OFF + ON

– OFF: đèn tắt
– ON: đèn sáng
 Ý nghĩa:
• ON/OFF đồng thời nhiều tải độc lập
• ON tải A khi B = OFF
• Chỉ ON tải A khi B = C = ON
• OFF tải A khi B = ON và C = OFF
• …
III.49/75
. Lý tưởng:
– Khi OFF (cắt): I C= 0; U CE= E C P =D 0
– Khi ON (b/hòa): U CE= 0; I C= E /R
C C P =D0
III.50/75
. Thực tế PD luôn lớn hơn 0 do:

– Cắt vẫn còn dòng rò IC, bão hòa vẫn còn sụt áp UCE
– Chuyển ON ↔ OFF, xuất hiện sườn dốc, do hạt
mang điện có quán tính
BJT chuyển mạch

Mô phỏng chuyên dụng sẽ được
LTspice tối ưu các giá trị này
III.51/75
Nội dung chương

III.52/75
5 - Sơ đồ tương đương của BJT
. Sơ đồ tương đương tín hiệu lớn

. Sơ đồ tương đương tín hiệu nhỏ
. Mô hình tương đương ở tần số cao
III.53/75
5.1&3 … lớn, …tần số cao
. Sơ đồ tương đương tín hiệu lớn

. Mô hình tương đương ở tần số cao
 Xem giáo trình

III.54/75
5.2 Mô hình tương đương tín hiệu nhỏ
. Có nhiều loại mô hình
– Mô hình tương đương tham số Z
– Mô hình tương đương tham số Y
– Mô hình tương đương tham số H
– Mô hình tương đương tham số re (vật lý)
. Đặc điểm chung: coi mạch khuếch đại dùng BJT là
một mạng 4 cực  tìm cách mô tả mối quan hệ
giữa:
– Điện áp vào u1
– Dòng điện vào i1
– Điện áp ra u2
– Dòng điện ra i2
III.55/75
. Mô hình tương đương tham số Z

III.56/75
. Mô hình tương đương tham số Z

III.57/75
. Mô hình tương đương tham số Y

III.58/75
. Mô hình tương đương tham số H

III.59/75

III.60/75

III.61/75

III.62/75
. Mô hình tương đương tham số re (mô hình
tương đương vật lý)
r e hay r' ?e
III.63/75
. Mô hình tương đương tham số re: mạch BC
. Nhận xét:
– Trở kháng vào: rv = re
– Trở kháng ra: rra = rc
III.64/75
. Mô hình tương đương tham số re: mạch EC
. Nhận xét:
III.65/75
. Mô hình tương đương tham số re: mạch CC
Sau khi thay

thế mô hình
BJT vào
III.66/75
. Mô hình tương đương tham số re: mạch CC
III.67/75
. Ví dụ mạch thực tế:
Cho mạch như hình vẽ.

Em hãy:
– Vẽ sơ đồ tương
đương sử dụng mô
hình tương đương
vật lý
– Tính: r v, r ,r K u, K i
III.68/75
. Kết quả:
– r v = R 1 // R 2// β.r e K u= − (r c// R )/r

C e≈ − R /rC e
– r r = r c // R C Ki = [β.(R 1 // R 2)]/[(R 1 // R 2+ β.r )]
e
Ki ≈ β
Mô phỏng
LTspice
III.69/75
Nội dung chương

III.70/75
6 - Thông số kỹ thuật và phân loại
. Thông số kỹ thuật
. Phân loại BJT
III.71/75
6.1 Thông số kỹ thuật
. Bao gồm nhiều thông số điện và phi điện
. Xem mẫu datasheet…
. Thông số điện quan trọng:
– hFE  con số hoặc đồ thị
– Điện áp lớn nhất: UCE(max)
– Dòng điện lớn nhất: IC(max)
– Công suất cực đại: PD(max)
– Tần số cắt: fc
– …
. Thông tin phi điện:

– Dải nhiệt độ làm việc
– Kiểu đóng vỏ (TO-xxx), thứ tự chân
– …
. Thông tin khác: công nghệ nổi bật, ứng dụng điển hình
III.72/75
6.2 Phân loại BJT
. Có nhiều cách phân loại BJT như:

– Theo loại: NPN hay PNP
– Theo dải tần: thấp (âm tần), trung, cao
– Theo công suất: nhỏ, trung bình, lớn
– Theo ứng dụng: khuếch đại, chuyển mạch
– Theo cấu trúc tích hợp: thường, darlington, khác
Darlington
Digital
transistor
transistor
III.73/75
6.2 Phân loại BJT
. BJT của các quốc gia

– Mỹ:
• Ví dụ: 2N3055, 2N2222, …
• 2N…. (1N = diode; 3N = FET)
– Nhật:
• PNP: 2SA… (cao tần), 2SB… (âm tần)
• NPN: 2SC… (cao tần), 2SD… (âm tần)
• Chú ý: khi in tên, 2S thường bị lược đi. VD: C828
– Châu Âu:
• Ví dụ: BC327, BD140, …
• Chữ đầu: A = Ge, B = Si, C = GaAs, …
• Chữ tiếp: A, B, E, H, X, Y, Z = diode; C, D, F, L, S, U =
transistor; …
III.74/75
. Nội dung đã học về BJT
– Cấu tạo và nguyên lý làm việc
– Các dạng mắc mạch
– Phân cực và điểm làm việc tĩnh
– Chế độ khuếch đại và chế độ chuyển mạch
– Sơ đồ tương đương
– Thông số kỹ thuật và phân loại
– Cấu tạo, nguyên lý, đặc tuyến của BJT
– Các mạch EC, CC, BC và đặc điểm
– Các sơ đồ phân cực: đặc điểm, tính toán đường tải và
điểm làm việc tĩnh, vẽ hình
– Sơ đồ tương đương r (quane trọng) và H: vẽ lại mạch và
tính toán các thông số trở kháng, K , Ku i
CHƯƠNG 4
TRANSISTOR HIỆU ỨNG

TRƯỜNG – FET
IV.2/63
FET là gì?
. FET = Field Effect Transistor = Transistor hiệu

ứng trường
. Nguyên lý chính: dùng điện trường điều khiển
độ rộng vùng nghèo  điều khiển độ dẫn điện
. Có nhiều loại
IV.3/63
FET và BJT
Tiêu chí BJT FET
Loại hạt dẫn Cả e và h đồng thời (bipolar) Chỉ e hoặc h (unipolar)
Tên điện cực C, B, E D, G, S
Kiểu điều khiển Dòng IB điều khiển dòng IC Áp UGS điều khiển dòng ID
Loại NPN hoặc PNP Kênh N hoặc kênh P
. Tuyến tính, dễ dùng . Trở kháng vào cực lớn

Ưu việt
. Có thể chịu áp cao, dòng lớn . Chuyển mạch nhanh
. Mạch analog và IC analog . Trong các IC số

Ứng dụng phổ biến . Các mạch điện rời rạc trong . Trong các mạch đóng cắt
thiết bị dân dụng hiệu suất cao
IV.4/63
Nội dung chương
1. Transistor trường JFET

2. Transistor trường MOSFET
IV.5/63
1 - Transistor trường JFET
. Cấu tạo của JFET

. Đặc tuyến của JFET
. Độ hỗ dẫn
. Các tham số điện quan trọng
. Phân cực cho JFET
IV.6/63
1.1 Cấu tạo của JFET
. JFET = Junction FET, được tạo bởi:
– Một khối bán dẫn loại N (hoặc P): một đầu nối ra cực D
(Drain = máng), đầu còn lại là cực S (Source = nguồn)
– Bán dẫn loại P (hoặc N) được cấy vào 2 bên sườn  nối
ra cực G (Gate = cửa)
Hai loại
JFET
IV.7/63
1.1 Cấu tạo của JFET
. Có 2 loại JFET: kênh N và kênh P

. Loại kênh N thường dẫn điện tốt hơn kênh P
Lí do? (gợi ý: xem lại BJT)
. Ký hiệu trong mạch
Kênh N Kênh P
IV.8/63
. Tương tự BJT, để FET làm việc, ta phải phân

cực (bias) cho nó một cách phù hợp
. Với JFET, tiếp giáp PN luôn cần p/c ngược (hoạt
động ở chế độ nghèo):
– Kênh N: U GS ≤ 0; U DS> 0
– Kênh P: U GS≥ 0; U DS< 0
Phân cực cho

JFET kênh N
IV.9/63
. Xét JFET kênh N 

Cần: U GS ≤ 0; U DS> 0
. Đầu tiên:
– Cố định UGS = 0
– Cho UDS > 0
 Hiện tượng:
• PN phân cực ngược
• Vùng nghèo ở phía D
rộng hơn ở phía S
IV.10/63
– Khi tăng dần UDS 
chênh áp dọc kênh
tăng  hiện tượng:
• Vùng nghèo càng

phình to về phía D
• Kênh dẫn hẹp dần
• Dòng điện ID tăng

theo UDS nhưng tốc
độ chậm dần
– Luôn có IG = 0
IV.11/63
– Khi tăng U DSđến giá trị U P kênh bị thắt (pinch-off)
– Nếu tiếp tục tăng U DS dòng I không
D tăng
 UP gọi là điện áp thắt kênh
IV.12/63
. Tiếp theo: cho UGS < 0
– Điện áp ngược PN được “gia
tăng” thêm một lượng đúng
bằng độ lớn của UGS
 Hiện tượng thắt kênh đến sớm
hơn (trước khi U DSđạt đến U ) P
– U GS càng âm, thắt kênh càng
nhanh  I Dbão hòa càng sớm
 giá trị I Dkhi bão hòa càng nhỏ
– Đặc biệt: U GS= U = −UP thì
kênh bị thắt ngay từGS(off)
đầu
Cùng một U DS, điện áp U GS

điều UGS = − U GG = −1 V
khiển được độ lớn của dòng I D
bão hòa
IV.13/63
1.3 Đặc tuyến của JFET
. Quan tâm đến 2 đặc tuyến:

– Họ đặc tuyến ra hay đặc tuyến cực máng (Drain
characteristic): mô tả quan hệ giữa I vàDU ứng
DS với
các UGS khác nhau
 Liên hệ bài cũ: đặc tuyến Colectơ của BJT mô tả
quan hệ IC và UCE
– Đặc tuyến truyền đạt (transfer characteristic): mô tả

quan hệ điều khiển của UGS đối với ID
 Liên hệ bài cũ: quan hệ điều khiển của IB đối với IC
IV.14/63
. Đặc tuyến ra ứng với UGS = 0
Vùng
điện trở Vùng tích cực/vùng Vùng đánh
thuần bão hòa/vùng thắt kênh thủng
IV.15/63
Nhận xét các vùng:

– Vùng thuần trở: các vùng nghèo ít ảnh hưởng  ID
tăng tuyến tính theo UDS
– Vùng tích cực: kênh bị thắt do vùng nghèo “bóp” lại.
Dòng I D không đổi dù U DStăng. Lí do: Nếu I cóD xu
hướng tăng  sụt áp dọc kênh tăng  áp ngược PN
tăng  vùng nghèo nở rộng hơn  kênh bị hẹp thêm
 ID giảm trở lại  giữ không đổi = IDSS
– Vùng đánh thủng: tiếp giáp PN bị đánh thủng
 Có 2 giá trị cần quan tâm:
• UDS tại đó kênh bắt đầu bị thắt (khi U GS = 0): U P
• ID khi đạt giá trị bão hòa (khi U GS= 0): I DSS
IDSS = Drain to Source current with gate Shorted

IV.16/63
. Họ đặc tuyến ra
– Mô tả mối quan hệ I -U
D ứng với các U khác
DS GS khau
– Họ đặc tuyến cho biết rõ: I DSS
, U , UP GS(off)
IV.17/63
. Đặc tuyến truyền đạt

– Mô tả mối quan hệ điều khiển của
UGS đối với ID
– Có thể vẽ gần đúng dựa trên 4
điểm đặc biệt như hình bên
– Có thể được xây dựng từ họ đặc
tuyến ra
IV.18/63
Xây dựng đặc

tuyến truyền
đạt từ họ đặc
tuyến ra
IV.19/63
1.4 Phương trình Shockley
. Đặc tuyến truyền đạt của JFET có thể được mô

tả gần đúng bằng phương trình:
U 2
 GS 
ID  DSS
I U
1 
 GS(off ) 
 
 Với một JFET cho trước, ID luôn xác định nếu
biết UGS
 JFET (và cả MOSFET sẽ học sau) được gọi là
“square-law device”  phi tuyến
IV.20/63
1.5 Độ hỗ dẫn của JFET
. Độ hỗ dẫn (forward
transconductance): gm
I
D
g  U
m  GS
. Cùng một JFET, giá trị
của gm phụ thuộc vào
từng điểm làm việc
. Đơn vị: S hoặc mho
. Datasheet thường cho
g m0 tại U GS = 0
IV.21/63
1.5 Độ hỗ dẫn của JFET
. Biết g m0, có thể tính g bằng

m công thức:
U
 GS 
g m  gm0 1U 
 GS(off ) 
 
. Nếu không biết g m0

, ta có thể tính g bằng:
m0
2I
DSS
g m0  U
GS(off )
IV.22/63
1.6 Các tham số điện quan trọng
. Giống như các loại linh kiện bán dẫn khác  có

các thông số như: ID(max), UDS(max), PD(max), …
. Các thông số đặc thù:
– Dòng IDSS
– Áp cắt/thắt kênh UGS(off) = −UP
– Độ hỗ dẫn gm
– Điện trở vào rG
– Nội trở kênh rD
– Điện dung ký sinh CGS, CGD

IV.23/63
1.7 - Phân cực cho JFET
. Bản chất công việc: tạo ra một U nào
GS đó để
điều tiết độ mở kênh, đưa FET vào chế độ chờ
. Các kiểu phân cực:
– Phân cực bằng điện áp cố định
– Tự phân cực
. Với mỗi kiểu, cần xác định:
– Vị trí điểm làm việc tĩnh Q
– Độ ổn định của điểm Q khi thông số của FET thay
đổi (do nhiệt độ, do sự đồng đều của linh kiện)
– Q gọi là ổn định khi IDQ ít thay đổi
IV.24/63
. Độ ổn định của mạch
phân cực là rất quan
trọng vì JFET thường
kém đồng đều. VD:
– Cùng là 2N5459
– IDSS: 4 ÷ 16 (mA)
– UGS(off): −2 ÷ −4 (V)
 Nếu phân cực không tốt,

thay 10 JFET vào cùng
1 mạch thể thu được 10
điểm Q khác nhau
IV.25/63
+EDSꢀ
. Mạch 1: Phân cực bằng điện RDꢀ
áp cố định:
D
• Dùng EGS nối tới G và S qua RG
 tạo UGSQ
G
• Xác định Q:
• UGSQ = −E GS (vì I G = 0) RG
UGS
S
• UDSQ = E DS – I D.R D EGSꢀ ‐
• IDQ: xem phương trình Shockley
+
 Xác định được vị trí điểm của

điểm Q(U GSQ, I DQ, U DSQ)
Với JFET kênh N
IV.26/63
IDꢀ
. Mạch 1: Phân cực bằng điện
áp cố định:
• Có thể dùng đặc tuyến truyền đạt
để xác định Q
Qꢀ IDQ
ꢀꢀUGSꢀ
UPꢀ
U =ꢀEGS
GSQ
• Độ ổn định: kém vì …?
Điểm xuất phát
IV.27/63
. Mạch 2: Tự phân cực (self-bias): +EDSꢀ

– Dòng I D = I S chảy qua FET gây sụt áp trên R S IDꢀ RDꢀ
– Sụt áp trên RS tạo ra UGSQ
D
. Xác định Q:
• VG = 0 (vì I G = 0) G
• VS = IS .R S = I D.R S
S
 U GS = − I D.R S UGS
RGꢀ
• Kết hợp với phương trình Shockley được RSꢀ
phương trình bậc 2 của U  GS có 2 nghiệm ISꢀ
 chọn nghiệm |U GS | < |U | P
 Tính được U DSQ= E DS – I DQ.(R +DR ) S
 Xác định được Q(U ,I

GSQ ,U
DQ )
DSQ
Với JFET
kênh N
IV.28/63
. Mạch 2: Tự phân cực:

• Có thể dùng đặc tuyến truyền đạt IDꢀ
để xác định Q
IDSS
Q là giao điểm của đặc tuyến

truyền đạt với đường thẳng
UGS = − ID.R S
Qꢀ IDQ
• Độ ổn định: khá vì …?
ꢀUGS
UPꢀ
U ꢀ=ꢀEGSꢀ
GSQ
IV.29/63
+EDSꢀ
. Mạch 3: Phân cực bằng phân áp:
– UGS tạo ra bằng phân áp + sụt áp trên RS
IDꢀ RDꢀ
. Xác định Q: R1ꢀ
D
• VG = E DS.R 2/(R 1+ R )2 (vì I G= 0)
I G
 U GS = V G – I D.R S Pꢀ
S
• Kết hợp với phương trình Shockley được UGSꢀ
phương trình bậc 2 của UGS  có 2 nghiệm R2ꢀ
RSꢀ
 chọn nghiệm |U GS | < |U | P
IS
 Tính được U =
DSQ E –
DS I DQ
.(R +DR ) S

GSQ ,U
DQ )
DSQ
Với JFET
kênh N
IV.30/63
. Phân cực bằng phân áp:

• Có thể dùng đặc tuyến truyền đạt để xác định Q
IDꢀ
• Độ ổn định: tốt vì …?
IDSSꢀ
Q là giao điểm của

đặc tuyến truyền đạt IDQ
với đường thẳng Q
UGS = VG − ID .RS
ꢀꢀꢀUGSꢀ
UPꢀ U ꢀ ꢀꢀVGꢀ
GSQ ꢀ
IV.31/63
Điện áp cố định Tự phân cực Phân áp
Kém ổn định Ổn định khá Ổn định tốt
+EDSꢀ
+EDSꢀ +EDSꢀ
RDꢀ IDꢀ RDꢀ
IDꢀ RDꢀ
Dꢀ D R1
D
Gꢀ G
IPꢀ G
R Sꢀ
ꢀ UGSꢀ S S
UGSꢀ UGSꢀ
EGSꢀ ‐ RGꢀ
R2ꢀ
RSꢀ RSꢀ
+ꢀ ISꢀ ISꢀ
IV.32/63
Nội dung chương
1. Transistor trường JFET

2. Transistor trường MOSFET
IV.33/63
2 - Transistor trường MOSFET
. Cấu tạo của MOSFET

. Đặc tuyến của MOSFET
. Các tham số điện quan trọng
. MOSFET kết hợp – CMOS
. Phân cực cho MOSFET
IV.34/63
2.1 Cấu tạo của MOSFET
. MOSFET = Metal Oxide Semiconductor FET
. Điểm khác JFET: không có tiếp xúc PN giữa G
với kênh dẫn. Thay vào đó cực G (kim loại)
được cách ly với kênh (bán dẫn) bằng lớp cách
điện (ô-xít).
Nếu G không làm bằng kim loại  gọi là IGFET
(Insulated-Gate FET)
. MOSFET có 2 loại:
– Kênh cảm ứng (Enhancement)  E-MOSFET: khi
UGS = 0, giữa D và S không có kênh dẫn điện
– Kênh đặt sẵn (Depletion)  D-MOSFET: giữa D và S
có sẵn kênh dẫn từ khi chế tạo  dẫn cả khi UGS = 0
IV.35/63
. MOSFET kênh cảm ứng (E-

MOSFET):
– Cấu trúc như hình vẽ, gồm:
• Cực G: màng kim loại
• Lớp SiO2: rất mỏng, cách điện
giữa G và phần còn lại của FET
• D và S: bán dẫn cùng loại, cấy
vào đế (substrate)
• Substrate (hay Body): bán dẫn
loại khác so với D-S
– E-MOSFET kênh N sẽ có đế
làm loại P và ngược lại.
– Chỉ hoạt động ở chế độ giàu E-MOSFET kênh N
IV.36/63
. MOSFET kênh cảm ứng (E-MOSFET):
VD thực tế: cặp

Ký hiệu trong
E-MOSFET kênh N
mạch điện
(IRF540) và kênh P
(IRF9540)
B nối với S
IV.37/63
. MOSFET kênh đặt sẵn (D-MOSFET):

– Khác biệt cơ bản so với E-MOSFET: có sẵn kênh
dẫn (mỏng) giữa D-S
– Hoạt động được ở cả hai chế độ: giàu và nghèo
D-MOSFET kênh N D-MOSFET kênh P

IV.38/63
. MOSFET kênh đặt sẵn (D-MOSFET):
Ký hiệu trong VD thực tế:

mạch điện D-MOSFET kênh N
IXTP01N100D
IV.39/63
. Chung: cần phân cực phù hợp cho MOSFET

. Với E-MOSFET kênh N: cần UGS > 0
– Điện trường từ cực G đến S (S nối với B) hút e từ B
về phía lớp SiO 2 khi đủ lớn (= U ) sẽ
T tạo thành
kênh nối D-S
IV.40/63
. Với E-MOSFET kênh N:

– Khi tăng dần UDS, hiện Điểm thắt kênh
tượng thắt kênh do vùng

nghèo cũng xảy ra như
trên JFET  ID bị bão hòa
– UGS càng lớn  kênh
càng dày  bị thắt chậm
 ID bão hòa càng lớn 
UGS điều khiển được dòng
ID bão hòa
– Khái niệm IDSS ít khi được
sử dụng (vì khi UGS = 0
kênh chưa hình thành)
IV.41/63
. Với D-MOSFET kênh N: UGS có thể <, =, > 0
Chế độ nghèo
(chế độ chính) Chế độ giàu
IV.42/63
. Với D-MOSFET kênh N:

– Hoạt động giống E-MOSFET khi kênh đã hình thành
– Khi tăng dần UDS, hiện tượng thắt kênh do vùng
nghèo cũng xảy ra  ID bị bão hòa
– U GS điều khiển dòng I Dbão hòa:
• UGS càng dương  kênh càng dày  bị thắt chậm  I bão D
hòa càng lớn
• UGS = 0  I Dbão hòa = I DSS
• UGS càng âm  kênh càng mỏng  bị thắt nhanh  I bão D
hòa càng nhỏ
– Khi UGS đạt đến UGS(off)  kênh bị thắt hoàn toàn 
UGS(off) còn gọi là điện áp khóa kênh
IV.43/63
2.3 Đặc tuyến của MOSFET
. Ta cũng quan tâm đến 2 đặc tuyến:
– Họ đặc tuyến ra hay đặc tuyến cực máng (Drain
characteristic): mô tả quan hệ giữa I vàDU ứng DS với
các UGS khác nhau
– Đặc tuyến truyền đạt (transfer characteristic): mô tả
quan hệ điều khiển của UGS đối với ID
. Dự đoán khi so với JFET:

– Cùng dựa trên hiện tượng thắt kênh, dùng U điềuGS
khiển dòng I Dbão hòa  các đặc tuyến có chung
dạng đường cong
– Điện áp mở/đóng kênh là khác nhau  các đặc tuyến
cắt các trục tọa độ tại các điểm khác nhau
IV.44/63
. Đặc tuyến của E-MOSFET
Đ/t truyền đạt Đ/t ra

IV.45/63
. Đặc tuyến của E-MOSFET

IV.46/63
. Đặc tuyến của D-MOSFET
Đ/t truyền đạt Đ/t ra

IV.47/63
2.4 Phương trình Shockley
. Chỉ được phát biểu cho D-MOSFET

. Giống phương trình cho JFET, áp dụng cho
cả chế độ nghèo và giàu
U 2
 UGS 
ID  I 1 P 
Trong đó: DSS  
• ID, U GS : dòng máng, chênh áp G-S
• IDSS : dòng máng khi U GS= 0
• UP = −U GS(off): điện áp thắt kênh
IV.48/63
2.4 Phương trình …
. Với E-MOSFET (on)
2
ID  kUGS  U  (on)
T
(on)
Trong đó:
• ID, U GS : dòng máng, UT (on)
chênh áp G-S
• UT: điện áp ngưỡng mở (on)
kênh
• k: hệ số tỷ lệ  xác đinh
k dựa vào 1 điểm bất kỳ I
D(on)
(khi kênh đã mở) k 

UGS(on) U  2
T
IV.49/63
2.5 Các tham số điện quan trọng
. Giống như các loại linh kiện bán dẫn khác  có:
ID(max) , UDS(max), U GS(max), D(max)
. Các thông số đặc thù: P ,…
– gm: độ hỗ dẫn
– ID(on) , R DS(on) : thông số kênh khi mở (kèm điều kiện)
– C GS, C GD: Điện dung ký sinh
E-MOSFET D-MOSFET
UT: điện áp ngưỡng mở kênh UGS(off): điện áp khóa kênh
IDSS: dòng máng bão hòa khi

U =0
Chú ý: MOSFET rất dễ “die” vì tĩnh điện (ESD), nhiễu

IV.50/63
2.6 MOSFET kết hợp - CMOS
. CMOS = Complementary MOS = MOS kiểu bù = kết
hợp E-MOSFET kênh N với kênh P
. Ưu điểm: tiêu tốn rất ít năng lượng, chuyển mạch
nhanh, dễ chế tạo  thông dụng trong vi mạch số
IV.51/63
2.7 - Phân cực cho MOSFET
. Bản chất công việc: như đối với JFET

. Các kiểu phân cực
– Phân cực bằng điện áp cố định
– Tự phân cực (*)
– Phân cực bằng hồi tiếp điện áp (**)
 Với mỗi kiểu, cần xác định điểm làm việc tĩnh Q và
độ ổn định của Q (như đối với JFET)
Chú ý: (*) Không áp dụng cho E-MOSFET

(**) Không áp dụng cho D-MOSFET chế độ nghèo
IV.52/63
. Mạch 1: Phân cực bằng điện áp cố định:

– Cách xác định Q: dễ dàng (tham khảo phần JFET)
ꢀ +EDSꢀ +EDSꢀ
RDꢀ RDꢀ
D-MOSFET
kênh N D D
E-MOSFET
Gꢀ Gꢀ kênh N
RGꢀ S RGꢀ
UGSꢀ UGSꢀ
S
EGSꢀ
EGSꢀ
EGS có thể
<, =, > 0
IV.53/63
. Mạch 1: Phân cực bằng điện áp cố định:

IDꢀ IDꢀ
D-MOSFET
kênh N Qꢀ E-MOSFET
IDQ IDQꢀ
Qꢀ kênh N
ꢀꢀUGSꢀ ꢀꢀꢀUGSꢀ
UPꢀ UTꢀ UGSQꢀ=ꢀE
U ꢀ=ꢀEGSꢀ
GSQ GS
IV.54/63
+EDSꢀ
. Mạch 2: Tự phân cực IDꢀ RDꢀ
• Không áp dụng được cho E-MOSFET
D
• VG = 0 (vì I G = 0)
G
 U GS = − I D.R S
• Kết hợp với phương trình Shockley S
UGS
được phương trình bậc 2 của UGS  có RGꢀ
2 nghiệm  chọn nghiệm |U | GS< |U | P RSꢀ
 Tính được U =
DSQ E –
DS I DQ
.(R +DR ) S ISꢀ

GSQ ,U
DQ )
DSQ
Với D-MOSFET
kênh N
IV.55/63
. Mạch 2: Tự phân cực:

IDꢀ

UGS = − ID.R S
IDSSꢀ
Qꢀ IDQꢀ
UGSQ
ꢀꢀꢀUGSꢀ
UPꢀ
IV.56/63
ꢀ +EDSꢀ +EDSꢀ
IDꢀ RDꢀ
IDꢀ RDꢀ
R1ꢀ R1ꢀ
D-MOSFET D D
kênh N E-MOSFET
I G kênh N
Pꢀ
IPꢀ Gꢀ
UGSꢀ S
S
R2 UGS
RSꢀ R2ꢀ
RSꢀ
ISꢀ
ISꢀ
IV.57/63

• VG = E DS.R 2/(R 1+ R )2 (vì I G= 0)
 U GS = V G – I D.R S
• Với D-MOSFET: tham khảo JFET
• Với E-MOSFET:
• ID = k.(U GS – U T)2  kết hợp U GS
trên  giải phương trình
bậc 2 của U GS chọn nghiệm |U | GS < |U | P
• Tính được U DSQ= E –
DS I DQ
.(R +D R ) S

GSQ ,U
DQ )
DSQ
IV.58/63

ꢀ IDꢀ IDꢀ
IDSSꢀ
Qꢀ
IDQꢀ
IDQꢀ
Qꢀ
ꢀꢀUGꢀ
ꢀꢀUGSꢀ ꢀꢀꢀUGSꢀ
UPꢀ U ꢀ UTꢀ UGSQꢀꢀ ꢀꢀUGꢀ
GSQ ꢀ

UGS = VG − ID .RS
IV.59/63
. Mạch 4: Phân cực bằng hồi tiếp +EDSꢀ
điện áp: IDꢀ RDꢀ
– Có thể áp dụng cho D-MOSFET ở chế
độ giàu nhưng ít dùng (D-MOSFET D
chủ yếu hoạt động ở chế độ nghèo) RGꢀ
– Áp dụng tốt cho E-MOSFET:
• VG = VD (vì IG = 0) G
 U GS = U DS = E DS– I D.R D
• ID = k.(U GS – U T)2  kết hợp U GS
trên  UGSꢀ
giải phương trình bậc 2 của U  GS chọn S
nghiệm |U GS| < |U |P

GSQ ,U
DQ )
DSQ
Với E-MOSFET
kênh N
IV.60/63
. Mạch 4: Phân cực bằng hồi tiếp điện áp :

ꢀ IDꢀ

UGS = E DS – I D.R D
IDQꢀ
Qꢀ
ꢀꢀUGSꢀ
UGSQꢀꢀ ꢀꢀEDSꢀ
IV.61/63
Điện áp cố Hồi tiếp điện

Tự phân cực Phân áp
định áp
ꢀ +EDSꢀ +EDSꢀ
RDꢀ
R1ꢀ
I R ꢀ +EDSꢀ
Dꢀ
+EDSꢀ Dꢀ
Gꢀ IDꢀ RDꢀ IPꢀ G IDꢀ RDꢀ

RGꢀ UGSꢀ
Sꢀ D Sꢀ
EGSꢀ R
UGSꢀ D
RSꢀ
D-MF
G ISꢀ D-MF RGꢀ
S
ꢀ +EDSꢀ RGꢀ UGSꢀ ꢀ +EDSꢀ G
E-MF Dꢀ
Dꢀ
S
E-MF IDꢀ RDꢀ
UGSꢀ
ISꢀ R1ꢀ
D
S
Gꢀ
IPꢀ G
RGꢀ Sꢀ
U ꢀ UGSꢀ
S
EGSꢀ R2ꢀ
RSꢀ
D-MF ISꢀ E-MF
IV.62/63
. Nội dung đã học về FET

– Transistor trường JFET
– Transistor trường MOSFET
– Cấu tạo, nguyên lý làm việc của FET
– Đặc tuyến của FET
– Phương trình Shockley
– Các mạch phân cực cho FET, xác định điểm làm việc,
vẽ hình minh họa
CHƯƠNG 5
VI MẠCH TƯƠNG TỰ
V.2/61
Vi mạch là gì?
. Vi = nhỏ  vi mạch = mạch nhỏ 
. Vi mạch = mạch tích hợp = IC (Integrated Circuit)
. Là mạch điện hoàn chỉnh, được thu nhỏ, rồi đóng
trong cùng 1 vỏ, thành 1 thể thống nhất
Quá trình tiến hóa từ

mạch rời rạc đến IC
V.3/61
< 1 cm
V.4/61
IC LM338K = 1 mạch ổn định điện áp
Sơ đồ nguyên lý
V.5/61
Lõi bên trong

sau khi cưa vỏ
… rồi
phóng
to lên
V.7/61
Nội dung chương
1. Giới thiệu vi mạch tương tự

2. IC khuếch đại thuật toán
3. IC khuếch đại vi sai
4. IC khuếch đại đo
5. IC so sánh
V.8/61
1 - Giới thiệu vi mạch tương tự
Khuếch đại công Khuếch đại thuật toán Khuếch đại vi sai
suất âm thanh
Ổn áp nguồn So sánh tương tự Khuếch đại đo

V.9/61
. Tín hiệu “tương tự” (analog) là gì?  Là tín hiệu
liên tục cả về thời gian và biên độ.
. Các tín hiệu khác là gì?  Là tín hiệu rời rạc:
– Tín hiệu lấy mẫu: rời rạc hóa về mặt thời gian
– Tín hiệu lượng tử hóa: rời rạc về mặt biên độ
– Tín hiệu số: rời rạc hóa cả về thời gian và biên độ
. Vi mạch tương tự (analog IC) là gì?  Là các IC

làm việc với tín hiệu tương tự.
. Các loại khác là gì? 
– Vi mạch số (digital IC): làm việc với tín hiệu số
– Vi mạch hỗn hợp (mixed signal IC): cả tương tự và số
V.10/61
. Vi mạch tương tự thông dụng:

– IC khuếch đại: KĐ thuật toán, KĐ vi sai, KĐ đo, KĐ
công suất, KĐ tạp âm thấp, …
– IC so sánh tương tự
– IC ổn áp tuyến tính
– IC lọc tương tự, IC dao động, IC điều chế
…
. IC sẽ học: xem “nội dung chương”

V.11/61
Nội dung chương

5. IC so sánh
V.12/61
2 - IC khuếch đại thuật toán
. Giới thiệu IC khuếch đại thuật toán

. Cấu tạo và nguyên lý làm việc
. Các mode tín hiệu vào
. Đặc tuyến của KĐTT
. Các tham số của KĐTT
. KĐTT có vòng hồi tiếp âm
. Các thông số giới hạn khác
V.13/61
2.1 Giới thiệu IC khuếch đại thuật toán
. IC khuếch đại thuật toán = Operational amplifier

(OP-AMP hay OPAMP)
. Giải thích tên gọi?  Vì trước đây thường được
dùng để thực hiện các phép toán với tín hiệu
như: cộng/trừ, loga/đối loga, vi/tích phân, …
. Ngày nay KĐTT vô cùng thông dụng vì:
– Đặc tính khuếch đại rất tốt
– Rất dễ sử dụng
– Rất phong phú và đa dạng
– Giá thành rất rẻ (= một lần gửi xe!)
 Cần chú ý học để ứng dụng
V.14/61
2.1 Giới thiệu IC khuếch đại thuật toán
. Thông dụng ở Việt Nam

V.15/61
2.2 Cấu tạo và nguyên lý làm việc
. “Cấu tạo” của KĐT T:

– Có 2 đầu vào: đảo (N) và không đảo (thuận, P)
– Có 1 đầu ra
Ký hiệu
có chỉ
rõ các
chân
nguồn
Ký hiệu cơ bản
Một kiểu bố trí

chân thông dụng
của IC OPAMP
V.16/61
. Cấu tạo thực chất của KĐT T:

– Là một hệ mạch phức tạp gồm nhiều tầng khuếch đại
– LM358:
• BJT: 51
• FET: 1
• Diode: 2
• Điện trở: 7
• Tụ điện: 2
Bên trong
LM358
V.17/61
. Cấu tạo thực chất của KĐT T:

– Gồm các tầng cơ bản sau:
• Khuếch đại vi sai: ngay đầu vào
• Khuếch đại điện áp: trung gian, thường là nhiều tầng
• Khuếch đại đẩy-kéo: đầu ra
V.18/61
. Nguyên lý làm việc:

– Mạch vi sai: khuếch đại chênh lệch điện áp giữa hai
đầu vào (U P− U )N với Z inrất lớn
– Tầng trung gian: tiếp tục khuếch đại điện áp để tạo K
(AV) toàn cục rất lớn
– Tầng đẩy-kéo: khuếch đại công suất với Zout rất nhỏ
Uout = K(UP − U N)
V.19/61
. KĐTT lý tưởng:
– Z in = ∞  i in= 0
– K=∞…?
– Zout = 0  … ?
. KĐTT thực tế:

– Không lý tưởng
– Có lệch, méo, phi tuyến, giới hạn tốc độ, v. v.
– Đầu ra: U out≈ K vs[(U P− U N) + U os] + K (U
c P+ U )/2
N
Là Av trong Có điện áp lệch đầu Có điện áp “mode

hình vào (cỡ μV - mV) chung” (rất nhỏ)
V.20/61
2.3 Các mode tín hiệu vào
. Có 2 “mode”:
– Mode vi sai (differential mode)  là tín hiệu cần k/đại
• Single-ended
• Double-ended
– Mode chung (common-mode)  thường là tín hiệu vô
ích, cần loại bỏ
Lý tưởng
V.21/61
2.3 Các cách mắc tín hiệu vào
. Kiểu “single-ended”
. Kiểu “double-ended”
V.22/61
2.3 Các cách mắc tín hiệu vào
. Common mode (mode chung)

– Lý tưởng: Uout = 0 với mọi điện áp vào mode chung
– Thực tế: gây thay đổi nhỏ ở đầu ra. Ảnh hưởng này
càng nhỏ thì bộ khuếch đại càng gần với lý tưởng
 Định nghĩa tỷ số nén mode chung (Common-Mode
Rejection Ratio – CMRR)
K
vs
CMRR  K
c
K
vs
CMRR  20 log K (dB)
c
V.23/61
2.4 Đặc tuyến của KĐTT
. Đặc tuyến biên độ:

– Có 2 vùng: vùng bão hòa và vùng tuyến tính
– Thực tế: vùng tuyến tính cực hẹp do Kvs rất lớn
Ura
+E
+Ubh
Đầu vào đảo Đầu vào không đảo
Uv
-Ubh
Uvng - ‐E Uvng +
Vïng tuyÕn tÝnh

V.24/61
. Đặc tuyến biên độ - tần số

– Cho biết đáp ứng tần số (frequency response)
K
vs
Chỉ đến
Khuếch 10 Hz???
đại cả DC
(0 Hz)
V.25/61
. Đặc tuyến biên độ - tần số

– Đáp ứng tần số (frequency response) có thể được cải
thiện đáng kể nếu có vòng hồi tiếp  closed-loop
V.26/61
2.5 Các tham số của KĐTT
. Hệ số khuếch đại vòng hở (open-loop gain):

– Chính là Kvs khi chưa có vòng hồi tiếp
– Rất lớn và không ổn định
– Thông thường Kvs = 104 ÷ 108, càng lớn càng tốt
. CMRR:
– Đặc trưng cho khả năng triệt nhiễu mode chung khi
khuếch đại tín hiệu vi sai (xem slide #22)
– Hiện nay (2018): CMRR = 60 ÷ 170(*) dB (càng lớn
càng tốt)
(*) VD: OPA189 có Kvs đến 170 dB, CMRR đến 168 dB
V.27/61
. Điện áp ra cực đại (output voltage swing) Uo(p-p)
– Lý tưởng: ±Ec
– Thực tế: < |Ec|, giá trị cụ thể phụ thuộc từng loại IC
– Gần lý tưởng: OPAMP loại “rail to rail”
. Điện áp lệch đầu vào (input offset voltage) Uos
– Còn gọi là điện áp vào lệch 0 (xem slide #19)
. Trở kháng vào (input impedance)
V.28/61
. Dòng phân cực đầu vào (input bias current) Ib
– Chính là dòng IB
(của BJT) hoặc IG
(của FET) trong
tầng khuếch đại
vi sai ở đầu vào
bộ KĐTT
– Độ lớn: I b = (I 1 + I 2)/2
. Dòng lệch đầu vào (input current offset) Ios
– Công thức: I os= |I –1 I | 2
– Nhỏ hơn Ib cỡ hàng chục lần
– Gây sai lệch điện áp ra
V.29/61
. Trở kháng ra (output impedance)
. Tốc độ biến đổi điện áp ra lớn nhất (slew rate)

V.30/61
2.6 KĐTT có vòng hồi tiếp âm
. Vấn đề của KĐ vòng hở: Bão hòa ngay

– K vs quá lớn  U outdễ bị bão hòa cả khi tín hiệu
vào rất nhỏ
– Kvs không ổn định
– Băng thông quá hẹp
Có thể khắc phục bằng

vòng hồi tiếp âm
(negative feedback)
V.31/61
. Hồi tiếp: đưa một phần tín hiệu ra trở lại đầu vào
tạo thành vòng kín (closed-loop)  có 2 kiểu:
– Hồi tiếp dương: làm tăng tín hiệu vào  mất ổn đinh
– Hồi tiếp âm: làm giảm tín hiệu vào  giảm hệ số
khuếch đại nhưng cải thiện đặc tính khuếch đại
Hồi tiếp âm
V.32/61
. Kiểu 1: mạch khuếch đại thuận (non-inverting

amplifier)
out in
V.33/61
. Nhận xét mạch KĐ thuận:

– Tín hiệu vào: vào đầu thuận
– Tín hiệu ra: cùng pha tín hiệu vào
– K u do R /R
f iquyết định  có thể chọn bất kỳ (≥ 1)
– Ku không phụ thuộc vào KĐTT  rất ổn định
– Trở kháng vào: tăng [1 + Kvs/Ku] lần  rất tốt
– Trở kháng ra: giảm [1 + Kvs/Ku ] lần  rất tốt
– Độ rộng dải thông: tăng [1 + Kvs/Ku ] lần  rất tốt
1000 = 100 × 10 = 32 × 31.25 = 10 × 10 × 10 nhưng cái nào tốt hơn?
Chú ý: Kvs là hệ số khuếch đại vòng hở

V.34/61
. Trường hợp đặc biệt của KĐ thuận: Ku = 1
– Có đặc tính rất tốt
• R vào: tăng K vslần
• R ra: giảm K vs lần
• Băng thông: tăng Kvs lần
(so với KĐ vòng hở)
– Gọi là mạch lặp điện áp,
mạch đệm (buffer)
Ứng dụng gì với

Ku = 1?
V.35/61
. Kiểu 2: mạch khuếch đại đảo (inverting amplifier)

V.36/61
. Nhận xét mạch KĐ đảo:

– Tín hiệu vào: vào đầu đảo
– Tín hiệu ra: ngược pha tín hiệu vào
– K u do R /R
f iquyết định  có thể chọn bất kỳ (< 0)
– Ku không phụ thuộc vào KĐTT  rất ổn định
– Trở kháng vào = Ri  không tốt lắm
– Trở kháng ra: giảm [1 + Kvs/Ku ] lần  rất tốt
– Độ rộng dải thông: tăng [1 + Kvs/Ku ] lần  rất tốt
Giữa KĐ thuận và đảo, cái nào tốt hơn?
“Tích khuếch đại – dải thông” (gain-bandwidth product) = const.
Chú ý: Kvs là hệ số khuếch đại vòng hở

V.37/61
. Ảnh hưởng của dòng phân cực đầu vào:

– Mạch KĐ thuận: gây sai lệch điện áp ra (= I .R in) f
 Khắc phục bằng Rc (compensation)
V.38/61

– Mạch lặp điện áp: RS (nội trở của nguồn tín hiệu) gây
sai lệch điện áp ra (= −I .Rin ) 
s Khắc phục bằng R c
V.39/61

– Mạch KĐ đảo: gây sai lệch điện áp ra (= I .R in) f
 Khắc phục bằng Rc
V.40/61
. Ảnh hưởng của điện áp lệch đầu vào

– Điện áp lệch đầu vào Uos làm điện áp ra bị lệch (so
với lý tưởng) một lượng Uerror = U .Kos u
– Ku càng lớn, ảnh hưởng càng mạnh
– Thông thường, Uerror khá nhỏ  có thể bỏ qua
– Trong các ứng dụng cần
chính xác, Uerror phải rất nhỏ
 Giải pháp:
• KĐTT loại “low offset” (best)
• KĐTT hỗ trợ bù offset (good)
• KĐTT + mạch bù offset (so so)
V.41/61
. Ảnh hưởng của điện áp lệch đầu vào:

– GP1: Dùng KĐTT loại low offset  chọn IC tùy theo
mức độ chính xác yêu cầu  xem datasheet
V.42/61

– GP2: Dùng KĐTT hỗ trợ bù offset  thường có 2
chân phụ để chỉnh offset. Cách chỉnh mỗi loại IC có
thể khác nhau  cần xem datasheet
V.43/61

– GP3: Dùng KĐTT loại thường + mạch bù offset
Mạch bù:
• Biến trở VR: tạo điện áp tùy ý trong dải từ −E đến +E
• R A << R B: chia áp vừa tạo  áp rất nhỏ
Rht
Mạch KĐ thuận
+E
R
ꢀ
Uv ‐
+Eꢀ VRꢀ ‐Eꢀ Uraꢀ
Rht +
+E
RBꢀ R2 ‐E
Rꢀ
+E Mạch
VR
ꢀ‐
U KĐ RB
RAꢀ Uvꢀ +ꢀ đảo RA
RCꢀ
‐E
‐E
V.44/61
Nội dung chương

5. IC so sánh
V.45/61
3 - IC khuếch đại vi sai
. Mạch (khuếch đại) trừ:

– Thường có R =1 R , R
2 =3 R 4
– Thực hiện phép trừ U –2 U (vi1 sai giữa 2 đầu vào)
– Vấn đề thường gặp: sai số điện trở, lệch đầu vào,
CMRR thấp, v. v.  làm giảm độ chính xác
V.46/61
. IC khuếch đại vi sai:
– Giống mạch trừ nhưng dùng
KĐTT chính xác + tích hợp
sẵn các điện trở chính xác,
cấu trúc đối xứng
– Bỏ ngỏ 2 kết nối  tạo ra 2

chân:
• Sense: cho phép chọn điểm
cần feedback (thay cho Uout
nếu cần)
• Ref: cho phép chọn điểm Cấu tạo điển hình của IC
tham chiếu (thay cho GND khuếch đại vi sai
(difference amplifier)
nếu cần)
 Sử dụng linh hoạt…
V.47/61
. Ví dụ về sự linh hoạt:
VD1: bù offset,
tối đa đến ±0.5 mV
V.48/61
. Ví dụ về sự linh hoạt: VD2: đệm ngõ ra để

tăng dòng tải tối đa
V.49/61
. Ví dụ về sự linh hoạt: VD3: Mạch biến đổi V-I chính xác.

Dải điện áp vào: 0 ÷ 10 V, dòng
điện ra: 4 ÷ 20 mA
V.50/61
. Ví dụ một loại IC khuếch đại vi sai: INA132

V.51/61
. Ưu điểm:
– Độ chính xác cao Giải pháp cho phép thay
– CMRR lớn đổi Ku trong IC INA146
. Nhược điểm:
– Ku cố định
– Rvào không lớn
Được khắc phục khá

triệt để bằng IC khuếch
đại đo (instrumentation
amplifier)
V.52/61
Nội dung chương

5. IC so sánh
V.53/61
4 - IC khuếch đại đo
. Cấu tạo: KĐ vi sai được đệm 2 đầu vào bằng 2

mạch KĐ thuận; có R =1 R , R2 =3 R , R4 = 5R 6
V.54/61
. Nhiệm vụ: khuếch đại (U –2U ) với:

1
 5 
K u 12R  
1
R 
 RG  R3 
. Đặc điểm: chính xác, CMRR rất lớn, Rvào cực
lớn, Ku thay đổi dễ dàng  rất tốt nhưng đắt tiền
V.55/61
. Ví dụ một loại IC khuếch đại đo:

INA129
V.56/61
Nội dung chương

5. IC so sánh
V.57/61
5 - IC so sánh
. Cấu tạo: có thể coi là 1 bộ KĐTT có Ku rất lớn 
độ dốc rất cao  vùng tuyến tính cực nhỏ 
gần như chỉ chạy ở chế độ bão hòa
. Nhiệm vụ: so sánh
điện áp vào với một
điện áp ngưỡng
. Đặc điểm đầu ra:
– Thường là “rail-to-rail”
– Thường kết nối
với các mạch số
V.58/61
5 - IC so sánh
. Các mạch so sánh:

– Mạch so sánh ngưỡng 0
– Mạch so sánh ngưỡng khác 0
. Với mỗi loại, có:
– So sánh đảo:
• Tín hiệu cần so sánh: đưa vào đầu đảo
• Điện áp ngưỡng: đưa vào đầu thuận
– So sánh không đảo
• Tín hiệu cần so sánh: đưa vào đầu thuận
• Điện áp ngưỡng: đưa vào đầu đảo
V.59/61
5 - IC so sánh
. Ví dụ một loại IC so sánh: LM393

V.60/61

– Giới thiệu vi mạch tương tự
– IC khuếch đại thuật toán
– IC khuếch đại vi sai
– IC khuếch đại đo
– IC so sánh
– Toàn bộ các nội dung liên quan đến KĐTT
– Cách tính Ku trong các mạch có sử dụng bộ KĐTT
CHƯƠNG 6
VI MẠCH SỐ
VI.2/74
Nội dung chương
1. Giới thiệu về IC số
2. Cổng logic TTL và MOS
3. Tính tương thích giữa các họ IC số
VI.3/74
1 - Giới thiệu về IC số
. Giới thiệu về IC số
. Phân loại IC số
. Các cổng logic thông dụng
. Các thông số chính của IC logic
VI.4/74
1.1 Giới thiệu về IC số
. Vi mạch số (IC số) là vi mạch tích hợp các cổng

(phần tử) logic để thực hiện các phép toán logic
. Đầu vào và đầu ra của IC số là tín hiệu số: có
trạng thái 0 (mức logic 0) hoặc trạng thái 1( mức
logic 1)
. Quy ước thông thường:
– Mức logic 0 lý tưởng: 0 V
– Mức logic 1 lý tưởng: 5 V
. IC số cơ bản nhất là
các IC cổng logic
VI.5/74
1.2 Phân loại IC số
. Phân loại theo mức độ tích hợp transistor:

– SSI (Small Scale Intergration): 2 ÷ vài chục
– MSI (Medium SI): hàng trăm ÷ dưới 1000
– LSI (Large SI): hàng nghìn ÷ hàng vạn
– VLSI (Very LSI): hàng chục vạn ÷ dưới 1 triệu
– ULSI (Ultra LSI): hàng triệu ÷ hàng trăm triệu
– SLSI (Super LSI): trên 1 tỷ
Chú ý: Không có quy ước thống nhất về số lượng

transistor tối thiểu/tối đa cho mỗi loại trên
VI.6/74
SSI
VI.7/74
MSI
VI.8/74
?SI
CPU của
máy PS1
VI.9/74
VLSI
STM32F1
MCU
VI.10/74
1.2 Phân loại IC số
. Phân loại theo công nghệ chế tạo:

– Vi mạch bán dẫn khối rắn (monolithic IC):
• Toàn bộ mạch được xây dựng trên cùng một đơn vị tinh thể
bán dẫn (nền).
• Có hai loại chính:
– TTL: vi mạch sử dụng BJT
– MOS: vi mạch sử dụng FET, chủ yếu là CMOS
• Rất phổ biến ngày nay vì giá thành thấp và độ tin cậy cao
• Nhược điểm: cách điện kém, công suất không lớn
– Vi mạch màng mỏng và màng dày (thin/thick film IC)
– Vi mạch lai (hybrid IC)
Monolithic = mono (đơn) + lithos (đá)

VI.11/74
Monolithic IC
VI.12/74
Thin/thick film IC
Hybrid IC
VI.13/74
1.3 Các cổng logic thông dụng
. Ba hàm logic cơ bản:
– AND: và
– OR: hoặc
– NOT: đảo
. Các hàm logic khác:
– NAND: và + đảo
– NOR: hoặc + đảo
– XOR: hàm khác dấu, hàm cộng mô-đun 2
– XNOR: hàm đồng dấu
. Toán logic đã chứng minh:
– Từ 3 hàm cơ bản có thể tạo ra mọi hàm logic khác
– Chỉ cần hàm NAND có thể tạo ra cả 3 hàm cơ bản
– Chỉ cần hàm NOR cũng có thể tạo ra cả 3 hàm cơ bản
. Các hàm trên có thể được thực hiện bằng các IC chứa
cổng logic tương ứng
VI.14/74
. Cổng logic cơ bản

– Cổng AND: thực hiện hàm AND
Bảng trạng thái
• f(A,B) = AB
• f(A,B,C,…) = ABC…
Hai kiểu ký hiệu của

hàm AND 2 đầu vào
VI.15/74

– IC cổng AND
IC 7408
IC 7411 IC 7421
VI.16/74

– Cổng OR: thực hiện hàm OR
• f(A,B) = A + B
• f(A,B,C,…) = A + B + C + …
Hai kiểu ký hiệu của

hàm OR 2 đầu vào
VI.17/74

– IC cổng OR
IC 744075
IC 7432
VI.18/74

– Cổng NOT: thực hiện hàm NOT
f A
Các kiểu ký hiệu của

hàm NOT
VI.19/74

– IC cổng NOT
IC 7404
Đặc biệt:
cổng buffer
(IC 7407)
VI.20/74
1.3 Các hàm logic và các cổng logic
. Các cổng ghép thông dụng

– Cổng NAND = NOT + AND
VI.21/74

– Cổng NOR = NOT + OR
VI.22/74

– IC cổng NAND và NOR
IC 7400
IC 7402
VI.23/74

– Cổng XOR
VI.24/74

– Cổng XNOR = NOT + XOR
VI.25/74

– IC cổng XOR và XNOR
IC 7486
IC 74266
VI.26/74
1.4 Các thông số chính của IC logic
. Mức logic
. Khả năng chống nhiễu
. Hệ số ghép mạch
. Công suất tiêu thụ
. Trễ cổng
VI.27/74
. Mức logic (logic level):
– Các transistor chuyển mạch không lý tưởng  mức 0
có điện áp ≈0 V (0÷x), mức 1 ứng với ≈5 V (y÷5)
– Mức logic: Là các ngưỡng điện áp (x và y) dùng để
xác định trạng thái logic là 0 hay 1. Khoảng x÷y gọi là
vùng bất định
– Mức logic phụ thuộc vào họ IC (TTL hay CMOS) và
phụ thuộc vào điện áp nguồn. VD:
• Đầu vào cùng là 2.5-V, IC TTL coi là mức “1” nhưng CMOS
coi đó là bất định (có thể “0” hoặc “1”)
• Đầu vào cùng là 1.5-V, IC CMOS hoạt động với nguồn 5-V
coi là mức 0 nhưng IC hoạt động ở nguồn 1.8-V lại coi đó là
mức 1
 Khi ghép nối các mạch cần tính toán cẩn thận
VI.28/74
– Mức logic của họ TTL hoạt động ở 5-V
ꢀ Đầuꢀ ꢀ và Đầuꢀ ra
o
(UIH,ꢀmaxꢀ)ꢀ (UOH,ꢀmaxꢀ)ꢀ
Mứcꢀ logicꢀ cao
Mứcꢀ logicꢀ c
aoꢀ
(mứcꢀ 1)ꢀ (UOH,ꢀminꢀꢀ) ꢀ
(UIH,ꢀminꢀꢀ) ꢀ Vùngꢀ bấtꢀ đị
Vùngꢀ bấtꢀ đị
nhꢀ ꢀ nhꢀ
(UIL,ꢀmaxꢀꢀ) ꢀ
Mứcꢀ logicꢀ thấ Mứcꢀ logic (UOLꢀ,ꢀmaxꢀꢀ )
pꢀ ꢀ
(UIL,ꢀminꢀꢀ) ꢀ (UOLꢀ,ꢀminꢀ )
(mứcꢀ 0)ꢀ thấpꢀ ꢀ
Do tính phổ biến, người ta gọi mức logic này là “mức TTL”
VI.29/74
– Nhận xét mức logic TTL:
• Dải điện áp vào bao phủ hoàn toàn dải điện áp ra  đảm
bảo tính tương thích khi ghép nối TTL-TTL
• Lề nhiễu (noise margin) mức cao: 2.7 – 2.0 = 0.7 (V)
• Lề nhiễu mức thấp: 0.8 – 0.5 = 0.3 (V)
ꢀ Đầuꢀ vào Đầuꢀra
Lề nhiễu mứcꢀ Mứcꢀlogicꢀcaoꢀ

Mứcꢀlogicꢀcaoꢀ
caoꢀ
(mứcꢀ1)ꢀ
ꢀ
Vùngꢀbấtꢀđịnhꢀ
ꢀ
Mứcꢀlogicꢀthấpꢀ
(mứcꢀ0)ꢀ
Lề nhiễu mứcꢀ
thấpꢀ Mứcꢀlogicꢀ
thấpꢀ
Lề nhiễu: biên độ max của nhiễu mà mạch chưa rơi vào vùng bất định
VI.30/74
– Mức logic của họ CMOS hoạt động ở 5-V:
ꢀ Đầuꢀvào Đầuꢀra
Mứcꢀ
logicꢀ1ꢀ
Mứcꢀ
logicꢀ1ꢀ
Vùngꢀbấtꢀ Vùngꢀbấtꢀ
địnhꢀ địnhꢀ
Mứcꢀ
logicꢀ0ꢀ
Mứcꢀ
logicꢀ0ꢀ
VI.31/74
– Nhận xét mức logic của họ CMOS hoạt động ở 5-V :
• Dải điện áp vào cũng bao phủ hoàn toàn dải điện áp ra 
đảm bảo tính tương thích khi ghép nối CMOS-CMOS (5-V)
• Lề nhiễu mức cao: 1.45 (V)
• Lề nhiễu mức thấp: 1.45 (V)
 Tốt hơn họ TTL
ꢀ Đầuꢀvào Đầuꢀra
Lề nhiễuꢀmứcꢀcao
5Vꢀ
ꢀ
1.45V
3.5Vꢀ
1.5Vꢀ
1.45V
0Vꢀ
Lềꢀnhiễuꢀmứcꢀthấpꢀ
VI.32/74
– Mức logic của họ CMOS hoạt động ở 10-V:
ꢀ Lề nhiễuꢀmứcꢀcao Đầuꢀraꢀ
Đầuꢀvàoꢀ
10Vꢀ
2.95V Lề nhiễu
được cải
7Vꢀ
thiện rõ rệt
Lềꢀnhiễuꢀmứcꢀthấp
3Vꢀ
2.95V
0Vꢀ
VI.33/74
– So sánh mức logic TTL và CMOS
Nhận xét :
- Mạch ra CMOS có thể nối trực tiếp tới mạch vào CMOS hoặc
mạch vào TTL
- Mạch ra TTL chỉ có thể nối tới mạch vào TTL
VI.34/74
– Tham khảo các mức logic khác
I: In = vào
O: Out = ra
H: Hight = mức cao (1)
L: Low = mức thấp (0)
VI.35/74
. Khả năng chống nhiễu (noise immunity)

– Phụ thuộc vào lề nhiễu
Unoiseꢀ
ꢀ Unois
ꢀ ꢀ ꢀ ꢀ
TTLꢀ TTL TTL TTL
UILꢀ UIHꢀ
UOHHꢀ UOL UIHꢀ U UOH
UOLL
cổngꢀIꢀ cổng IIꢀ cổng Iꢀ cổng IIꢀ
Nhiễu tối Nhiễu tối

đa: −0.7V đa: +0.3V
VI.36/74
. Hệ số ghép mạch:
– Cho biết số lượng cổng logic
nối tới đầu vào hoặc đầu ra
của một cổng logic cho trước
– Hệ số ghép tải (fan-out) của
đầu ra một cổng logic: là số
lượng mạch vào (của các
cổng logic khác) mà nó có
thể điều khiển
– Thay đổi số fan-out có thể tác
động tới mức logic và tốc độ
của cổng
VI.37/74
. Hệ số ghép mạch:
– Hệ số ghép mạch đầu vào (fan-in) của một cổng
logic: là số lượng đầu vào của cổng đó
– Cổng có fan-in lớn sẽ: phức tạp và chậm hơn cổng có
fan-in nhỏ
3
2
5
2
VI.38/74
. Công suất tiêu thụ PD
– Công suất = dòng điện nguồn × điện áp nguồn
– Dòng điện I cc= (I cc(H)+ I cc(L))/2
Với: Icc(H) và I cc(L) là dòng tiêu thụ khi đầu ra ở mức H
(mức 1) và mức L (mức 0)
. Trễ truyền lan (propagation delay) tP
– Còn gọi đơn giản là trễ cổng
Kiểm soát trễ

là rất quan
trọng
VI.39/74
Nội dung chương
VI.40/74
2 - Cấu trúc cổng logic TTL và MOS
. Cổng logic họ DDL

. Cổng logic họ RTL
. Cổng logic họ DTL
. Cổng logic họ TTL
. Cổng logic họ PMOS

. Cổng logic họ NMOS
. Cổng logic họ CMOS
VI.41/74
2.1 Cổng logic họ DDL
. DDL = Diode Diode Logic
. Hàm AND và OR:
. Ưu điểm: đơn giản, tốc độ cao, có thể tăng số đầu

vào tùy ý, khá hiệu quả với các ứng dụng đơn cổng
. Nhược điểm: fan-out thấp, lề nhiễu hẹp
VI.42/74
2.2 Cổng logic họ RTL
. RTL = Resistor Transistor Logic
Hàm NOR
2 đầu vào
. Ưu điểm: dùng ít transistor (!)

. Nhược điểm: fan-in thấp, lề nhiễu hẹp, tốn công
suất (khi Q1 ở trạng thái ON)
VI.43/74
2.3 Cổng logic họ DTL
. DTL = Diode Transistor Logic
NAND = AND rồi NOT
AND
NOT
. Đặc điểm: tốn công suất (khi Q1 ở trạng thái

ON), lề nhiễu hẹp (nhưng có cải thiện so với
DDL và RTL)
VI.44/74
2.4 Cổng logic họ TTL
. TTL = Transistor
Transistor Logic
AND
Hàm NAND
2 đầu vào với đầu
ra “đẩy-kéo”
NOT
VI.45/74
. TTL = Transistor Transistor Logic
Hàm AND
2 đầu vào với
đầu ra Colectơ hở
Ký hiệu
Colect ơ hở
VI.46/74
. Đặc điểm chung
– Tốt hơn DDL, RTL, DTL về fan-in, fan-out, lề nhiễu
– Trễ khá lớn (~10 ns) do các BJT hoạt động ở chế độ
bão hòa  cần được khắc phục
– Các điểm khác họ CMOS (sẽ học tiếp theo):
• Tiêu tốn công suất lớn hơn CMOS
• Dòng ra không đối xứng: dòng thu vào (sink) ở mức 0 và cấp
ra ở mức 1 (source) là khác nhau
• Khi chuyển mạch, tạo xung dòng điện  gây nhiễu nguồn 
cần được lọc
• Ít nhạy cảm với tĩnh điện
Dòng tiêu thụ

VI.47/74
. Các phiên bản cải tiến của họ TTL:
– Low-power TTL (L): công suất tiêu tán (PD) giảm còn ~1
mW, nhưng trễ cổng (tP) tăng lên đến ~33 ns.
– High-speed TTL (H): t P≈ 6 ns, P ≈D 22 mW
– Schottky TTL (S): sử dụng các diode Schottky và transistor
Schottky  tốc độ tăng đáng kể, t ≈ P3 ns, P ≈ 19
D mW
– Low-power Schottky TTL (LS): rất thông dụng; giống
TTL (S) nhưng khai thác ở chế độ dòng nhỏ  hi sinh tốc
độ để giảm công suất (t ≈P 9.5 ns, P ≈ 2D mW)
– Fast (F), Advanced-Schottky (AS), và ALS TTL: cải tiến từ
họ LS, giúp giảm trễ và/hoặc giảm công suất tiêu tán
– Low-voltage TTL (LVTTL): TTL hoạt động ở 3.3-V
Chú ý: TTL tiêu chuẩn có P ≈D 10 mW, t ≈D10 ns

VI.48/74
So sánh tốc độ và
công suất tiêu tán
của các họ TTL
Có PDP nhỏ
nhất
Để so sánh: dùng khái niệm “tích công suất – trễ” (power–

delay product = PDP) với đơn vị là W × s = J (năng lượng)
 Là năng lượng tiêu tốn cho 1 lần chuyển mạch của cổng
VI.49/74
So sánh mức logic của các họ TTL

VI.50/74
So sánh Fan-out của các họ TTL

VI.51/74
. Cách đặt tên: xx74/54yyzztt

– xx: hãng sản xuất, dòng sản phẩm. VD: SN của TI,
DM của National Semiconductor, MC của ON
Semiconductor, …
– 74: sản phẩm dân dụng; 54: quân sự (khác dải t°)
– yy: họ logic. VD: H, LS, AS, ALS, v. v.
– zz: chức năng (AND, OR, v.v.), rất phong phú
– tt: cấp chất lượng, kiểu đóng vỏ
VD: SN74ALS00ADBR
. Cách đặt tên này cũng áp dụng cho nhiều IC
logic họ CMOS
VI.52/74
2.5 Cổng logic họ NMOS
. Sử dụng các E-MOSFET kênh N
Mạch thực
hiện hàm
NAND
Q2 có vai
trò như
điện trở RD
của Q1
Mạch thực
hiện hàm NOT
VI.53/74
2.6 Cổng logic họ PMOS
. Tương tự NMOS nhưng dùng E-MOSFET kênh P
NOT NOR
VI.54/74
2.7 Cổng logic họ CMOS
. Dùng cả hai loại E-MOSFET

– Giúp cải thiện nhược điểm của mạch NMOS và
PMOS vì dùng kiểu “đẩy-kéo” thay cho RD thụ động
Cùng thực hiện

hàm NOT
NMOS CMOS
VI.55/74
. Mạch thực hiện cổng NAND

VI.56/74
. Mạch thực hiện cổng ……..?

VI.57/74
. Đặc điểm chung:

– Công suất tiêu tán cực nhỏ: ~nW (TTL là cỡ mW)
– Công suất tiêu tán tỷ lệ với: f × C × U2
– Tốc độ chuyển mạch lớn
– Fan-out lớn do dòng ra lớn, dòng vào (IG) rất nhỏ
– Khả năng chống nhiễu: tốt hơn TTL
– Nhạy với tĩnh điện, nhiễu  tuyệt đối không thả nổi
các đầu vào của cổng CMOS
– Tùy từng loại, điện áp làm việc có thể thay đổi trong
một dải khá rộng (họ TTL thường hẹp và cố định)
VI.58/74
. Các họ CMOS thông dụng
Rất cũ
Phổ biến,
tương thích
họ TTL
VI.59/74
Nội dung chương
VI.60/74
3 - Tính tương thích giữa các họ IC số
. Tính tương thích mức logic

. Kết nối TTL tới CMOS cùng điện áp
. Kết nối CMOS tới TTL cùng điện áp
. Kết nối cổng khác điện áp nguồn
VI.61/74
3.1 Tính tương thích mức logic
. Tương thích = có thể kết nối + hoạt động ổn

định + làm việc đúng
. Điều kiện tương thích: U OH1 > U IH2và U OL1<U IL2
VI.62/74
3.1 Tính tương thích mức logic
. Nhận xét:
– Kết nối TTL  TTL: OK
– Kết nối CMOS  CMOS (cùng điện áp): OK
– TTL  CMOS?
– CMOS  TTL?
– Kết nối khác điện áp nguồn?
VI.63/74
3.2 Kết nối TTL tới CMOS cùng điện áp
. Ở mức 0:
VI.64/74
. Ở mức 1:
VI.65/74
. Ở mức 1: Bổ sung trở kéo lên
2.2K
VI.66/74
3.3 Kết nối CMOS tới TTL cùng điện áp
. Luôn tương thích
MứcꢀlogicꢀraꢀcủaꢀICꢀsốꢀhọꢀ
CMOS Mức logicꢀvào của ICꢀsố
họ TTL
Mứcꢀlogicꢀ
1 (UIH,ꢀmaxꢀ )
Mứcꢀlogicꢀcaoꢀ
(mứcꢀ1)
Vùngꢀbấtꢀđịnh
(UIH,ꢀminꢀꢀ )
Vùngꢀbấtꢀđịnh
(UIL,ꢀmaxꢀꢀ )
Mứcꢀlogicꢀthấpꢀ
Mứcꢀlogicꢀ (mứcꢀ0)
0 (UIL,ꢀminꢀꢀ )
VI.67/74
3.4 Kết nối cổng khác điện áp nguồn
. TTL (5 V)  CMOS (10 V)

VI.68/74
. TTL (5 V)  CMOS (10 V)
Dùng TTL đầu ra

dạng Colectơ hở
2.2K + bổ sung RC nối
tới 10 V
HởꢀcựcꢀCollector
VI.69/74
. CMOS (10 V)  TTL (5 V)

VI.70/74
. Dùng IC chuyển đổi mức logic (translator)

VI.71/74
. Tham khảo thêm

VI.73/74

– Giới thiệu về IC số
– Cổng logic TTL và MOS
– Tính tương thích giữa các họ IC số
– Các cổng logic thông dụng
– Thông số chính của IC logic
– Cổng logic loại TTL, NMOS, PMOS, CMOS  xác
định loại hàm logic dựa trên sơ đồ mạch điện
– Tính tương thích giữa các họ IC số

Bài Giảng Môn Cấu Kiện Điện Tử

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bài Giảng Môn Cấu Kiện Điện Tử

Uploaded by

Copyright:

Available Formats

BÀI GIẢNG MÔN HỌC

CẤU KIỆN ĐIỆN TỬ

GV: GVC.ThS Đinh Thị Nhung

. Cần học trước: Vật lý điện tử

. Đánh giá kết quả:

GIỚI THIỆU TỔNG QUAN

GV: ThS. Đinh Thị Nhung

. Cấu kiện điện tử là các phần tử rời rạc hay tích

. Để nắm được các tế bào gốc tạo nên công nghiệp

G V: GVC.ThS. Đinh Thị Nhung

CHẤT BÁN DẪN VÀ

GV: ThS. Đinh Thị Nhung

1. Vật liệu bán dẫn

. Những khái niệm cơ bản

Vật liệu  ( cm) Loại hạt dẫn

Dẫn điện 10-6 – 10-3 Electron

. Cấu trúc vùng

. Cấu trúc vùng năng lượng

. Cấu trúc vùng năng lượng

. Cấu trúc vùng năng lượng

. Bán dẫn thuần (i, intrinsic) Si

– Gần tinh khiết, tạp chất ~1/10 tỷ

. Bán dẫn pha tạp: 2 loại

. Bán dẫn pha tạp: 2 loại

X¸c suÊt cã mÆt e

. Nồng độ hạt dẫn

 Xem giáo trình

. Sự phát xạ và tái hợp

Hỏi: Sự phát xạ cặp e-h có xảy ra trong loại n & p không?

. Sự phát xạ và tái hợp

. Sự phát xạ và tái hợp

Ge: μ n = 3800 cm2/Vs, μ =

Si: μ n = 1800 cm2/Vs, μ =

Véc‐tơ điện trường (E)

. Có nhiều loại chuyển tiếp (tiếp giáp, tiếp xúc):

Tiếp xúc M-S

Tiếp xúc PIN

Lúc bắt đầu ghép Sau khi ổn định

1. Vật liệu bán dẫn

. Cấu tạo và hoạt động

Các loại diode Mặt cắt một

Source: http://www.instructables.com, https://commons.wikimedia.org

Nối điện: Đánh dấu cực tính

Dòng khuếch tán tạo

Chưa phân cực Phân cực thuận

– Diode gây một sụt áp đúng bằng U , bìnhtx thường là

Hạt dẫn Hạt dẫn

Véc‐tơ điện trường ngoài (Eng)

. Phân cực ngược: điện thế P thấp hơn N (P-, N+)

Hạt dẫn Hạt dẫn

Véc‐tơ điện trường ngoài (Eng)

. Vùng ngược Điện áp Dòng ngược

. Ảnh hưởng của nhiệt độ

. Thử vẽ hàm mô tả bằng phương trình Shockley:

. Nội trở của diode

– Nội trở xoay chiều (vi phân của nội trở)

. Mô hình diode lý tưởng

– Không phụ thuộc tần số

D thực tế UD0 Dlt

D thực tế UD0 Dlt

. Mô hình tuyến tính hóa từng đoạn (đầy đủ)

. Điều kiện áp dụng

Chú ý: Điều kiện chung là tần số (của nguồn U) thấp

. Sơ đồ tương đương tần số cao