MOSFET SWITCHING

CHARACTERISTICS

Nguyen Minh Quan

Student, Hanoi University of Science and Technology, VN
Rm. 404, C1B bldg., No. 01, Dai Co Viet Street,
Hai Ba Trung, Hanoi, Vietnam 100000
Email: quan.nm202495@sis.hust.edu.vn
Outline
Switching charateristic
Turn on
Turn on
Turn off (no parasitic)
Turn off
 Switching phenomena
.subckt C2M0025120D d g s Tj Tc
xgmos d1 g1 s1 Tj Tc gmos_C2M0025120D
Ls s s1 9n
R_Ls s s1 10
Rg g1 g2 1.1
Lg g g3 15n
R_Lg g g3 10
Rgg g1 s1 1E6
Ld d d3 6n
R_Ld d d3 10
MOSFET G1 d2 d1 Value
{(V(d2,d1))/((0.0000007714*((V(Tj))**2)+0.0000978571*(V(Tj)
)+0.0231428571)+1n)}
R_A d2 d1 1E6
Vgate_s g3 g2 0
Vdrain_s d3 d2 0
Gheat 0 Tj value
{abs((V(d,s)*I(Vdrain_s)))+abs((V(g1,g2)*I(Vgate_s)))}
XCGD d2 g1 cgdmos_C2M0025120D
CGS g1 s1 2825.325p
CDS d2 s1 70p
D1 s1 d2 bodydiode_C2M0025120D
D2 s1 d2 bodydiode_C2M0025120D
D3 s1 d2 bodydiode_C2M0025120D
.ends C2M0025120D
*****************************************

.
Switching phenomena
Turn on

Turn off
 Vds
Do ảnh hưởng của Ld,Ls.
• Khi Id tăng (turn on)  di/dt > 0  có điện áp
dương trên 2 cuộn cảm ký sinh làm cho Vds bị
sụt 1 lượng là vLd + vLs. Hiện tượng này làm
giảm tổn hao đóng cắt.
• Khi Id giảm (turn off)  di/dt < 0  có điện áp
âm trên 2 cuộn cảm ký sinh làm cho Vds bị
overshoot 1 lượng là vLd + vLs. Hiện tượng này
làm giảm tăng hao đóng cắt.
 Ld,Ls vừa làm tăng, vừa làm giảm tổn hao đóng
cắt
• Giải pháp: tăng di/dt turn on, giảm di/dt turn off.
Giảm Ld,Ls.
 Reverse recovery
• Khi chuyển từ trạng thái off  on, IL
diode chuyển từ on  off  có
dòng điện phục hồi ngược chảy qua I rr
diode, và dòng sạc cho tụ ký sinh
của diode cộng với dòng qua tải gây
ra hiệu ứng như hình bên.
• Mạch cộng hưởng Cf,Ld,Ls,Coss
gây ra ringing Ids,Vds  overshoot
trên mạch,tăng tổn hao đóng cắt
• Giải pháp: Giảm di/dt
 Ringing Vgs
• Hiện tượng ringing Vgs do mạch cộng hưởng
Rg,Ls,Cgd,Cgs
• Nhìn chung thì Vgs ringing không ảnh hưởng quá
nhiều đến quá trình đóng cắt. Thực chất nó chỉ là hệ
quả của mạch cộng hưởng RLC.
 Ringing Vds,Ids
• Do mạch cộng hưởng Ls,Ld,Coss, Cf gây ra
dao động Ids,Vds lúc turn off
• ẢNH HƯỞNG CỦA RINGING
• High-frequency ringing gây ra nhiễu EMI, cross
talk.
• Overshoot voltage ( do các mạch cộng hưởng
tần số cao gây ra)  có thể phá hủy thiết bị
• Self-turn-on (Ringing Vgs)
• Switching loss
 Early channel shutdown
• Early channel shutdown là hiện tượng Ids giảm
trước khi Vds tăng.

∆𝑉
∆ 𝐼 = 𝐶 𝑓 +𝑜𝑠𝑠 .
∆𝑡

• Self-turn-on: di/dt < 0  Vls

đặt lên Vg
𝑑𝑉 𝑑
𝐼 𝐶𝑔𝑑 =𝐶 𝑔𝑑
𝑑𝑡
• Hiện tượng sụt dòng là do khi Vds tăng  dv/dt > Self-turn-on
0  có dòng chạy qua Cf và Coss  giảm tổn
hao đóng cắt
• Giải pháp: tăng Rg, giảm L, dùng mạch Miller clamp
 Early channel shutdown
Early channel shutdown xảy ra trong vùng Miller. Khi Ig > Icgd  có dòng xả cho
Cgs làm Vgs giảm xuống chứ không bằng phẳng nữa . Khi Vgs giảm xuống Vth thì
làm cho I giảm trước khi Vds tăng mạnh.
 Gate resistance
• Nhìn chung Rg tăng  di/dt, dv/dt giảm  tăng thời gian chuyển mạch, tăng tổn hao nhưng
giảm được overshoot, oscillation, giảm nhiễu và ngược lại

• Giảm gate ringing, tránh hiện tượng miller turn

on.
• Ảnh hưởng tới power dissipation
Gate resistance
 Gate inductance (turn on)

𝑳𝑮 ≈ 𝟎

𝑳 𝑮 =𝟏𝟓 𝒏
 Gate inductance (turn off)
𝑳𝑮 ≈ 𝟎

𝑳 𝑮 =𝟏𝟓 𝒏
Gate inductance

L = 100n
Gate inductance

L = 50n
 Source Inductance
• Sụt áp trên Vds khi turn on ( vấn đề này cần chú ý bởi vì nó xác định xem liệu VDS <
Vgs-Vth trước hay sau i đạt đến giá trị dòng tải hay nói cách khác là xem xét khi nào nó
chuyển đổi giữa vùng ohmic và saturation)
• Overshoot điện áp có dòng feedback về cực G có thể gây ra hiện tượng Miller turn on
khi turn off

Vds Vgs

• Di/dt thay đổi đáng kể còn

dv/dt thay đổi khá ít
• Ảnh hưởng ringing Ids turn off,
ringing Vgs turn on.
• Làm chậm tốc độ đóng cắt của
Id Psw I
 Drain Inductance
• Sụt áp trên Vds khi turn on, overshoot điện áp khi turn off
• Tương tự như Ls, Ld làm thay đổi đáng kể di/dt còn dv/dt thì không. Mặc dù di/dt
giảm nhưng overshoot vẫn tăng do sự tăng của Ld

• Ảnh hưởng ringing Ids turn off, ringing

Vgs turn on.
 Gate-Source capacitance
• ảnh hưởng tới delay time và di/dt, không ảnh hưởng đến du/dt. ( )
• Di/dt tỉ lệ thuận với stress current, stress voltage, sụt áp

Delay time Vgs tăng  Tổn hao đóng cắt tăng

Vds

Id P
 Gate-Drain capacitance

Vds Psw

• ảnh hưởng tới delay time và du/dt,ảnh hưởng không đáng

kể đến di/dt.
Cgd
• Di/dt tỉ lệ thuận với stress current, stress voltage, sụt áp

Vgs

Id
Drain-Source Capacitance
Nhìn chung Cds làm thay đổi dv/dt
 Capacitance freewheeling diode
• Khi diode chuyển từ trạng thái on sang trạng thái off  cần có dòng sạc cho tụ điện ký sinh trong
diode  tăng dòng điện Id
 Tổn hao đóng cắt trên Mosfet
• Tổn hao turn on trên mosfet bao gồm: Tổn hao giữa I và U, tổn hao do tụ Cf, tụ Cds xả từ năng
lượng tích lũy trong quá trình đóng trước đó.
• Tổn hao turn off trên mosfet gồm tổn hao giữa I và U.
Tổn hao đóng cắt trên Mosfet

Ichannel
• Khi ta tính tổn hao bằng cách lấy I.Vds
 Vùng 1 là vùng tổn hao giữa Ich.Vds
và 1 phần năng lượng nạp cho tụ
• Vùng 2, Ich = 0, toàn bộ năng lượng nạp
cho tụ
• Tóm lại là, thực chất tổn hao đóng trên
mosfet chỉ có ở 1 phần vùng 1, còn phần
năng lượng nạp cho tụ chỉ gây tổn hao
khi ở quá trình turn on tiếp theo. Nếu
không turn on nữa thì năng lượng tổn
hao turn off chỉ là Ich.Vds
 Non-flat Miller region on SiC MOSFET
• Đối với SiC MOSFET vùng Miller không phẳng mà nó đi
lên. Nguyên nhân là do Cgs không nhỏ hơn nhiều Cgd đối
với SiC. Nói cách khác, vẫn có dòng đủ lớn qua tụ Cgs làm
tăng Vgs trong vùng này.
o Non-flat Miller region có những ảnh hưởng đến:
• Thời gian chuyển mạch: Do vùng Miller ramp nên không Si MOSFET SiC MOSFET
xác định được Vpl để tính toán thời gian chuyển mạch
 Kết luận
• Speed switching: Cgs ảnh hưởng đáng kể đến di/dt, trong khi đó Cgd ảnh hưởng đáng kể đến
du/dt, Cds ảnh hưởng 1 phần đến du/dt. Do đặc tính của cuộn cảm  Ld,Ls ảnh hưởng đến
di/dt
• Stress voltage, stress current: Stress dòng điện chủ yếu là do reverse recovery, tụ ký sinh FWD,
stress điện áp chủ yếu là do Ld,Ls. Mặc dù Ld,Ls ảnh hưởng đến di/dt nhưng điều này nhỏ hơn
so với độ tăng của Ld,Ls nên về tổng thể vẫn gây ra stress điện áp.
• Switching loss: Tổn thất ảnh hưởng bởi di/dt,du/dt, I, U  những yếu tố này đều có thể bị ảnh
hưởng bới tụ ký sinh, Ld,Ls, Rg, Cf.
Thank you!