Professional Documents
Culture Documents
NHẬN XÉT,
ĐÁNH GIÁ CỦA
GIẢNG VIÊN
1
1. Tổng quan lý thuyết.
1.1. Giới thiệu chung.
Mạch Common Source Amplifier có một số mạch phổ biến như: mạch tải trở, tải là nguồn dòng, tải
là PMOS… Trong bài thí nghiệm sẽ mô phỏng hoạt động, các thông số của mạch CS tải trở.
Là bộ khuếch đại điện áp đầu vào và điều chỉnh dòng điện chạy qua MOSFET, thay đổi điện áp
trên điện trở đầu ra theo định luật Ohms. Tuy nhiên, điện trở đầu ra của thiết bị thường không cao
cho bộ khuếch đại hợp lý (lý tưởng là vô hạn), cũng không đủ thấp cho bộ khếch đại điện áp tốt (lý
tưởng là bằng 0).
2
Thông số kỹ thuật CMOS (chung cho họ công nghệ 180 nm)
Lithography 180nm
Điện áp (VDD) 1.8V
Tùy chọn cung cấp điện bổ sung 2.5V / 3.3V I/O
NFET/PFET tiêu chuẩn
Lmin 0.18um
Leff 0.11um / 0.14um
Vt 0.43V / -0.38V
IDsat 600mA/260mA
Ioff <80 pA/um (tại 25° C)
Tox 3.5nm
NFET/PFET lớp oxit dày
Lmin 0.4um
Leff 0.29um
Vt 0.64V / -0.67V
IDsat 550mA / 235mA
Ioff <1 pA/um (tại 25° C)
Tox 7nm
- Công thức liên quan:
Chế độ DC:
- Vin = VTH : M0 bắt đầu dẫn: chế độ bão hòa => VDSsat = Vin - VTH ≈ 0
- Vin > VTH : VGS ↑ => ID ↑ => VD ↑ => Vout ↓ : chế độ bão hòa
1 W 2
I D = μ n C ox (V ¿ −V TH )
2 L
1 W 2
V out =VDD−I D R D =VDD− μ n C ox ( V ¿−V TH ) RD
2 L
3
+ Vout = Vin - VTH => chế độ bão hòa sang chế độ triode
1 W
V ¿1 −V TH =VDD− μn Cox (V ¿1 −V TH )2 R D
2 L
Với V ¿1 =
√ 1+4 α VDD−1 +V 1 W
(trong đó : α = μ Cox R D )
2α TH
2 n L
1 W
V out =VDD− μn C ox R D [2(V ¿ −V TH )V out −V out ]
2 L
VDD
V out =
W
1+ μn C ox R D (V ¿ −V TH )
L
Chế độ AC:
W
gm =μ n C ox (V ¿ −V TH )
L
1 1 1
= v ớ i λ=
r0 λ I D L
4
Độ lợi:
V OUT W
A v= =−R D μ n C ox ( V ¿−V TH )=−gm R D
V¿ L
A v =−gm RD /¿ r 0
Dựa vào thông số kỹ thuật và các công thức trong phần 1.1 và 1.2 thực hiện tính toán theo lý
thuyết:
Chế độ DC:
−6
1 −4 32. 10
V out =1,8− .1,34225 .10 . .(0,8−0,43)2 .500 ≈ 0 , 983(V )
2 180.10 −9
Chế độ AC:
5
|
gm = 1,34225.10 .
−4 32. 10−6
180.10
−9 |
.(0,2−0,43) =0.006
1
r0 = .0,6=3,33 MO h ms
180. 10−9
Độ lợi:
A v =−0,006 ×500=−2,74
6
- Hình ảnh thiết kế symbol:
7
2.2. Mạch mô phỏng, kiểm tra.
- Mạch Testbench kiểm tra thiết kế:
8
Cho VGS=Vin thực hiện kiểm tra hoạt động của NMOS. DC: V in (0V 1.8V), Transient: Vin
=100mV, trans: 0.5us
9
- Kiểm tra DRC và LVS
DRC:
LVS:
10
- Vin < VTH : Vout = VDD = 1.8V chế độ off
11
- Độ lợi:
12
V OUT
A v= =−6,2 dB+43 °
V¿
A v ≈−2.04
3. Kết luận
3.1. Nhận xét
Thiết kế, kiểm tra hoạt động của mạch Common-Source Amplifier tải là trở. Khó khăn: DRC
còn một số lỗi, LVS không đọc được tài nguyên.
Nhìn chung kết quả đồ thị mô phỏng Testbench đúng với lý thuyết. Kết quả Vout có sai số so
với lý thuyết.
13