DEVRE-1 MALZEMELER (TI DENEY 10): PMOS: IRF 9540 (yedekli aln) DRENLER: 10K, 10K, 2.

2K ZENER: 1.7V 2.4V 2.7V 3.0V 3.3V Zener diyotlar, eitli referans girilerinde k izlenir. YK DRENC: 2.2K, 1K, 470 Ohm, 220 Ohm: Yk direncinin deiimine gre k akm ve k gerilimi izlenir. OPAMP: TL082CP, CN v.b. (yedekli aln. Deney srasnda, labdaki g kaynan ap 7VDC ayarladktan bir sre sonra devreye voltaj verin. Lab g kayna devreye BALI iken power tuuna basarak AMAYIN. Aksi halde Lab g kaynamz, devreye ani ok gerilim vererek aktif elemanlar bozuyor.) MONTAJ TABLOSU (BREADBOARD), KABLOLAR, TMSAHAZI-KROKODL KABLOx3, 3xTEK TARAFLI KROKODL-KABLO, DZ TORNAVDA/KONTROL KALEM, SAAT TORNAVDA DZ

1. DEVRE-1 TANIMLAR 1.1 Output Characteristic Load regulation Load Effect: k Karakteristii, Yk Reglasyonu, Yk etkisi Regulatr kndaki (yk zerindeki) akmn artmas durumunda, k voltajnn dmemesi istenir. TINA Simlatrn kullanarak, PMOS kl devre iin, yk direnci 100-1000 ohm arasnda deiirken (Analysis->DC Analysis->DC Transfer Characteristics->R2 Yk direnci) k karakteristiini retin. (Grafikte +X ekseni, yk direnci yerine yk akmn gsterse idi, azalan bir grafik elde edilecekti.)

NL: No load, yksz k gerilimi, yk direnci karlr ve k gerilimi llr. (PMOS drain noktas) FL: 1K yk kta iken, yk zerindeki gerilim llr. %LR: Hesaplanarak, reglatrn yk reglasyon yzde baarm rakamsal olarak ifade edilir.

1.2 Transfer Characteristic Line Regulation -Source regulation: Giri-k karakteristii, Hat Regulasyonu Reglatrn kndaki gerilimin, giriteki gerilim deiikliklerinden etkilenmemesi istenir. V1 deeri 5V-10V arasnda deiirken, PMOS kl devre iin, k karakteristiini, TINA simulatrde (Analysis->DC Analysis->DC Transfer Characteristics->V1 giri gerilimi) retin.

2.7V zener ile alrken, Vin1=6V, Vin2=6.5V Vin3=7V noktalarnda Vo1=VLL, Vo2=Vnom, Vo3=VHL k gerilimlerini ln ve grafik olarak gsterin. Vin2 deerindeki k gerilimini (Vo2) Vnominal olarak farz edin. SR (source regulation, line regulation) deerini hesaplayn. No 1 2 3 Vin 6V 6.5V 7V Vout

1.3 Ripple Rejection: Dalgalanmalarn Reddi Reglatrn, ebeke zerinden gelen ve dorultucu devreden arta kalan dalgalanmalar sndrmesi istenir. Reglatr kndak ripple genliinin, reglatr giriindeki ripple genliine oran ile bu baarm ifade edilir. (Girie DC kaynak yerine, Sinyal retecinden 1Vpp genlikli 50Hz sins ve +6V DC seviye/bias uygulanr. Reglatr kndaki ve giriindeki ripple genlii llr.) (Sinyal reteci ile, ebekeden veya d devrelerden gelen ripple/dalga simule edilir.)

No 1 2 3 4

Ripple in genlik 0.5 Vpp 0.75 Vpp 1.0 Vpp 1.25 Vpp

Ripple Out genlik

1.4 Output Impedance: k Empedans k i direnci:

Devrenin k empedans (DC artlarda k i direncini, Rout) yk reglasyon karakteristiindeki eime karlk gelir. Ro1=1K ve Ro2=470 ohm yk direnleri ile, iki farkl durumda k gerilimi ve akmn okuyarak, k empedans hesaplanr. (1.1de simulatr ile elde edilen grafikte +X ekseni yk direncini gsterirken, bu grafikte +X ekseni yk akmn gsteriyor.) 1.5 Referans voltaja gre k geriliminin llmesi: Listede verilen eitli zener diyotlar ile, deiik referans gerilimleri retilir ve kta retilen gerilim llr. lgili tabloya doldurulur. No 1 2 3 4 VRef (zener voltaj) 1.7 V 2.4 V 2.7 V 3.0 V Output Voltage

2. DEVRE-2 MALZEMELER OPAMP: TL082 DRENLER: zerindeki deerler ZENER: 2.7V

2.1 kinci devreyi, Tina-TI simulatr programnda simule edin. Output characteristics (load regulation) ve transfer characteristics (line regulation) erilerini, 1.1 ve 1.2de gsterildii gibi simulatrde retin. (Giri gerilimi 4-10V arasnda deiirken k gerilimi grafii. Yk direnci 100ohm-1Kohm arasnda deiirken k gerilim grafii.) 2.2 Load regulation, line regulation, ripple rejection ve k empedans deerlerini Devre1deki anlatld gibi lmler alarak hesaplayn. (Yk direnci bu devrede 1K altna dmemeli.)

3. TI DENEY 11 TPS7250 entegresi ile gerekletirilmi, TI kit zerindeki hazr reglatrn parametrelerinin karlmas. (LDO reglator jumper +10V pini zerinde iken, +10V ve GND arasna 4-9 V arasnda DC gerilim uygulanr ve LDO Vout gerilimi llr. G kayna alp, ilk deeri 4V ayarlanp sonrasnda TI kite balanr. Lab g kayna hibir aamada kapatlp almaz!! Srekli ak kalr.) 3.1 Line regulation Sra 1 2 3 4 5 6 Vin 4V 5V 6V 7V 8V 9V Vout ? ? ? ? ? ? 5

3.2 Load regulation 7V sabit giri gerilimi altnda, Vout k Sra Yk Direnci 1 4.7K 2 2.2K 3 1K 4 470 ohm Yk Akm ? ? ? ?

Yk Gerilimi ? ? ? ?