Analogni i digitalni signali

Analogni signal Digitalni signal

U elektronici analogni signali su kontinualno promenljivi

napon ili struja.
Fizičke veličine se uglavnom menjaju kontinualno i zato se
one mogu predstaviti preko analognih signala
(temperatura, pritisak, zvuk...).
Kod digitalnih signala vrednosti se menjaju skokovito i
signal moţe imati samo odreĎene, diskretne, vrednosti.
Analogni signali se mogu aproksimirati digitalnim ili obrnuto digitalni,
analognim.
Digitalni signali koji imaju samo dva nivoa nazivaju se binarni signali.
Binarni signali imaju veoma veliku vaţnost, jer se koriste u logičkim i
računarskim kolima. Često se termin digitalni signali koristi u uţem smislu i
pod terminom digitalni signal se podrazumeva binarni signal.
 Brojni sistemi
Za razliku od dekadnog sistema u Dekadni Binarni Oktalni Heksadecimalni
kome jedna cifra moţe uzeti deset 0 0 0 0
različitih vrednosti, u binarnom 1 1 1 1
sistemu brojeva svaka cifra moţe 2 10 2 2
imati dve vrednosti – nula ili jedinica. 3 11 3 3
Svaki (binarni) broj se moţe zapisati 4 100 4 4
kao niz bita (binarnih cifara), pri 5 101 5 5
čemu svaka binarna cifra moţe imati 6 110 6 6
vrednost nula ili jedan. 7 111 7 7

U matematičkoj logici, odnosno 8 1000 10 8

Bulovoj algebri, nula odgovara 9 1001 11 9

predstavi netačnog iskaza, dok 10 1010 12 A

jedinica odgovara predstavi tačnog 11 1011 13 B

iskaza. 12 1100 14 C
13 1101 15 D
Pored dekadnog i binarnog sistema 14 1110 16 E
često se koriste i oktalni i 15 1111 17 F
heksadecimalni sistem brojeva

9410  10111102  1  2 6  0  25  1  2 4  1  23  1  2 2  1  21  0  2 0
 Bulova (Boole) algebra
Engleski matematičar Dţordţ Bul (George Boole) je formalizovao logičke zakone i
formirao takozvanu Bulovu algebru.
Logički iskazi “pogrešno” i “tačno” se u Bulovoj algebri zamenjuju logičkom “nulom” i
logičkom “jedinicom” odnosno ciframa “0” i “1”
Bulova algebra definiše tri logičke operacije:
• “NE” operacija ili komplementiranje (NOT) za koju se koristi simbol “¯” (na primer Ā)
• “ILI” operacija ili logičko sabiranje (OR) za koju se koristi simbol “+” (na primer A+B)
• “I” operacija ili logičko mnoţenje (AND) za koju se koristi simbol “•” (na primer A•B)

х у z=х+у х у z=х•у
х x 0 0 0 0 0 0
0 1 0 1 1 0 1 0
1 0 1 0 1 1 0 0
1 1 1 1 1 1

Funkcija “NE” se za razliku od “I” i “ILI” operacije izvodi nad jednom promenljivom
ili izrazom
 Digitalna logika
• Definišu se dva moguća stanja digitalne logike:
– nisko naponsko stanje = logička nula (“0”) = netačno
– visoko naponsko stanje = logička jedinica (“1”) =
tačno
1

• Korišćenjem analognih elektronskih komponenti

(tranzistora, dioda, otpornika, itd.) mogu se konstruisati
elektronska kola koja su u stanju da repliciraju odreĎene
logičke funkcije.
 Istorijat digitalne elektronike
• Prva poluprovodnička digitalna elektronska kola
napravljena su 50-ih godina 20. veka na bazi
otporničko-tranzistorske logike (resistor-transistor logic
– RTL)
• Problem RTL tehnologije bio je u malom broju
mogućih veza na ulazu, visokoj potrošnji struje
(snage) i brzom zagrevanju kola. Ovaj problem je
delimično ublaţen uvoĎenjem kola na bazi diodsko-
tranzistorske logike (diode-transistor logic - DTL).
• Ubrzo posle uvoĎenja DTL tehnologije (1961. godine),
razvijena je i tehnologija na bazi tranzistorsko-
tranzistorske logike (transistor-transistor-logic - TTL)
koja je i danas delimično u upotrebi. TTL je omogućio
značajno brţu promenu stanja na izlazu kola (oko 20
ns) u odnosu na prethodne tehnologije, a takoĎe je i
smanjio snagu disipacije i povećao broj veza na ulazu
i izlazu kola.
 TTL tehnologija
• TTL tehnologija je dominirala sve do 90-ih godina prošlog
veka, kada je počeo uspon digitalne elektronike na bazi
CMOS (complementary metal-oxide-semiconductors)
tehnologije.
• Kod TTL tehnologije, logičkoj jedinici odgovara napon izmeĎu
2.2 V i 5 V, dok logičkoj nuli odgovara napon izmeĎu 0 i 0.8 V
na ulazu/izlazu kola. Napon napajanja je 5 V.
• U meĎuvremenu, TTL tehnologija je prošla kroz različita
unapreĎenja, pa su razvijane zasebne serije logičkih kola:
– low power TTL (L) – sniţena snaga (oko 1 mW), a smanjena
brzina (oko 33 ns)
– high speed TTL (H) – znatno brţa (oko 6 ns), ali sa značajno
većom snagom koju troši kolo (22 mW)
– Schottky TTL (S) – koristi Šotki diode na ulazima kola, brţa kola
(3 ns), sa većom snagom disipacije (oko 19 mW)
– low power Schottky TTL (LS) – često korišćena kola, brzine
odziva oko 9.5 ns i snage disipacije oko 2 mW
– low voltage TTL (LVTTL) – napon napajanja je smanjen na 3.3
V, itd.
 CMOS tehnologija
• CMOS tehnologija danas je dominantno prisutna kao
tehnologija izrade digitalnih elektronskih kola. Umesto
bipolarnih tranzistora, ova tehnologija koristi tzv.
MOSFET (metal-oxide-semiconductor field-effect
transistor) tranzistore.
• Prednosti CMOS tehnologije su:
– veća brzina,
– manja snaga disipacije,
– veća gustina pakovanja digitalne logike na istoj zapremini
poluprovodnika
• CMOS je u najvećoj meri omogućio brzi razvoj
integrisanih kola (mikročipova, procesora, i sl.).
Zahvaljujući ovoj tehnologiji, moderni procesori koji se
koriste u računarima (2010.) mogu sadrţati i više milijardi
tranzistora na prostoru ne većem od nekoliko cm2.
 Stepen integracije
• Različiti stepeni integracije nastali su kao posledica
mogućnosti smanjenja duţine gejta (jednog od krajeva
MOSFET tranzistora). Smanjenjem duţine gejta
povećava se brzina rada tranzistora, a posledično i
brzina digitalne logike izraĎene na bazi ove
tehnologije.
• Danas (2010.), CMOS integrisana kola se proizvode
na bazi 45 ili 32 (30) nm procesa. Ove duţine su
manje od talasne duţine koja odgovara brzini svetlosti
u poluprovodniku.
• Buduće generacije CMOS kola biće bazirane na
nanoelektronici (tranzistori na bazi jednog elektrona),
radi se na razvoju 22 nm i 16 nm procesa, a predviĎa
se da će granica korišćenja poluprovodnika biti
uspostavljena na tehnološkim procesima od 7.9 nm.
 Razvoj CMOS tehnologije
1600

1400

1200
Tehnološki proces (nm)

1000

800
Stepen integracije
600

400

200

0
1980 1985 1990 1995 2000 2005 2010 2015 2020
Godina
Primer realizacije NE funkcije

Ulaz Izlaz
0 1
1 0

Ulaz Izlaz
 VDD
Funkcija prenosa
Logički invertor
Vu Vi

Vi Vi
VDD
VDD
VOH

NMl NMh
VOL
VDD /2 VDD Vu VOL VIL VIH VOH Vu
Karakteristika prenosa idealnog Karakteristika prenosa realnog
logičkog invertora logičkog invertora
 Tabela istinitosti i Karnoova
(Karnaugh) karta
Tabelom istinitosti se moţe prikazati bilo koja logička funkcija nad jednom ili
više ulaznih promenljivih. Broj redova u tabeli istinitosti odgovara stepenu
dvojke, čiji je eksponent jednak broju ulaznih promenljivih
Popunjavanje tabele istinitosti se izvodi na sledeći način. Najpre, ispišu se sve
moguće kombinacije stanja ulaznih promenljivih. Zatim, definiše se (tj. zadaje)
stanje na izlazu (rezultat logičke funkcije) za svaku od kombinacija stanja
ulaznih promenljivih. Tako popunjena tabela istinitosti, u potpunosti opisuje
proizvoljnu logičku funkciju.
x
x y z
y 0 1
0 0 1
0 1 1
0 1 1
1 0 1 1 1 0
1 1 0

Karnoove karte su nepraktične za funkcije sa preko četiri promenljive

Primeri tabela istinitosti za dve
ulazne promenljive
Konstante
x y z x z = “0”
y 0 1
0 0 0
0 1 0 0 0 0 “0” z
1 0 0
1 0 0
1 1 0

x y z x
0 0 1 y 0 1 z = “1”
0 1 1 0 1 1
“1” z
1 0 1
1 1 1
1 1 1
 Direktan prenos
x y z x z=x
y 0 1
0 0 0
0 1 0 0 0 1 x z

1 0 1
1 0 1
1 1 1

x y z x
0 0 0 y 0 1 z=y
0 1 1 0 0 0
y z
1 0 0
1 1 1
1 1 1
 Negacija
x y z x z = NOT x
y 0 1
0 0 1
0 1 1 0 1 0 x z

1 0 0
1 1 0
1 1 0

x y z x
0 0 1 y 0 1 z = NOT y
0 1 0 0 1 1
y z
1 0 1
1 0 0
1 1 0
 Logička kola – I i ILI
x y z x z = x AND y
y 0 1
0 0 0
x z
0 1 0 0 0 0
1 0 0 y
1 0 1
1 1 1

x y z x
0 0 0 y 0 1 z = x OR y
0 1 1 0 0 1 x
z
1 0 1
1 1 1 y
1 1 1
 Logička kola – NI i NILI
x y z x z = x NAND y
y 0 1
0 0 1 x z
0 1 1 0 1 1
1 0 1 y
1 1 0 x
1 1 0 z
y

x y z x
0 0 1 y 0 1 z = x NOR y
0 1 0 0 1 0 x
z
1 0 0
1 0 0 y
1 1 0 x
z
y
Logička kola – EXILI i EXNILI
x y z x z = x XOR y
y 0 1
0 0 0
x z
0 1 1 0 0 1
1 0 1 y
1 1 0
1 1 0

x y z x
0 0 1 y 0 1 z = x XNOR y
0 1 0 0 1 0 x
z
1 0 0
1 0 1 y
1 1 1
 Preostali slučajevi (1)
x y z x z = x AND (NOT y)
y 0 1 x
0 0 0 z
0 1 0 0 0 1
y
1 0 1
1 0 0
1 1 0

x y z x
0 0 0 y 0 1 z = (NOT x) AND y
0 1 1 0 0 0 x

1 0 0 z
1 1 0
1 1 0 y
 Preostali slučajevi (2)
x y z x z = x OR (NOT y)
y 0 1
0 0 0 x
z
0 1 1 0 1 1
1 0 1 y
1 0 1
1 1 0

x y z x
0 0 1 y 0 1 z = (NOT x) OR y
0 1 0 0 1 0 x

1 0 0 z
1 1 1
1 1 1
y
 Projektovanje logičke funkcije na
osnovu tabela istinitosti
• U slučaju da postoji više ulaznih promenljivih, za jednu
ili više izlaznih promenljivih, tada je odreĎivanje
nepoznate logičke funkcije koja definiše izlaz na
osnovu ulaza moguće odrediti korišćenjem Karnoovih
karti, kada je poznata tabela istinitosti.
• Postoji više mogućih funkcija nad ulaznim
promenljivama koje će dati isti izlaz. Potrebno je naći
minimalnu funkciju odnosno realizovati funkciju preko
minimalnog broja logičkih kola.
• Sve funkcije je moguće realizovati korišćenjem samo
“NI” ili “NILI” kola
 Primer
Nepoznata minimalna funkcija se nalazi na osnovu sledećeg:
• grupišu se sve “1” u karti u najveće moguće pravougaonike tako
da njihov broj u grupi bude jednak stepenu dvojke
• za svaku grupu se odreĎuje logička funkcija koja je opisuje
• minimalna funkcija jednaka je “zbiru” logičkih funkcija grupa

x y z w xy
z 00 01 11 10
0 0 0 1
0 0 1 1 0 1 1 0 1
0 1 0 1 1 1 1 1 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0 NOT (x) x AND (NOT y) z

1 1 1 1
w = NOT (x) OR (x AND (NOT y)) OR z
 Memorijski elementi
• Prethodno prikazana logička kola su digitalna kola
koja reaguju “trenutno”, tj. za zadati ulaz saglasno
ţeljenoj funkciji proizvode očekivani izlaz, bez
mogućnosti pamćenja prethodnih stanja izlaza kola.
• Navedena digitalna kola nazivaju se i tzv.
kombinatornom logikom.
• Memorijski elementi, tj. sekvencijalna logika, se uvode
kada je potrebno da izlaz digitalnih kola zavisi i od
prethodnog stanja izlaza, a ne samo od trenutne
vrednosti ulaznog signala.
• Digitalna kola koja spadaju u kategoriju memorijskih
elemenata, poput RS (reset-set) FF (flip-flop), D (delay
ili data) FF i drugih, predstavljaju osnovu za izgradnju
savremenih memorijskih čipova poput DDR memorije i
sl.
 RS - FF
S
Q
S Q
FF
R Q Q
R
oznaka
realizacija

tabela promene stanja vremenski dijagrami

S R Q Q promena S

prethodno R
0 0 * *
stanje
1 0 1 0 set (Q=“1”) Q
0 1 0 1 reset (Q=“0”)
nedozvoljen Q
1 1 1 1
o
 Asinhrona logika
• Asinhronu logiku čine kola koja menjaju izlaz u
zavisnosti od ulaza i/ili prethodnog stanja izlaza kola,
brzinom koja zavisi od brzine propagacije kroz
elementarna logička kola koja ga sačinjavaju.
• Imajući u vidu da pojedinačna elementarna logička
kola mogu imati različita kašnjenja1, ako postoje
povratne sprege (veze izmeĎu izlaza i pojedinih
delova kola), tada u nekim trenucima kolo moţe imati
nedefinisano stanje, što se moţe loše odraziti po
karakteristike kola.
• Zbog toga, iako asinhrona logika radi prilično brzo,
zbog potrebe da u svakom trenutku imamo definisano
i poznato stanje kola uvodi se signal takta (povorka
pravougaonih impulsa) koji dozvoljava uslovnu
promenu izlaza kola.
1 Svako logičko kolo ima svoje kašnjenje, koje je specifično za to kolo i zavisi od karakterisitka upotrebljenih elemenata,
iako se nalazi u odreĎenim predvidljvim granicama definisanim za familiju i tehnologiju logičkih kola kojem on pripada.
 Sinhrona logika
• UvoĎenjem signala takta omogućava se da se promena u
stanju izlaza kola dešava:
– u zavisnosti od nivoa signala takta (kada je on visokog nivoa ili
kada je on niskog nivoa), ili
– u zavisnosti od promene nivoa signala takta (na rastuću ili
opadajuću ivicu signala takta).
• U realnim sistemima, brzina takta zavisi od brzine propagacije
kroz elementarna logička kola, jer se ne sme dozvoliti
promena izlaza kada su neka od elementarnih logičkih kola u
nedefinisanom stanju.
• Zbog toga, uvode se pored maksimalne brzine takta i pojmovi:
– vreme uspostave signala na ulazu logike, tzv. setup vreme (tSU),
– vreme zadrţavanja signala na ulazu logike od promene takta
kako bi se dobio ţeljeni izlaz, tzv. hold vreme (tH),
– vreme nakon koga se na izlazu od promene takta pojavljuje
ţeljeni izlaz, tzv. clock-to-output vreme (tCO).
 Sinhrona logika (2)
tSU tH
• Minimalni period takta
(koji odgovara
D
maksimalnoj učestanosti),
ako ţelimo ispravno CLK
funkcionisanje logike, ne
sme biti manji od zbira Q
vremena uspostave i
vremena zadrţavanja Q

signala na ulazu logike:

Tmin≤tSU+tH T
tCO
 D-FF koji radi na nivo takta
D Q
FF
C Q

oznaka
realizacija

idealizovani vremenski dijagrami

tabela promene stanja D

D CLK Q Q promena
CLK
prethodno
x 0 * *
stanje Q
x 1 x x Q=D
Q
 Konverzija izmeĎu analognih i
digitalnih signala

•Digitanlna obrada signala ima brojne prednosti nad analognim

metodama:
 manji je uticaj šuma i temperaturnih varijacija
 obrada, prenos i čuvanje su uglavnom jednostavniji

• Većina signala koji se generišu i koriste su analogni

• Često je neophodno prevesti signale iz analognog u digitalni
oblik i obrnuto
 Odmeravanje analognih signala

“stepeničasta”
aproksimacija
uzorak originalnog signala

nivo

više uzoraka omogućava veću tačnost

vreme
vreme pamćenja signala
 Vu
Prati-pamti kolo
P t
RS
Vi
Vu C
Vp

P
RS Vi
V i

Vu C

t
 Teorema o odabiranju
Kontinualni signal ograničenog frekventnog opsega (f<fG) moţe
da se verno (potpuno) predstavi i rekonstruiše serijom tačaka
koje su merene u regularnim intervalima.

Da bi se signal mogao potpuno rekonstruisati interval

odabiranja (registrovanja vrednosti kontinualnog signala) T=1/fS
mora da bude manji od polovine perioda komponente signala
sa najvećom učestanosti (fG). Učestanost odabiranja fS=2fG se
naziva Niquist-ova učestanost.
Rekonstruisanje signala
Posmatramo sat sa jednom kazaljkom
 Kvantizacija
• Rezultati uzorkovanja predstavljaju niz
impulsa različite amplitude čije vrednosti se
kreću izmeĎu dve granice: min i max.
• Vrednosti amplituda mogu zauzeti
beskonačno mnogo vrednosti izmeĎu ove
dve granice.
• Potrebno je mapirati beskonačno mnogo
vrednosti na konačan broj poznatih vrednosti.
• Ovo se postiţe podelom razdaljine izmeĎu
minimalne (min) i maksimalne (max)
vrednosti u L zona, svake visine 
 = (max - min)/L
 Kvantizacioni nivoi i zone
• Sredini svake zone se dodeljuju vrednosti od 0 do L-1
(što daje L vrednosti )
• Svakom uzorku koji upada u zonu se dodeljuje vrednost
sredine zone.
• Pretpostavimo da imamo naponski signal amplitutde
izmeĎu Vmin=-20 V and Vmax=+20 V.
• Ţeli se korišćenje L=8 kvantizacionih nivoa.
• Širina zone je  = (20 – (-20))/8 = 5
• Osam zona su: -20 do -15; -15 do -10; -10 do -5; -5 do 0;
0 do +5; +5 do +10; +10 do +15; +15 do +20
• Srednje vrednosti su: -17,5; -12,5; -7,5; -2,5; 2,5; 7,5;
12,5; 17,5
 Dodeljivanje kodova zonama
• Svakoj zoni se dodeljuje binarni kod.
• Broj bita neophodan za kodiranje zona,
odnosno broj bita po uzorku se dobija iz izraza:
nb = log2 L
• Ukoliko nb nije ceo broj vrši se zaokruţivanje na
veću vrednost.
• Za dati primer, nb = 3
• Kodovi za 8 zona (ili nivoa) su dakle: 000, 001,
010, 011, 100, 101, 110, i 111
• Dodeljuju se kodovi zonama:
– 000 se odnosi na zonu -20 do -15
– 001 na zonu -15 do -10, itd.
Rezolucija AD/DA konvertora
– Rezolucija AD/DA konvertora predstavlja broj
kvantizacionih nivoa koji se koriste
– n-bitni konvertor koristi 2n diskretnih koraka
npr. 8-bitni konvertor koristi 28 ili 256 nivoa
10-bitni konvertor koristi 210 ili 1024 nivoa
16-bitni konvertor koristi 216 ili 65536 nivoa
– 8-bitni konvertor daje rezoluciju od otprilike
0.25%
– postoje konvertori sa 24-bitnom ili čak 32-
bitnom rezolucijom
– nema smisla koristiti rezolucije kod kojih je
kvantizacionog nivo manji od signala šuma
 D/A konvertori
• Digitalno-analogni konvertor (skraćeno D/A ili DAC) je
poluprovodnička komponenta koja sluţi za pretvaranje
digitalnog koda u analogni signal.
• Digitalno-analogna konverzija je osnovno sredstvo kojim
se sluţe računarski sistemi i digitalni ureĎaji kako bi
preveli binarni zapis u analogne signale i na taj način
“komunicirali” sa spoljnjim svetom.
• D/A konvertori se koriste i kod digitalne kontrole mašina,
bele tehnike, itd.
• D/A konvertor na izlazu daje analogni naponski ili strujni
signal, proporcionalan ulaznom digitalnom kodu.
• Većina D/A konvertora prima ulazni signal preko više
pinova odjednom, meĎutim pojedini, primaju ulazni
signal serijski, odnosno bit po bit preko jednog pina.
 D/A konvertori
– Proizvode se za veoma širok opseg rezolucija pri čemu se
u opštem slučaju brzina konverzije smanjuje sa
povećanjem rezolucije
– Kod tipičanog 8-bitnog D/A konvertora vreme
uspostavljanja signala je izmeĎu 100 ns i 1 s
– Tipičan 16-bitni konvertor ima vreme uspostavljanja reda
nekoliko milisekundi
– Za posebne aplikacije konvertori velikih brzina rade sa
vremenom uspostavljanja reda nekoliko nanosekundi
– Video D/A konvertori mogu imati rezoluciju od 8 bita i
maksimalnu frekvenciju uzorkovanja od 330 MHz
 D/A konvertor sa teţinskom
otpornom mreţom
Rf
Dn-1 MSB
Pn-1
R / 2n-1
Stacionarni registar

Vi

D1
P1
R / 21 Struja u grani u kojoj je uključen prekidač
Vref
D0 LSB
P0
Ii  2i
R / 20 R
Ukupna struja koju generišu sve grane
Upis n 1 Vref
-Vref I  2i D i
i 0 R
Napon na izlazu D/A konvertora
Kada je Di=0 prekidač je otvoren,
a kada je Di=1 prekidač je zatvoren R f  Vref n 1
Vi  R f  I 
R
2 D
i 0
i
i
 Podela A/D konvertora
Generalno diskretizacija signala po amplitudi moţe da se
obavi uporeĎivanjem odmerka sa poznatim naponom, koji
se zove referenca, na tri nacina:
– KVANT PO KVANT - Broji se koliko se puta kvant ΔV sadrţi u
odmerku s(tn) - brojačka konverzija. Analogno je premeravanju
nepoznate duţine sa pantljikom od 1m bez sitnijih podeoka.
Osobine: spor, jednostavan hardver.
– BIT PO BIT - U n uzastopnih trenutaka vremena odreĎuje se
svaka od n binarnih cifara (bita) u digitalnoj reči Dn. Analogija sa
premeravanje nepoznate duţine sa n pantljiki čije su duţine 1m,
2m, 4m, 8m,..., (2n-1)m i koje se porede jedna po jedna sa s(tn).
Osobine: po brzini i sloţenosti hardvera kompromis izmeĎu 1. i
3. tipa.
– ODMERAK PO ODMERAK - U jednom trenutku tn, odreĎuje se
digitalna reč Dn. Analogija sa premeravanjem nepoznate duţine
tako što se raspolaţe sa sa 2n-1 pantljika duţina 1m, 2m, 3m,
4m, 5m, 6m,..., (2n-1)i koje se istovremeno prislone i uporede
sa s(tn). Osobine: brz (trenutan), sloţen hardver
Brojački A/D konvertor - kvant po kvant
tip A/D konvertora
– Sastoji se od D/A konvertora, jednog komparatora,
brojača, generatora takta i kontrolne logike
– Kada je neophodno izvršiti konverziju
• Signal (zahtev za konverzijom) se šalje konvertoru i brojač
se resetuje na nulu
• Signal takta uvećava brojač dok referentni napon koji
generiše D/A konvertor ne postane veći od
analognog ulaza
analogni ulaz
• U tom trenutku izlaz +

komparatora ide na
logičku “1”, čime se
-

kontrolnoj logici šalje komparator

D/A
signal da je konverzija konvertor
završena
• Vrednost brojača
Kontrolna logika
prestavlja digitalnu Brojač i generator takta
vrednost izlaza
 Brojački A/D konvertor
– Vreme izmeĎu početka i zahtev za
konverzijom
kraja konverzije je poznato
izlaz
kao vreme konverzije komparatora

– Mana brojačkog A/D V

ulazni napon
konvertora je vreme
potrebno da se izvrši
izlaz iz D/A
konverzija za veće napone konvertora
na ulazu
t
– Pri proračunu vremena 0 1 2 3 4 5 6 6 6 6 6 6 izlaz brojača
neophodnog za konverziju takt
mora se u obzir uzeti t
najgori mogući slučaj