Multiplex de S/P ADR

intrare

RI

MT MC
j
RD RD

WR
j WR

Multiplex de
RE P/S
ieşire

Fig. 1.2.1. Schema bloc a comutatorului temporal cu comandă de intrare

Multiplex de S/P ADR

intrare

RI

MT MC
WR
i RD

RD i WR

Multiplex de
RE P/S
ieşire

Fig. 2.2.2. Schema bloc a comutatorului temporal cu comandă de ieşire

 IN 0 OUT 0
IN 1 Comutator OUT 1
IN 2 spaţial OUT 2
IN 3 OUT 3

IN 0 OUT 0

MC

IN 1 OUT 1

MC

OUT 2
IN 2

IN 3 MC

OUT 3

MC

Fig. 1.3. Schema bloc a comutatorului spaţial

2
 1 2 3 4
Multiplex de intrare (debit d)
IT i
Multiplexor temporal
M

T2
Multiplex de intrare (debit 4·d)
IT i T1

Comutator temporal (debit 8·d)

R/W T
Multiplex de ieşire (debit 4·d)
IT j

Demultiplexor temporal

D
Multiplex de ieşire (debit d)
IT j

1 2 3 4
Fig. 1.4. Schema bloc a comutatorului digital