1.

CỔNG NOT-CMOS
CMOS (Chất bán dẫn oxit kim loại bổ sung) chủ yếu được sử dụng để thiết kế
nhiều loại mạch logic vì chúng tiết kiệm nhất,
Thiết kế của cổng NOT sử dụng CMOS được đưa ra dưới đây:

Trong thiết kế này, NMOS & PMOS đều được sử dụng cùng nhau. Đầu cuối nguồn
PMOS được kết nối với cống của NMOS & đầu ra của PMOS được kết nối với
điện áp cung cấp Vdd. Nguồn của NMOS được kết nối với GND. Cổng của cả hai
bóng bán dẫn được nối với nhau để làm đầu vào. Đầu ra được thực hiện giữa
NMOS & PMOS.

1
Hoạt động:
- Khi đầu vào là mức logic Cao, PMOS sẽ tắt và NMOS sẽ bật. Kết quả là, nó tạo
ra một đường dẫn từ đầu ra đến GND. Do đó, đầu ra trở thành mức logic Thấp.

- Khi đầu vào ở mức logic Thấp, PMOS bật & NMOS tắt. Do đó, nó tạo ra một

đường dẫn từ đầu ra đến điện áp cung cấp. Do đó, đầu ra trở thành mức logic Cao.

Chi tiết vi mạch

Cấu hình chân với chi tiết của IC cổng NOT được đưa ra dưới đây:

2
2. CỔNG NAND-CMOS

CMOS (Chất bán dẫn oxit kim loại bổ sung) chủ yếu được sử dụng để thiết kế
nhiều loại mạch logic vì chúng tiết kiệm nhất,
Thiết kế của cổng NAND sử dụng CMOS được đưa ra dưới đây:

Trong thiết kế này, NMOS & PMOS đều được sử dụng cùng nhau.
Phần PMOS được gọi là Mạng kéo lên (PUN) & Phần NMOS được gọi là Mạng
kéo xuống (PDN).
- Trong phần mạng kéo lên, hai PMOS được kết nối song song với nhau mà cống
được kết nối với điện áp cung cấp Vdd.
- Trong phần mạng kéo xuống, hai NMOS được kết nối nối tiếp. Nguồn của một
NMOS được kết nối với cống của NMOS thứ hai & Nguồn của NMOS thứ hai
được kết nối trực tiếp với GND.

3
Cả hai mạng này được kết nối với nhau như trong hình trên. Cổng của một PMOS
và NMOS được kết nối với nhau để tạo thành một đầu vào & đầu ra được thực
hiện giữa hai mạng này (PUN & PDN).

4
Trường hợp 1
Khi cả hai đầu vào là logic Thấp tức là I1 & I2 = 0v
.

PMOS sẽ BẬT & NMOS sẽ TẮT. Chỉ mạng kéo lên (PUN) mới kích hoạt và
mạng kéo lên (PDN) phá vỡ đường dẫn giữa Vdd & GND. Kết quả là, nó tạo ra
một đường dẫn từ Vdd đến Đầu ra. Do đó, đầu ra trở nên logic Cao.
Trường hợp 2
Khi một trong các đầu vào có mức logic cao và đầu vào còn lại là mức logic Thấp
tức là I1 = 0v & I2 = 5v.

5
Trong trường hợp này, một PMOS & một NMOS sẽ BẬT. Nó sẽ dẫn đến việc chỉ
kích hoạt mạng kéo lên (PUN) có nghĩa là một đường dẫn trực tiếp từ Vdd đến đầu
ra. Kết quả là, đầu ra trở thành mức logic Cao.
Trường hợp 3
Khi cả hai đầu vào là logic Cao tức là I1 & I2 = 5v

6
PMOS sẽ TẮT vì đầu vào cổng Cao & NMOS sẽ BẬT khi đầu vào cổng của chúng
có mức logic Cao. Do đó, chỉ kéo xuống mạng (PDN) kích hoạt tạo ra một đường
dẫn trực tiếp từ GND đến đầu ra. Do đó đầu ra trở nên logic Thấp
.

Chi tiết vi mạch

Cấu hình chân với chi tiết của IC cổng NAND được đưa ra dưới đây:
 

7
3. CỔNG NOR-CMOS

CMOS (Chất bán dẫn oxit kim loại bổ sung) chủ yếu được sử dụng để thiết kế
nhiều loại mạch logic vì chúng tiết kiệm nhất,
Thiết kế của cổng NOR sử dụng CMOS được đưa ra dưới đây:

Trong thiết kế này, NMOS & PMOS đều được sử dụng cùng nhau.
Phần PMOS được gọi là Mạng kéo lên (PUN) & Phần NMOS được gọi là Mạng
kéo xuống (PDN).
- Trong phần mạng Pull-up, hai PMOS được kết nối nối tiếp. Nguồn của một
NMOS được kết nối với cống của PMOS thứ hai & Cống của PMOS thứ nhất được
kết nối trực tiếp với Vdd.
- Trong phần mạng kéo xuống, hai NMOS được kết nối song song với nhau mà
nguồn được kết nối với GND.
Cả hai mạng này được kết nối với nhau như trong hình trên. Cổng của một PMOS
và NMOS được kết nối với nhau để tạo thành một đầu vào & đầu ra được thực
hiện giữa hai mạng này (PUN & PDN).
8
Trường hợp 1
Khi cả hai đầu vào là mức logic Thấp tức là I1 & I2 = 0v.

PMOS sẽ BẬT & NMOS sẽ TẮT. Chỉ mạng kéo lên (PUN) mới kích hoạt & Kết
quả là nó tạo ra một đường dẫn từ Vdd đến Đầu ra. Do đó, đầu ra trở nên logic
Cao.
Trường hợp 2
Khi một trong các đầu vào có mức logic cao và đầu vào còn lại là mức logic Thấp
tức là I1 = 0v & I2 = 5v.

9
Trong trường hợp này, một PMOS & một NMOS sẽ BẬT trong cả mạng PUN &
PDN. Nó sẽ dẫn đến việc chỉ kích hoạt mạng kéo xuống (PDN) vì NMOS được
kích hoạt song song. Cấu hình này dẫn đến một đường dẫn trực tiếp từ GND đến
đầu ra. Do đó đầu ra trở nên logic Thấp.
Trường hợp 3
Khi cả hai đầu vào là logic Cao tức là I1 & I2 = 5v

10
PMOS sẽ TẮT và NMOS sẽ BẬT vì đầu vào cổng của chúng là mức logic Cao. Do
đó, chỉ có mạng kéo xuống (PDN) được kích hoạt tạo ra một đường dẫn trực tiếp
từ GND đến đầu ra. Do đó đầu ra trở thành mức logic Thấp.
Cổng NOR IC
Cấu hình chân của IC cổng NOR được đưa ra dưới đây:

11