Agim Çami

Qarqet sekuencialë (ang. sequencial logic)

Qarqet kombinatorë, ashtu siç e kemi parë tashmë, shërbejnë për të krijuar qarqe mjaft kompleksë. Megjithatë, jo
gjithshka mund të krijohet me këta qarqe. Le të shikojmë një rast të thjeshtë, që nuk mund të realizohet vetëm me
qarqe kombinatorë.
Supozojmë se kërkohet të realizohet një qark, i cili kontrollon
ndezjen/fikjen e një llampe nëpërmjet një butoni. Qarku duhet të
realizojë këtë sjellje:

Shtypja e butonit duhet të shkaktojë :

- Të ndezë dritën kur ajo është në gjendje të fikur.
- Të shuajë dritën kur ajo është në gjendje të ndezur.

A mund të realizohet ky qark logjik si një qark kombinator (QK)?

Dimë tashmë se në një QK, daljet varen vetëm prej vlerave logjike aktuale
të hyrjeve të tyre. Pra, ata thjesht kombinojnë vlerat logjike aktuale të
hyrjeve për të gjeneruar daljet. Në rastin e butonit që po trajtojmë, përveç gjendjes aktuale, është e domosdoshmë të
dihet edhe “historia” e shtypjes së butonit. Kështu, sjellja e qarkut logjik kur shtypet butoni, do të varet se çfarë ka
ndodhur në të kaluarën me të: një numër tek shtypjesh duhet të ndezë dritën, ndërsa një numër çift shtypjesh të
butonit, duhet ta shuajë atë.
Qarqet logjikë, të cilët janë të aftë të “kujtojnë historinë” e hyrjeve të tyre, thuhet se ato kanë “GJENDJE” (ang.
state). Këta lloj qarqesh janë pikërisht qarqet sekuencialë (QS), në të cilët, në dallim nga QK, daljet varen jo vetëm
prej gjendjeve aktuale të hyrjeve, por edhe prej gjendjeve të mëparshme të hyrjeve. Pra, shkurt vlerat logjike të
daljeve do të varen prej sekuencës së hyrjeve. Për të realizuar këtë funksion, QS kanë nevojë të ruajnë
(memorizojnë) gjendjet e mëparëshme. Pra, ata kanë nevojë të domosdoshme për kujtesë.

Gjendja e një qarku sekuencial digital është një bashkësi bitësh të quajtur variabla të gjendjes (ang. state
variables) të cilët mbartin informacionin rreth vlerave të mëparshme ose historisë së hyrjeve të qarkut
sekuencial.

Një dallim tjetër që bën të domosdoshëm qarqet sekuencialë është edhe ky fakt:
Fenomeni i shtypjes së butonit është një proces që zgjat fare pak në kohë. Eshtë pikërisht procesi i shypjes së butonit
që na intereson dhe kërkojmë ta memeorizojmë. Gjendjet e butonit, para dhe pas shtypjes s tij, janë pa interes për
rastin tonë. Edhe procesi i shtypjes së butonit është i pamundur të interpretohet prej qarqeve kombinatorë, pasi ato
gjenerojnë dalje bazuar vetëm në vlerat logjike aktuale të hyrjeve.
Në figurën e mëposhtëme është paraqitur parimi i ndërtimit të qarkut sekuencial. Parimisht, një QS përbëhet pra, prej
dy komponentësh :
- Një kujtesë (ang. memory device) .
- Një qark kombinator.

Kujtesa ruan në një ose më shumë bit, gjendjen aktuale (ang. current state) të sistemit. N.q.s. në kujtesë ruhen “K” bit,
atëherë numri i gjendjeve që mund të memorizohen është 2K. Kujtesa ka dy hyrje :
- LOAD, është sinjal, i cili komandon zevendësimin e “gjendjes aktuale” (Current State), prej gjendjes
pasardhëse (Next State).
- Linjat e të dhënave, që paraqesin gjendjes pasardhëse (Next State).
Agim Çami Page 1
Në figurë duket qartë se si hyrje të qarkut kombinator, shërbejnë gjendja aktuale dhe hyrja (input) e qarkut sekuencial.
Bazuar në këto dy hyrje, QK gjeneron dy lloj daljesh:
- Gjendja pasardhëse (Next State), e cila ka numër të njëjtë bitësh me gjendjen aktuale (Current State).
- Daljet (Output) e qarkut sekuencial.
Karakteristika funksionale e këtij QK, e shprehur nëpërmjet tabelave të vërtetësisë, tabelave Karno dhe mënyrave të
tjera specifike, tregon lidhjen ndërmejt gjendjes pasardhëse dhe daljeve, në vartësi të gjendjes aktuale dhe hyrjeve të
QK.
Studimi ynë i QS është organizuar gjithashtu në dy pjesë: do të trajtojmë fillimisht kujtesat që përdoren për këtë
qëllim. Do të vazhdojmë pastaj me metodat sistematike, që përdoren për krijimin e QS, të cilat quhen “Finite State
Machines”.

Kujtesat në qarqet sekuencialë

Për të shprehur bitët e informacionit kemi zgjedhur të përdorim elektricitetin. Nga fizika dimë se ekziston një element,
i aftë të akumulojë dhe ruajë atë në formën e ngarkesave elektrike. Ky komponent quhet kondesator, i cili është një
element pasiv me dy terminale. Shtimi i i ngarkesës Q në njërin krah (fletë) të kondesatorit, do të krijojë tensionin V
në kondensator, të tillë që Q = CV, ku C është kapaciteti i kondesatorit , i matur në Farad (F). Me supozimin se një
kondensator përdoret për memorizimin e një biti, ruajtja e tensionit “V” për një kohë të fundme në kondensator, do të
konisderohet si memorizimi i vlerës “1” të këtij biti. Kondensatori i shkarkuar, pra V = 0, perfaqëson vlerën logjike
“0”.
Pikërisht koncepti i ngarkimit/shkarkimit të kondensatorit përdoret në kujtesat e
kompjuterave për të memorizuar bitët që shprehin të dhëna dhe instruksione.
Skematikisht një qelizë e tillë kujtese, e cila ruan një bit, është treguar në figurë.
Operacioni i memorizimit të një biti informacion në këtë qelizë kujtese, mund të
konsiderohet se kalon në tre faza:
- Biti që do të shkruhet, të aplikohet në linjën “bit-line”.
- Në “word-line” aplikohet vlera “1”. Ajo aktivizon “gate” të NFET duke e
hapur atë. N.q.s. biti i nformaciont që shkruhet është “1”, atëherë kondensatori i
kujtesës të ngarkohet. Ai do të shkarkohet kur biti i informacionit të jetë “0”.
- Në fund të operacionit të shkrimit, tranzistori NFET mbyllet (word-line = 0); kondensatori izolohet kështu nga
pjesa tjetër e qarkut, duke bërë që biti i informacinit “të burgoset” në këtë qelizë.
Për të lexuar informacionin e shkruar në qelizë, mjafton të rihapet tranzistori NFET duke aplikuar word-line = 1.
N.q.s. kondensatori është i ngarkuar, atëherë bit-line do të kalojë në “1”, lexohet pra vlera logjike “1”. N.q.s. ai është i
shkarkuar, atëherë bit-line do të bëhet “0” , duke lexuar kështu “0”.
Teknologjia e mëspërme e kujtesës njihet me emrin DRAM ( Dynamic Random Access Memory).
Natyrisht procesi komplikohet, pasi ngarkesa në kondensator nuk mund të ruhet pafundësisht. Mjaftojnë pak
milisekonda për të shkarkuar kondensatorin , ose për të humbur kujtesën. Në këtë rast thuhet se kondensatori ka
“rrjedhje” (ang. leakage). Në këto kushte, është i domosdoshëm procesi i rifreskimit të kujtesës DRAM. Për më shumë
lexoni në [4] në paragrafin “ Kujtesat DRAM’.
Kujtesat DRAM janë të përshtatëshme për të ruajtur sasi të mëdha informacioni, dhe siç do ta shikojmë më vonë, ato
shërbejnë për të krijuar kujtesat qëndrore të kompjuterave modernë. Por ato janë relativisht të ngadalta, rrjedhimisht
rezultojnë të papërshtatëshme për tu pëdorur në qarqet logjikë sekuecialë.
Elementë të kujtesës mund të realizohen duke përdorur porta logjike. Le të shikojmë si është e mundur kjo.

Bistabël (ang. latch, fr. bistable)

Kur trajtuam qarqet kombinatorë (QK), vendosëm si kusht që, një qark logjik të konsiderohet si QK, ai nuk duhet të
përmbajë rrugë rrethore (ang. no cyclic paths). Le të shikojmë tani se cili është efekti qe ka një rrugë e tillë në sjelljn e
qarkut logjik. Për këtë, le të trajtojmë rastin e lidhjes së dy portave NOT (inverter) si në figurë.

Kështu, dalja e I2 shërben si hyrje e I1, dalja e të cilit, aplikohet në

hyrjen e I2. Në elektronikë një lidhje e tillë quhet çiftim ose lidhje e
kundërt pozitive (ang. positive feedback, fr. rétroaction positive).
Një qak i tillë ka dy dalje Q dhe Q̅ dhe asnjë hyrje. Le të shikojmë
veçorinë e këtij qarku.
Rasti 1 : Q = 0
Meqenëse hyrja e I2 është « 0 », dalja Q̅ do të rezultojë « 1 », e cila
do të bëjë që Q = 0. Pra, kemi të bëjmë me një gjendje stabël.
Rasti 2 : Q = 1

Agim Çami Page 2

Meqenëse hyrja e I2 është « 1 », dalja Q̅ do të rezultojë « 0 », e cila do të bëjë që Q = 1. Pra, edhe në këtë rast, kemi të
bëjmë me një gjendje tjetër stabël.
Një qark i tillë disponon pra dy gjendje stabiliteti, prandaj ai quhet
edhe bistabël. Skematikisht kjo tregohet prej VTC (Voltage Transfert
Characteristic) në figurën bashkangjitur.
Ekziston edhe një gjendje e tretë, e cila është gjendje jo stabël ose në
tranzicion dhe që quhet “metastabël”. Kjo i korrespondon procesit të
kalimit prej një gjendje stabël në tjetrën.
Një element me “n” gjendje stabël është në gjendje të mbartë log2n bit
informacion. Pra, një bistabël do të ruajë një bit informacion. Gjendjet
e bistablit shprehen nëpërmjet vlerës së variablit binar Q. Kështu
n.q.s. Q=0 ajo do të mbetet e tillë e pandryshuar, sa kohë që bistabli
është i kycur nën tension. Të njëjtën gjë mund të themi edhe për ratsin
kur Q=1. Pra, bistabli është i aftë të memorizojë një bit informacion. Dalja Q̅ nuk mbart informacion shtesë. Në cdo
rast, ajo është komplement i Q.
Shënime :
1. Kur bistabli kyçet nën tension, gjendaj fillesatre e Q është e panjohur dhe e paparashikuar. Ajo mund të
qëllojë të jetë Q = 0, ashtu siç mund të qëllojë edhe Q=1. Por, pas këtij mometit fillastar, gjendja e daljes Q,
do të mbetet e tillë e pandryshuar, pra e memorizuar në bistabël.
2. Gjatë procesit të tranzicionit ndërmejt dy gjendjeve stabël, dalja Q e bistablit do të ketë përkohësisht një vlerë
tensioni në zonën e ndaluar, në mes të intervalit [0,Vdd. Kjo
gjendje quhet gjendje “metastabël”. Për analogji, procesi i
tranzicionit të daljes Q nga një gjendje në tjetrën, mund të trajtohet
si lëvizja e një topi nga një luginë në tjetrën, duke kaluar nëpër
majën e një kodre. Topi do të qëndronte në majë të kodrës (gjendja
metastabël) vetëm ne kushtet e një ekuilibri perfekt. Meqenëse asgjë
në natyrë nuk është pefekte, atëherë topi, ashtu si edhe bistabli, do të gjejë ekuilibrin e tij në njërën prej
gjendjeve stabël.

3. Ndryshmimi i gjendjeve të një QS është një proces irreversibël ose i pakthyeshëm.Kështu, kalimi i QS nga një
gjendje parardhëse në një gjendje të re, aktuale, shoqërohet gjithmonë me humbjen e vlerave, pra të
informacionit, të gjendjes paraardhëse.Rrjedhimisht, procesi i kthimit mbrapsht është i pamundur. Fizika
statistike dhe Teoria e informacionit mundësojnë llogaritjen e shkallës së irreversibilitetit të këtyre
fenomeneve. Kështu, sipas parimit të Landauer-it (Rolf Landauer principle) “shkatërimi” i një biti të vetëm
informacion, kërkon së paku k*T*ln2 energji të shprehur ne xhaul (J), ku “k” është kontantja e Boltzmann-it
(k = 1.38*10-23 J/K) dhe “T” është temperatura në gradë Kelvin. Kështu, humbja e një biti informacion, do të
shoqërohet me rritjen e entropisë termodinamike me vlerën k*ln2 = 9.5*10-23 J/K. Këta janë kufij teorikë, që
shprehin faktin se përpunimi i informacionit, ashtu siç e kryejmë në, është një proces irreversibël, që sipas
ligjit të dytë të termodinamikës, do të shoqërohet, në mënyrë të pashmangshme, me çlirim nxehtësie.
Teorikisht është i vërtetë edhe ky fakt : në se mundësojmë që gjatë procesit të pëpunimit të informacionit, të
mos “shkatërrojmë” bit informacion, atëherë procesi do të ishte reversibël. Për pasojë, çlirimi i nxehtësisë
gajtë këtij procesi, në kushte ideale, do të ishte zero. Për me shumë, lexoni rreth “reversible computing”,
“Feynman dhe Fredkin gate” dhe “Billiard-ball computer”.

Edhe pse bistabli mund të memorizojë një bit informacion, ai nuk paraqet ndonjë interes praktik, sa kohë që nuk ka një
hyrje, të tillë që ne mund të kontrollojmë gjendjen e memorizuar në të. Për të mundësuar këtë gjë, elementi i kujtesës
siç është bistabli, duhet të modifikohet pak dhe të realizohet sipas skemës parimore të mëposhtëme.

Kështu, për të shkruar një bit informacion në kujtesë, do të çkyçet çelësi “memorizo” dhe kyçet ai “ngarko”. Vlera e
re e bitit të informacionit të futur në bistabël, do të ruhet aty sa kohë që çelësi memorizo është i kyçur, ndërsa ai ngako
të jetë i çkyçur. Elementi i kujtesës që funksionon sipas këtij parimi quhet “latch” : vlera e futur në këtë element
kujtese do të “mbyllet” aty sa kohë që çelësi “memorizo” të jetë i kyçur.
Si mund të realizohet praktikisht një element i tillë kujtese? Për këtë le të shikojmë shembullin e mëposhtëm.

Agim Çami Page 3

Shembull QS.1
Duke përdorur një MUX 2:1 të realizohet një element kujtese i tipit “latch” me një hyrje dhe një dalje Q.
Zgjidhje
Mux është një qark tipik kombinator. Por, duke i shtuar atij një lidhje të kundërt
pozitive dhe të komanduar, ai shndërohet në një element kujtese, i aftë të memorizojë
një bit. Një realizim i tillë tregohet në figurë.
Qarku i kujtesës kontrollohet prej hyrjes G = Gate. Kështu, për të futur një vlerë të re
në këtë qelizë kujtese, mjafton që G = ”1”. Rrjedhimisht dalja Q e Mux do të marrë
vlerën logjike të hyrjes D. Ky operacion është ekuivalent me çkyçjen e çelësit
“memorizo” dhe kyçjen e çelësit “ngarko”.
Për të ruajtur vlerën e Q, do të duhet të aktivizojmë lidhjen e kundërt. Ky veprim
realizohet nëpërmjet G = “0”. Tani dalja Q do të shërbejë si hyrje e Mux (hyrja D0),
duke bërë që vlera e mëparshme e Q (shënohet me Q--) të ruhet e pandryshuar, pra të
memorizohet në daljen Q. Këto veprime janë përmbledhur në tabelën e mëposhtëme të vërtetësisë.

Hyrje Dalje Vërejtje

G D Q-- Q
0 X 0 0 Memorizon Q
0 X 1 1 Memorizon Q
1 0 X 0 Q ndjek hyrjen D
1 1 X 1 Q ndjek hyrjen D
Latch i tipit SR
Le të përpiqemi tani të krijojmë një element kujtese, duke u nisur nga modeli fillestar i bistablit të krijuar nga dy
invertera, por të pajisur me hyrje tashmë. Një element i tillë, i ndërtuar prej dy portash NOR, është treguar në figurë.

Elementi i kujtesës shoqërohet me dy hyrje S (S=Set) dhe R (R = Reset). Le të shikojmë

shkurtimisht se si funksionon ky element kujtese.
Rasti 1 : S =1, R =0.
Në një portë NOR, mjafton që njëra hyrje të jetë « 1 » që dalja të kalojë në « 0 ».
Meqenëse S = 1, atëherë Q̅ = 0, rrjedhimisht daja e N1 do të jetë Q = « 1 ».
Rasti 2 : S =0, R=0.
Supozojmë se Q = 0. Atëherë dalja e N2 = Q̅ = 1. Rrjedhimisht dalja e N1 = Q = 0. Pra,
vlera e Q mbetet e pandryshuar.
Supozojmë se Q = 1. Atëherë dalja e N2 = Q̅ = 0. Rrjedhimisht dalja e N1 = Q = 1. Pra, vlera e Q mbetet e
pandryshuar.
Në përfundim rasti 2 është ai pra, që mban të pandryshuar, pra memorizon, vlerën e daljeve Q dhe Q̅. Mund të
shkruajmë pra, që Q = Q— (ku Q— është vlera paraardhëse e Q) . Në këtë rast aktivizohet çiftimi i kundërt, pasi sjellja
e qarkut do të varet vetëm prej Q dhe Q̅ (Kujtoni tabelën e vërtetësisë së portës NOR : kur një hyrje = 0, dalja e portës
NOR do të ndjekë inversin e hyrjes tjetër) .
Në mënyrë të ngjashme mund të gjykojmë edhe për dy kombinimet e tjera të hyrjeve S,R. Rezultatet janë
përmbledhur në tabelën e mëposhtëme, e cila njihet si tabelë karaketristike (ang. characteristic table).

Hyrje Dalje Vërejtje

S R Q �
Q
0 0 Q-- �
Q-- Memorizon (hold) Q
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Nuk duhet lejuar

Shënim : Rasti kur S =R = 1 duhet të evitohet. Kjo pasi, jo vetëm është pa kuptim (Set dhe Reset njëkohësisht ?), por
edhe pse Q = Q̅ =0 është stabile, dalja prej kësaj gjendje, rezulton të krijojë gjendje jo të stabilizuara. Për më shumë
shikoni aneksin.
Elementi i mësipërm i kujtesës njihet me emrin bistabël SR (ang. SR latch, fr. bistable SR). Simboli i paraqitjes së tij
është si në figurën e mëposhtëme. Bistabli SR konsiderohet si elementi bazë i kujtesës në qarqet sekuencialë, pasi
bazuar në të, krijohen edhe variante të tjerë të bistablave, të cilët do ti trajtojmë këtu më poshtë.

Agim Çami Page 4

 Sjelljen e qarqeve sekuencialë e shprehim grafikisht me ndihmën e grafëve të drejtuar. Kështu,
gjendjet e mundshme të qarkut, shprehen nëpërmjet nyjeve, ndërsa segmentet shprehin transicionin,
ose kalimin nga njera gjendje në tjetrën të shkaktuara prej vlerave logjike në hyrje të qarkut.
Krijohet kështu diagrama e gjendjeve e qarkut logjik sekuencial (ang. State Transition Diagram, fr.
le diagramme d’état).
Kështu, duke marrë në konsideratë vetëm tre kombinimet e lejuara të hyrjeve S dhe R, diagrama e
gjendjeve të bistablit SR do të ishte si në fig. e mëposhtme. Në mënyrë të thjeshtuar, dy gjendjet e mundshme të
qarkut janë Q=0 dhe Q=1. Kalimi ose qëndrimi në një gjendje të caktuar, realizohet prej kombinimit të vlerave logjike
të çiftit të hyrjeve SR.

Analizën e bistablit RS mund ta shtrijmë edhe më tej, duke përdorur instrumenta që i njohim tashmë, siç janë tabala e
vërtetësisë dhe harta e Karnosë. Kashtu, në figurat e mëposhtëme, parqitet tabela e vërtetësisë që shpreh vartësinë e
daljes Q prej hyrjeve S,R dhe gjendjes paraardhëse Q--, si dhe harta përkatëse e Karnosë.

S R Q-- Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 --
1 1 1 --

Minimizimi sipas Karnosë mundëson të përcaktojmë ekuacionin logjik minimal, që karakterizon bistablin RS. Ky
ekuacion njihet me emrin ekuacion karakteristik (ang. characteristic equation).

Q = S + R̅Q-- me kushtin që RS = 0

Latch i tipit JK
Latch i tipit SR ka të metën se duhet të sigurohemi që hyrjet R dhe S nuk do të kenë njëkohësisht vlerën “1”. Për të
evituar këtë hyrjet, RS kontrollohen prej dy portave AND, nga një në sejcilën hyrje te bistablit SR. Krijohet kështu
bistabli i tipit JK, i treguar në figurën e mëposhtëme.

Tabela karakteristike e bistablit JK tregohet këtu më poshtë. Specifikë e bistablit JK është fakti se, kur J=K=1, dalja Q
e bistablit komutohet nga gjendja “0” në “1” dhe anasjalltas.

Hyrje Dalje Vërejtje

J K Q �
Q
0 0 Q-- �
Q-- Memorizon (hold) Q
0 1 0 1 Reset
1 0 1 0 Set
1 1 �
Q-- Q-- Invertohet gjendja Q-- (toggle Q--)

Agim Çami Page 5

Bazuar në tabelën e vërtetësisë te bistablit JK, mund të gjemë me lehtësi ekuacionin e tij karakteristik që rezulton të
jetë :
Q = JQ̅-- + K̅Q--

Latch i tipit D
Një mënyrë tjetër për të evituar që hyrjet R dhe S të mos kenë njëkohësisht vlerën “1”, është që dy hyrjet, nëpërmjet
një inverteri, ti bashkojmë në një të vetme, dhe do të përftojmë një “latch”, të treguar në figurën e mëposhtëme.
Krijohet kështu bistabli i tipit D (ku D = Data). Ky bistabël është i përshtatshëm për të trajtuar një bit informacion, i
cili paraqitet në një linjë të vetme (hyrja D). Bistabli i tipit D është elementi bazë për krijimin e flip-flop të tipit D, në
të cilin përdorimi i tij merr kuptim të plotë.

Tabela karakteristike dhe diagrama e gjendjeve të bistablit të tipit D janë paraqitur këtu më poshtë :

Hyrje Dalje Vërejtje

D Q �
Q
0 0 1 Q=D
1 1 0 Q=D

Ekuacini logjik që karakterizon bistablin e tipit D është i thjeshtë: Q=D

Nga sa më sipër vihet re se bistabli D përcjell hyrjen D në daljen Q, por ai nuk e memorizon atë. Për të mundësuar
këtë, shtohet një hyrje e posaçme, që quhet hyrje aktivizimi (ang. enable). Përftohet kështu bistabli D me hyrje
aktivizimi, të cilin do ta trajtojmë këtu më poshtë.

Për të kuptuar funksionimin e bistablave, le të shikojmë dy shembuj të thjeshtë të aplikimit të tye.

Shëmbull QS.2
Shpesh herë në qarqet eleketronikë digitalë nevojitet të përfshihen çelësa me kontakte mekanikë. Gjatë proceseve të
kyçjes/çkyçjes, këta çelësa nuk gjenerojnë një tranzicion të “pastër” nga “0” në “1” dhe anasjelltas, por shoqërohen
nga një proces tranzitior luhatjesh nga “0” → “1” dhe nga “1” → “0”, deri sa stabilizohen në vlerat përfundimtare “0”
ose “1” logjik. Një rast i tillë tregohet në figurën e mëposhtëme. Në anglisht ky fenomen njihet me emrin “bouncing”.

Agim Çami Page 6

Nuk është e rekomandueshme që në qarqe elektronikë të futen të tilla fenomene luahtjesh tensioni, të cilat
konsiderohen si zhurma (ang. noise). Pra, ato duhen evituar sa herë që është e mundur.
Cila do të ishte zgjidhja? Ajo paraqitet në figurën e mëposhtëme.

Shëmbull QS.3
Detektor optik/alarm
Në figurë tregohet një qark i thjeshtë, që përdoret për të detektuar
ndërprerjen e nje rrezje drite.
Rrezja e dritës është e fokusuar mbi një fototransistor, i cili sillet si një
transistor i zakonshëm në rregjim çelës : kur mbi transistor bie dritë, ai
është i hapur (on); ndërpreja e dritës, bën që ai të mbyllet (off).
Supozojmë se para fillimit të punës, shtypim butonin S1. Kjo do të
shkaktojë që R=1, pra bistabli RS do të kalojë në gjëndjen Q=0, duke
zeruar kështu alarmet e mundëshme.
Pas kësaj detektori kalon një gjendje pune:
- Kur rrezja e dritës bie mbi fototransistor do të kemi që S=R =0.
Bistabli ruan gjendjen fillestare, pra Q=0.
- Kur rrezja e dritës ndërpritet, transistori mbyllet, pra S =1, duke bërë që Q=1 dhe alarmi të bjerë.
- Q mbetet në 1, pra alarmi nuk ndërpritet, edhe pasi rrezja e dritës të rikthet.
- Alarmi mund të ndërpritet vetëm duke shtypur butonin S1, që bën R = 1 , rredhimisht Q=0.

Qarqet logjikë sekuencialë sinkronë dhe asinkronë

Prej analizës së mësipërme e bistablave, si dhe të dy shembujve të fundit, arrijmë në përfundimin se bistablat
RS, JK dhe D, gëzojnë dy karakteristika themelore:
1. Janë transparentë, që do të thotë se dalja e bistablave, ndryshon menjëherë prej ndryshimeve në hyrje
të tyre.
2. Janë asinkronë, që do të thotë se ata funksionojne pa ndihmën e një sinjali të posaçëm, që quhet
sinjali i orës (ang. clock signal, shkurt clock).
Qarqet logjikë sekuencialë ndahen në dy tipe :
1. Qarqe logjikë sinkronë, në të cilët përdoret sinjali “clock”. Ky sinjal aplikohet në të gjithë elementët
e kujtesës që ka qarku logjik, pra në të gjithë bistablat e tij. Kështu, dalja e të gjithë bistablave, që
përbën edhe gjendjen (ang. state) e qarkut, do të ndryshohet nën komandën unike të clockut. Pra,
qarku sekuencial do të funksionojë nën rritmin e clockut. Perioda e clockut,ose kohëzgjatja e rritmit
me të cilin do të funksionojë qarku, është një parametër shumë i rendësishëm i tij. Më poshtë do të
tregojmë si llogaritet ajo.
Pjesa dërmuese e qarqeve sekuencialë janë sinkronë. Prandaj, në vazhdim ne do të trajtojmë vetëm
këta lloj qarqesh. Qarqet sekuencialë sinkronë kanë dy tipare dalluese:
o Janë më të thjeshtë në projektim dhe ndërtim, krahasuar me qarqet asinkronë. Prandaj, ata
përdoren masivisht.
o Janë më të ngadaltë krahasuar me qarqet asinkronë.
2. Qarqe sekuencilalë asinkronë, në të cilët nuk përdoret sinjali “clock”. Në këtë rast, gjendja e qarkut
ndryshon, sapo ndryshojnë hyrjet e bistablave të tij. Kohëzgjatja ose shpejtësia me të cilën do të
kryhet ky ndryshim, teorikisht do të përcaktohet vetëm prej “propagation delay” i portave logjike. Në
fakt, “propagation delay” e dy portave identike nuk është gjithmonë e njëjtë, por do të varet nga
faktorë të tillë si procesi i fabrikimit, temperatura etj. Si pasojë e “propagation delay” të ndryshme,
sinjalet e hyrjes të bistablave të vonohen me madhësi të ndryshme, duke bërë që qarku të kalojë

Agim Çami Page 7

 ndoshta në një gjendje të gabuar. Në literaturë ky fenomen njihet si “race condition”. Për më shumë
shikoni aneksin.
Në përfundim, qarqet sekuencialë asinkronë kanë dy tipare dalluese:
o Janë mjaft më të komplikuar në projektim dhe ndërtim, krahasuar me qarqet asinkronë.
Prandaj, ata përdoren vetëm në raste të posaçme dhe në pjesë të caktuara të qarqeve, aty ku
shpejtësia ka prioritet .
o Janë më të shpejtë krahasuar me qarqet asinkronë.
Përsa i përket konsumit të energjisë, qarqet sinkronë janë konsumatorë më të mëdhenj, krahasuar me ata asinkronë.

Rreth sinjalit clock

Clockut është thjesht një sinjal i rregullt katërkëndësh që ndryshon nga gjendja logjike “0” në” 1” dhe anasjelltas, të
treguar në figurën e mëposhtëme.

Sinjali Clock-ut karakterizohet prej këtyre emërtimeve dhe parametrave:

- Front (ang. edge) , është tranzicioni i sinjalit nga “0” → “1” ose nga “1” → “0”.
- Front rritës (ang. rising edge), është tranzicioni i sinjalit nga “0” → “1” . Njihet edhe me emërtimin “positive
edge”
- Front rrënës (ang. falling edge), është tranzicioni i sinjalit nga “1” → “0” .Njihet edhe me emërtimin
“negative edge”
- Cikël i clockut (ang. clock cycle), është kohëzgajtja ndërmjet dy fronetve rritës, ose dy fronteve rrënës të
njëpasnjëshëm të clockut.Do ta shënojmë me Tc. Përdoret edhe emërtimi periodë e clockut (ang. clock
period). Njësia matëse është sekonda.
- Shejtësia ose rritmi i clockut (ang. clock rate) tregon numrin e cikleve të clockut në një sekondë. Do ta
shënojmë me Fc = 1/Tc. Zakonisht quhet “frekuencë e clockut” dhe matet me Herz.
- “Duty cycle” është raporti tH/Tc. Shprehet në përqindje (%).

Më poshtë do të shikojmë se, në shumicën e tyre, qarqet sekuenciale veprojnë në momentin e frontit rritës të sinjalit
clock. Kemi të bejmë me atë që quhet “positive edge logic”. Ky është tipi i QS që ne do të trajtojmë gjatë gjithë këtij
kursi leksionesh.Ekziston edhe varianti “negative edge logic”.
Përdorimi i clockut në këtë mënyrë, në fakt e trajton kohën si madhësi diskrete. Do të flasim më shumë për këtë në
paragrafin “Dallimi ndërmjet bistablave dhe flip-flop (FF)”.

Latch i tipit SR me hyrje aktivizimi (shkurt RS-E)

Ashu siç përmendëm edhe më lart, bistablat që trajtuam deri tani, janë të tipit asinkron. Le të përpiqemi ti
transformojmë ata në sinkron.
Për të përshtatur bistablat e trajtuar më sipër për të funksionuar në sinkron, atyre ju shtohet një hyrje e posaçme, e cila
njihet me emrin “hyrje aktivizimi” (ang. enable input). Krijohen kështu bistablat RS, JK dhe D me hyrje aktivizimi
(ang. latches with enable input, ose gated latches).
Këtu më poshtë tregohet ndërtimi dhe funksionimi i bistablit RS me hyrje aktivizimi, shkurt RS-E.

Agim Çami Page 8

Bistabli RS-E nuk është gjë tjetër pra, veçe një bistabël i zakonshëm RS, ky hyrja E = Enable, aplikohet nëpërmjet dy
portave AND. Sa kohë që E =1, sjellja e RS-E është e njëjtë me atë të bistablit RS. Kur E=0, bistabli RS-E nuk reagon
nga ndryshimet në hyrjet Rdhe S; dalja Q, pra gjendja e tij, mbetet e pandryshuar.
Hyrje Dalje Vërejtje
E S R Q Q�
0 X X Q-- �
Q-- RS-E është i mbyllur
Memorizon Q
1 0 0 Q-- �
Q-- Memorizon Q
1 0 1 0 1 Reset
1 1 0 1 0 Set
1 1 1 0 0 Nuk duhet lejuar

Tabela e detajuar e vërtetësisë tregohet këtu më poshtë.

Hyrje
E S R Q-- Q
0 X X 0 0 Ekuacioni karakteristik që përshkruan sjelljen e bistablit RS-E do të
0 X X 1 1 ishte :
1 0 0 0 0
1 0 0 1 1 Q = SE + R̅Q-- + E̅Q-- me kushtin që RS = 0
1 0 1 0 0
1 0 1 1 0 Për të ilustruar sjelljen e bistablit RS-E, në figurën e mëposhtëme
1 1 0 0 1 tregohet reagimi në kohë i ndryshimit të daljes Q prej vlerave të hyrjeve
1 1 0 1 1 RS dhe E (Enable). Në figurë tregohen vlerat e daljeve Q dhe Q̅ për rastin
e bistablit RS-E dhe bistablit të thjeshtë RS. Kushtojini pak kohë dhe
1 1 1 0 --
vemendje ndryshimeve.
1 1 1 1 --

Nga ilustrimi i mësipërm kuptohet se bistabli RS-E, në përgjithësi bistablat, memorizojnë vetëm ndryshimet që
pësojnë hyrjet e tyre. Vlerat statike të hyrjeve janë pa interes për tu memorizuar. Në rastin e bistablave me hyrje
aktivizimi, vendoset si kusht, që ky ndryshim duhet të ndodhë brenda intervalit të kohës, gjatë së cilës E=1. E thënë
ndryshe, brenda intervalit pozitiv ose aktiv të sinjalit të clockut. Pra, bistabli është një element i ndjeshëm ndaj
nivelit të sinjalit të clockut (ang. level sensitive device).

Agim Çami Page 9

Latch i tipit JK me hyrje aktivizimi (shkurt JK-E)
Këtu më poshtë tregohet ndërtimi dhe funksionimi i bistablit JK me hyrje aktivizimi, shkurt JK-E.

Sa kohë që E =1, sjellja e JK-E është e njëjtë me atë të bistablit JK të thjeshtë. Kur E=0, bistabli JK-E nuk reagon nga
ndryshimet në hyrjet J dhe K; dalja Q, pra gjendja e tij, mbetet e pandryshuar.

Hyrje Dalje Vërejtje

E J K Q �
Q
0 X X Q-- �
Q-- JK-E është i mbyllur
Memorizon (hold) Q
1 0 0 Q-- �
Q-- Memorizon (hold) Q
1 0 1 0 1 Reset
1 1 0 1 0 Set
1 1 1 �
Q-- Q-- Invertohet gjendja Q--
(toggle Q--)

Tabela e detajuar e vërtetësisë tregohet këtu më poshtë.

Hyrje Dalje
--
E J K Q Q
0 X X 0 0
0 X X 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
Ekuacioni karakteristik që përshkruan sjelljen e bistablit JK-E do të ishte :

Q = EJQ̅-- + EK̅Q-- + E̅Q--

Për të ilustruar sjelljen e bistablit JK-E, në figurën e mëposhtëme tregohet reagimi në kohë i ndryshimit të daljes Q
prej vlerave të hyrjeve JK dhe E ( Enable). Vini re me kujdes sjelljen e daljes Q kur J=K = 1.

Latch i tipit D me hyrje aktivizimi (shkurt D-E)

Agim Çami Page 10

Këtu më poshtë tregohet ndërtimi dhe funksionimi i bistablit D me hyrje aktivizimi, shkurt D-E. Bistabli i realizur në
Shembullin QS.1 është gjithashtu një bistabël i tillë.

Sa kohë që E =1, sjellja e D-E është e njëjtë me atë të bistablit D të thjeshtë. Kur E=0, bistabli D-E nuk reagon nga
ndryshimet në hyrjen D; dalja Q, pra gjendja e tij, memorizohet (ang. hold) në bistabël. Specifikë e bistablave të tipit
D është se, kur janë të aktivizuar, ata përcjellin hyrjen D të pandryshuar në daljen Q. Prandaj shpesh ata quhen edhe
bistabla transparentë (ang. transparent latch).
Hyrje Dalje Vërejtje
E D Q �
Q
0 X Q-- �
Q-- Memorizon (hold) Q--
1 0 0 1 Q=D
1 1 1 0 Q=D
Tabela e vërtetësisë e bistablit D-E tregohet këtu më poshtë.

Hyrje Dalje
E D Q-- Q Ekuacioni karakteristik që përshkruan sjelljen e bistablit D-E do të ishte :
0 X 0 0
0 X 1 1 Q = ED + E̅Q--
1 0 0 0
1 0 1 0 Për të ilustruar sjelljen e bistablit D-E, në figurën e mëposhtëme tregohet reagimi
1 1 0 1 në kohë i ndryshimit të daljes Q prej hyrjeve yë tij D dhe E ( Enable). Shikohet
1 1 1 1 qartë që, sa kohë bistabli eshtë i aktivizuar kemi dalja = hyrje. Çaktivizimi i tij do
të thotë memorizim i gjendjes së mëparëshme.

Karakteristika dinamike e bistablave

Më sipër trajtuam si funksionon një bistabël dhe llojet e ndryshme të tyre, duke shprehur vartësinë e daljeve Q prej
hyrjeve dhe gjendjeve paraardhëse të bistablave. Pra, analizuam aspektin funksional të bistablave. Gjithashtu, trajtuam
paska edhe aspektin dinamik të sjelljes së një bistabli duke trajtuar konceptin e “clock”, që përbën edhe ritmin me të
cilin funksionon një qark sekuencial. Le ta detajojmë më tej këtë çështje.
Duke mos u futur në detaje të tepërta inxhinierike, do të përcaktojmë fillimisht dy parametra dinamikë të bistablave,
që janë Tsetup “setup time” dhe Thold “hold time”. Për këtë do të përdorim bisatblin D-E

Në figurë, e cila është një zgjatje e figurës së mësipërme, tregohet ndryshimi në kohë i daljes Q prej hyrjeve yë tij D
dhe E ( Enable). N.q.s. hyrja D ka vlerë logjike stabël në momentin kur ndryshon E (clock), ajo do të pasqyrohet në
mënyrë të saktë në daljen Q. Por, ekziston një moment kritik, që ka të bëjë me faktin se çfarë do të ndodhë me daljen
Q në rastet kur hyrja D dhe aktivizimi E ndryshojnë njëkohësisht ? Këto momente janë shënuar me rrathë në figurë.

Agim Çami Page 11

 Ky fenomen është i ngjashëm me procesin e fotografimit të një objekti
në levizje. Kështu, me qëllim që objekti të fotografohet i qartë dhe jo
« flou », do të duhet, që gjatë kohës së ekspozimit të filmit apo
sensorit, ai të mund të konisderohej si i palëvizshëm. Në rastin e
fotografisë, kjo realizohet duke zvogëluar në minimum, kohën e
ekspozimit (ang. aperture time) të diafragmës së aparatit fotografik.
Në rastin e bistablit D-E, momentin që ndodh ky fenomen, e kemi
detajuar në figurat shoqëruese.
Me qëllim që hyrja D të mund të interpretohet në mënyrë të rregull,
do të duhet që ajo të jetë stabël gjatë një intervali kohe të mjaftueshëm
para dhe pas ndryshimit të E. Duhte pra që hyrja D të « respektojë disa
rregulla » në lidhje me kohën dhe clockun E. Tërësia e këtyre
rregullave njihen si « disiplina dinamike » (ang. dynamic discipline).
Intervalet e kohës kanë të bëjnë me hyrjet dhe daljet e bistablit. Ato janë (shikoni figurën e mëposhtëme):
Hyrjet (inputs):
Setup time (tsetup) : është intervali i kohës para ndryshimit të E (clock) që D duhet të jetë stabël.
Hold time (thold) : është intervali i kohës pas ndryshimit të E (clock) që D duhet të jetë stabël.
Aperture time (ta) : ta = tsetup + thold.
Daljet (outupts) :
Contamination delay (tcd) : është parameter i njëjtë me atë të një porte CMOS. Emërtohet edhe tccq.
Propagation delay (tpd) : është parameter i njëjtë me atë të një porte CMOS. Emërtohet edhe tpcq.

Shkurt pra, në një qark sekuencial sinkron ,disiplina dinamike

kërkon, që ai të funksionojë normalisht, duhet që hyrjet të jenë
stabël gjatë itntervaleve të kohëve “setup time” dhe “hold time”.
Në të kundërt, qarku mund të sillet ndryshe nga sa kemi
përcaktuar në sjelljen funksionale të tij. Madje, ai mund të kalojë
përkohësisht edhe në gjenjde “metastabël”.
N.q.s. qarku ynë është ndërtuar i tillë, që ti bindet disiplinës
dinamike, ne garantojmë plotësisht se ky element kujtese do të
memorizojë në mënyrë të sigurtë informacioni e hyrjes D, kur
hyrja E (clock) do të kalojë nga “1” në “0”.
“Setup time” dhe “hold time” janë parametra dinamikë, vlerat e të
cilave prodhuesit e bistablave i japin të përfshirë në tërësinë e
parametrave teknikë. Këto kohë do ti përdorim më tej për të
llogaritur një parametër tjetër të rëndësishëm, që është perioda e clockut të qarkut sekuencial sinkron.
Por tani, le të përpiqemi të llogaritim setup dhe hold time në rastin e bistablit D-E (referojuni shembullit QS.1).
Supozojmë se bistabli i tipit D-E ka një “propagation delay” tpd. Në këtë rast, tpd është koha e nevojshme që ndryshimi
në hyrjen D ose në Q-- të çfaqet në daljen Q.
Para se E -> 0 do të duhen 1 tpd që hyrja D të pasqyrohet në daljen Q = Q--, plus1 tpd që Q— të reflektohet në dalje. Pra,
tsetup = 2tpd.
Pasi E = 0, duhet që hyrja D të mos ndryshojë për një interval kohe 1 tpd, aq sa është koha e nevojshme që Q--të
pasqyrohet ne daljen Q. Pra, thold= 1 tpd.
Shembull QS.4
Një bistabël D-E, i krijuar prej një MUX 2 :1, është treguar në figurë. Qarku kombinator
MUX ka « propagation delay » tpd = 1.6 ns dhe « contamination delay” tcd= 0.2 ns. Të
llogariten paramatrat dinamikë të bistablit D-E : tpd, tcd, tsetup dhe thold.
Zgjidhje
Meqenëse bistabli D nuk ka elementë suplementarë që të shkaktojnë vonesë nga ata të
MUX, atëherë tpd dhe tcd të bistablit do të jenë të njëjtë me ato të MUX 2 :1. Ndërkohë që
tsetup = 2*tpd dhe thold = tpd. Pra, përfundimisht parametrat dinamikë të këtij bistabli do të
jenë: tpd = 1.6 ns., tcd = 0.2 ns. , tsetup = 3.2 ns, thold = 1.6 ns
Flip-flop master-slave
Duke përdorur si element kujtese bistablin D-E që e njohim tashmë, le të krijojmë një qark të plotë sekuencial sinkron
duke shtuar edhe qarkun kombinator si në figurë.

Agim Çami Page 12

Për të ngarkuar “new state” në bistabël, e hapim atë duke bërë që E = 1. Meqenëse bistabli D-E është transparent,
vlera logjike në hyrjen D do të përcillet në daljen Q, e cila tani do të konsiderohet si gjendja aktuale (“current state”) e
qarkut sekuencial. Bazuar në këtë gjendje aktuale, qarku kombinator “llogarit” gjendjen pasardhëse (“next state”), që
do të aplikohet në hyrjen D të bistablit. Teorikisht do të duhej që, në periodën tjetër të clockut, hyrja D të pasqyrohej
në Q, duke u kthyer kështu nga “next state” në “current state”. Por, në realitet, n.q.s. hyrja E qëndron në gjendje “1”
për një kohë më të gjatë nga sa duhet, do të krijohej, një lak (ang. cyclic path) dhe mund të ndodhë që gjendja e re e
bistablit (“new state”) të shfaqet në daljen Q brenda të njëjtës periodë clocku.
Që ky fenomen të mos ndodhë, duhet që intervali i kohës gjatë të cilit E =1, të përcaktohet me shumë saktësi. Ai duhet
të jetë mjaftueshmërisht i gjatë, që të kanaqë kërkesat e disiplinës dinamike të bistablit D-E, por aq i shkurtër sa që
bistabli të mbyllet para se “new state” të jetë “llogaritur” nga QK dhe të mbrijë në hyrjen D. Dimë që “propagation
dhe contamination delay” e qarqeve logjikë ndryshojnë në një diapazon të gjerë prej faktorëve të tillë si temperatura,
tension i ushqimit apo procesi i fabrikimit. Prandaj, në këto kushte, misioni i mësipërm është i pamundur.
Duhet gjetur pra një zgjidhje tjetër, me qëllim që qarku sekuancial të funksionojë. Kjo realizohet nëpërmjet
ndërprerjes së “cyclic path” me një bistabël suplementar, i cili do të bëjë që, hapja e bistablit D-E, pra ngarkimi në të i
“new state”, të zgjasë vetëm një çast, dhe jo gjatë të gjithë intervalit të kohës kur clocku ka vlerën “1”.
Për të realizuar këtë na vjen në ndihmë koncepti i “echappement” .

Në figurë tregohet mekanizmi “echappement” i një ore mekanike.

Problemi ynë është i ngjashëm me atë të daljes ku kryhet pagesa në një parking. Në se dera është e pajisur vetëm me
një tra, atëherë me ngritjen e traut, mund të dalin nga parkingu më shumë se një makinë.

Për tu siguruar se makinat do të dalin një-nga-një nga parkingu, dalja e tij duhet të pajiset me nje sistem me dy trarë.
Mekanizmi dhe funksionimi i tij tregohen në figurë. Çelësi i zgjidhjes qëndron në faktin se, për asnjë moment, dalja e
perkingut nuk konsiderohet si një rrugë e pandërprerë. Përkundazi: për asnjë moment portat nuk janë të hapura
njëkohësisht.

Agim Çami Page 13

Le të aplikojmë konceptin e « echappement » në rastin tonë. Zgjidhja tregohet në figurën e mëposhtëme.
Në mënyrë të ngjashme me daljen e parkingut, në vend të një bistabli,
vendosim dy të tillë njëri pas tjetrit.
Bistabli i parë është quajtur “kryesor” (ang. master) ndërsa i dyti “vartës”
(ang. slave). Vini re se sinjali « clock » invertohet para se të aplikohet në
« master ». Pra, për asnjë moment të dy bistablat nuk mund të jenë të hapur
njëkohësisht : kur bistabli mastër është i hapur, ai slave është i mbyllur, dhe
anasjelltas.
Ky element kujtese, quhet flip-flop master-slave (shkurt FF M-S). Le të shikojmë si funksionon ai dhe cila është
veçoria dalluese e tij.

Në figurë, dalja Q e bistablit “master” tregohet me simbolin Ө.

Në frontin rritës të clockut (ang. rising edge of the clock) bistabli master kalon nga i hapur, ose transparent, në i
mbyllur ose opak. Kështu, ai vendoset në gjendje “hold” duke pasqyruar në daljen Q (Ө ) vlerën që kishte D në
momentin e frontit rritës të clockut. Nga ana tjetër, bistabli slave do të hapet, duke bërë që dalja Q e FF M-S të ndjekë
vlerën e Ө, që është hyrje e “slave”. Për sa kohë që “master” është në “hold”, vlera e Ө, pra edhe dalja Q e filip-flopit
do të mbeten të pandryshuara.

Agim Çami Page 14

Në frontin rrënës të clockut (ang. falling edge of the clock), masteri hapet duke bërë që dalja e tij Q ( Ө) të pasyrojë
hyrjen D të FF M-S. Nga ana tjetër, bistabli “slave” do të mbyllet, duke bërë që në daljen Q të ruhet vlera që kishte në
atë moment hyrja e tij (pra, vlera në Ө).
Në përfundim mund të themi se,dalja Q e flip-flopit do të ndryshojë vetëm gjatë frontit rritës të clockut duke
pasqyruar në daljen Q, vlerën që hyrja D ka në atë moment. Dalja Q do të ruajë këtë vlerë gjatë gjithë periodës së
clockut, deri në frontin pasuses rritës të clockut. Pra, ndryshimi i daljes Q të FF M-S komandohet prej frontit rritës të
clockut. Pranaj edhe FF M-S që sapo analizuam quhet “positive rising edge flip-flop” ose “positive edge triggered flip-
flop”. Simboli i tij tregohet në figurën e mëposhtëme (vini re simbolin në formë trekëndëshi në hyrje clk = clock).
Pra, shkurtimisht mund të përkufizojmë se :

Një flip-flip i tipit D, në momentin frontit rritës të clockut, kopjon hyrjen

D në daljen Q dhe ruan këtë gjendje të pandryshuar deri në fund të
periodës së clockut.

Dallimi ndërmjet bistablave dhe flip-flop (FF)

Dallimi thelbësor ndërmjet bistablave dhe FF ka të bëjë me sjelljen e tyre ndaj sinjalit të clockut. Kështu, bistabli është
një element kujtese që reagon ndaj nivelit të sinjalit të clockut (ang. level sensitive device). Kohëzgjatja relativisht e
madhe, gjatë së cilës sinjali i clockut është aktiv, i bën bistablat jo shumë të saktë, rrjedhimisht të papërshtatshëm për
qarqet sekuencialë sinkronë. Elementët e kujtesës që sigurojnë një shkallë më të lartë kontrolli të daljes së tyre, janë
flip-flop (fr. bascule). FF reagojnë vetëm ndaj ndryshimit të sinjalit të clockut (ang. edge-sensitive device). Kjo i
bën FF të përdoren gjerësisht në qarqet skuenciale sinkrone.
Me qëllim që qarqet sekuencialë sinkronë të funksionojnë mënyrë të rregullt në raport me kohën, duhet që ata të
projektohen të tillë, që të respektojnë rregullat e disiplinës dinamike. Që këtej rrjedh një përfundim shumë i
rëndësishëm:

Disiplina dinamike na detyron që ta trajtojmë kohën në mënyrë jo të vazhduar, por si një madhësi diskrete,
njësia e të cilës është cikli i clockut. Kështu, për një veprim i caktuar, ne themi se qarkut sekuencial e kryen atë
në 1, 2, 3... n cikle clocku. Shembulli më e mirë për këtë është funksionimi i një FF M-S. Gjendjet e qarkut
sekuencial lexohen në fillim të periodës së clockut në frontin rritës të tij. Pastaj i lihet kohë qarkut, që të
llogarisë gjendjet pasuese, të cilat lexohen përsëri fillimin e ciklit pasues të clockut. Kjo do të thotë se shigjeta e
kohës nuk trajtohet si e vazhduar, por diskretizohet në intervale të barabartë T, aq sa është perioda e clockut.
Koncepti është i ngjashëm me procesin e disiplinës statike, e cila na tregon si të diskretizojmë në mnyrë të
efektëshme nivelet e tensionit, me qëllim që të krijojmë një qark logjik funksional.

Më poshtë do të tregojmë si të llogarisim madhësinë e peridodës së clockut, por tani le të fokusohemi në dallimet
ndërmjet bistablave dhe flip-flop. Në tabelën e mëposhtëme janë përmbledhur ndryshimet ndërmjet bistablave
të ndryshëm dhe FF-MS në raport me kohën.

Tipi i kujtesës Kur lexohet hyrja ? Kur çfaqet gjendja në dalje?

Bistabël i thjeshtë
Bistabël me hyrje aktivizimi
FF M-S (positive rising edge
flip-flop)
FF M-S (negative rising
edge flip-flop)
Përherë
Kur enable (clock) = 1 dhe
deri në intervalin [tsetup, thold]
të frontit rrënës të enable
(clockut).
Në frontin rritës të clockut
(↑)(Në intervalin [tsetup, thold]
të frontit rritës të clockut)
Në frontin rrënës të clockut
(↓)(Në intervalin [tsetup,
thold] të frontit rrënës të
clockut)
Pas “propagation delay” nga
momenti i ndryshimit të
hyrjes.
tpd (propagation delay) nga
ndryshimi i hyrjes, ose fronti
i clockut (cila kohë tpd të jetë
më e madhe).
tpd (propagation delay) nga
fronti rritës i clockut.
tpd (propagation delay) nga
fronti rrënës i clockut.

Agim Çami Page 15

Në dy figurat e mëposhtëme ilsutrohen dallimet ndërmjet bistablave dhe FF.

Këtu më poshtë trajtohet në formën e një shembulli zbatimi i disiplinës dinamike për rastin e FF-MS.

Shembull QS.5
Një FF M-S është i ndërtuar nga 2 bistabla (master dhe slave), që kanë parametra si në tabelë.

Master Slave
Tpd 0.9 ns 1.3 ns
Tcd 0.17 0.2
Tsetup 0.91 0.82
Thold 0.2 0.13

Kërkohen :
1. Të llogariten vlerat e parametrave kohorë të këtij FF M-S si tcd, tpd, tsetup dhe thold.
2. Supozoni se mund të zvogëloni vlerën e tcdtë bistablit « master ». Cila do të ishte vlera
minimale e tcd të këtij bistabli, për të cilën FF M-S do të funksiononte ende normalisht ?
Zgjidhje
1. Diagrama kohore e funksionimit te FF M-S do të ishte si në figurë :

Hyrja D e FF M-S duhet të jetë stabël dhe e vlefshme përgjatë intervalit

të kohës tsetup + thold. Pra, këto dy parametra kohorë do të përcaktohen
prej bistablit “master”, i cili shërben si hyrje i FF. Ndërsa dy parametrat
e tjerë tcd dhe tpd, karakterizojnë daljen e FF. Pra, për këto dy parametra
do të jete bistabli “slave” ai që do të vendosë për vlerat e tyre. Duke
pasur parasysh këto fakte, mund të konkludojmë në këto vlera
parametrash të FF M-S:
tsetup = 0.91 ns dhe thold = 0.2 ns,
tcd = 0.2 ns, tpd= 1.3 ns.
2. Parametri “contamination delay” tregon vlerën e intervalit të
kohës, gjatë të cilës dalja Q masterit mund të konsiderohet, që ende ruan
vlerën që ajo kishte para frontit zbritës të clockut. Ndërkohë që, bistabli slave të funksionojë

Agim Çami Page 16

 normalisht,duhet që dalja Q e masterit të qëndrojë e pandryshuar, të pakën sa vlera e thold. Pra, tcd
master >= thold slave.Përgjigja e saktë është pra që tcd minimale e bistablit master është 0.13 ns.

Shembull QS.6
Një FF majft i përdorur është edhe “Toggle FF” shkurt T-FF, simboli i të cilit është si në figurë. Një nga përdorimet e
tij më të suksesshme është në numëruesit binarë.Tabela e vërtetësisë e T-FF është si në tabelën e mëposhtëme :

Hyrje Dalje Vërejtje

T Q �
Q
0 Q-- �
Q-- T është i mbyllur Memorizon
(hold) Q
0 Q-- �
Q-- Memorizon (hold) Q
1 0 1 Invertohet gjendja Q--(toggle Q--)
1 1 0 Invertohet gjendja Q--(toggle Q--)

Të ndërtohet T-FF duke përdorur një FF-MS të tipit D.

Zgjidhje
Ashtu si edhe FF-MS të tipit D edhe T-FF është një flip-flop. Ai vepron pra në frontin rritës të clockut. Kjo do të thotë
se tabela e mësipërme duhet interpretuar në këtë mënyrë :
1. Në frontin rritës të clockut, kur T=0, dalja Q e T-FF nuk ndryshon.
2. Në frontin rritës të clockut, kur T =1, dalja Q e T-FF është komplement i daljes (gjendjes) paraardhëse.
Tabela e vërtetësisë së T-FF do të ishte si më poshtë:

Hyrje Dalje Pra ekuacioni karakteristik i T-FF do të rezultonte:

T Q-- Q Q = T̅Q-- + TQ̅-- = T ⊕ Q--
0 0 0 Ekuacioni karakteristik i FF-MS të tipit D eshtë thjesht Q = D
0 1 1 Nga ku rezulton që D = T ⊕ Q--
1 0 1 Ndërtimi dhe diagrama kohore e T-FF tregohen në dy figurat e mëposhtëme.
1 1 0

Ky shembull shërben si ilustrim i faktit, që edhe një qark i thjeshtë sekuencial,

siç është T-FF , është një kombinim i elementëve të kujtesës me qarqe
kombinatorë.
Regjistri
Një registër me N bit është një grup prej N FF, të cilët kanë një hyrje clock të
përbashkët. Pra, të N bitët e regjistrit do të “update” njëkohësisht. Shkurt,
regjistri është një grupim FF, që konsiderohen si një entitet i vetëm. Çdo
kombinin i informacionit që memorizohent në regjistër njihet si gjendje ose
përmbajtje e regjistrit.

Agim Çami Page 17

Në figurën e mësposhtëme tregohet ndërtimi i një regjistri me N = 4 bit, të përbërë nga 4 FF-MS të tipit D. Tregohet
gjithashtu edhe simboli i tij.

Qarqet sekuencialë sinkronë

Kemi theksuar më lart se në analizën tonë do të trajtojmë vetëm qarqet sekuencialë sinkronë, të cilët janë ato qarqe që
përdorin sinjal clocku për sinkronizimin e veprimeve të tyre. Këtu do të shtojmë edhe faktin se në shumicën e rasteve,
ky sinjal clocku është i vetëm. Kjo do të thotë që, edhe pse një qark logjik, mund të përbëhet nga disa qarqe
sekuencialë sinkrone, ato përdorin të njejtin sinjal clocku. Në figurën e mëposhtëme tregohet një qark sekuencial me
një clock (ang. single-clock synchronous sequencial circuit).

Pas analizës së deritanishme të qarqeve sekuencialë, tani disponojmë të gjithë elemetët e nevojshëm për të
përmbledhur dhe formalizuar kategorinë e qarqeve sekuencialë sinkronë .
Përkufizim
Një qark sekuencial (QS) zotëron një numër të fundëm gjendjesh disktrete {S0, S1, ….Sn-1}. Në një qark sekuencial
sinkron (QSS), ekziston një hyrje clocku, frontet rritës (ang. rising edge) së të cilit, tregojë sekuencën e kohëve kur
ndodh kalimi nga një gjëndje në tjetrën. Ne përdorim emërtimet “gjendje aktuale” (ang. current state), për të
përshkruar gjendjen që gjendet QSS në momentin e tanishëm dhe “gjendje pasardhëse” (ang. next state), gjendjen që
do të marrë QSS në frontin rritës pasardhës të clockut.
---
Çdo QSS përshkruhet plotësisht prej karakteristikës funksionale (ang. funksional specification) dhe karakteristikës
kohore (ang. timing specification).
Karakteristika funksionale, për çdo kombinim të mundshëm të gjendjes aktuale dhe vlerave logjike në hyrjet e QSS,
ajo përshkruan në mënyrë të detajuar :
1. Gjendjen pasuese të QSS.
2. Vlerat logjike në daljet e QSS.
Karakteristika kohore përcakton parametrat kohorë të QSS. Fronti rritës i clockut shërben si referencë kohe.
Parametrat janë kritere kohorë që duhen respektuar për :
1. Hyrjet e QSS, janë vlerat e tsetup dhe thold gjatë të cilave vlera e hyrjes nuk duhet të ndryshojë.
2. Daljet e QSS, janë kufiri i sipërm i tpd (propagation delay) dhe kufiri i poshtëm i tcd (contamination delay).
Dispilina dinamike (dynamic disipline) – bazuar në parametrat kohorë të FF dhe QK, që formojnë një QSS, ajo
përcakton kriteret kohore që duhen respektuar për të siguruar funksionin normal të QSS, ashtu siç e parashikon
karakteristika funksionale e tij. Shiko llogaritjen e Tc dhe thold këtu më poshtë.
Rregullat që duhen respektuar në krijimin e QSS
Bashkimi dhe ndërlidhja e qarqeve elementarë, do të formojnë një QSS , atëhere kur :
• Çdo qark elementar është një regjistër, ose një QK.
• Të paktën një qark elementar është regjistër.
• Të gjithë regjistrat përdorin të njëjtin sinjal clocku.
• Nuk ka « cyclic path » të pa shoqëruar me regjistër. Çdo “cyclic path” përmban të paktën një regjistër.
FF-MS që trajtuam më sipër, është tipi më i thjeshtë i një QSS. Dy tipa të tjerë që do ti trajtojmë në vazhdim të këtij
kursi janë FSM (Finite state Machines) dhe pipeline.

Shëmbull QS.7
Në figurën e mëposhtëme jepen 8 raste qarqes logjikë. Duke gjykuar nga ndërtimi i tyre, tregoni se cili prej tyre është
QSS dhe përse?

Agim Çami Page 18

Zgjidhje
a. Eshtë thjesht qark kombinator, por jo QSS pasi nuk ka regjistra.
b. Eshtë një QSS pasi përmban QK dhe regjistër. Nuk ka lidhje të kundërt (ang. feedback).
c. Nuk është QSS pasi nuk ka regjistër. Elementi i kujtesës është një latch.
d. Eshtë një QSS pasi përmban QK dhe regjistër. “cyclic path” shoqërohet me regjistër. Eshtë rasti i ndërtimit të
një FSM.
e. Eshtë një QSS pasi përmban QK dhe regjistër. “cyclic path” shoqërohet me regjistër. Eshtë rasti i ndërtimit të
një FSM.
f. Nuk është as QSS , por as edhe QK, pasi ka një “cyclic path” të pa shoqëruart me regjistër
g. Eshtë një QSS e tipit pipeline.
h. Nuk është një QSS me plot kuptimin e fjalës, pasi sinjali i clockut vonohet me dy inverter.

Llogaritja e periodës së clockut të një QSS

Le të përpiqemi tani të llogarisim periodën e clockut (do ta shënojmë Tc), ose siç quhet edhe ndryshe koha e ciklit
(ang. cycle time), të në qarku sekuencial sinkron.
Në figurën e mëposhtëme tregohet një qark tipik sekuencial të përberë nga dy FF-MS (ose regjistra) në hyrje dhe në
dalje të qarkut dhe nga një qark kombinator ndërmjet tyre.
Një sistem digital binar mund të përbëhet prej disa qarqesh të tillë. Analizën e mëposhtëme normalisht duhet ta bëjmë
për sejcilin prej tyre. Në përfundim do të përzgjedhim dy ekstremet : rrugën më të gjatë (« critical path »), e cila do të
përcaktojë frekuencën e clockut të sistemit digital. Ekstremi tjetër është rruga më e shkurtër (« short path »), e cila do
të imponojë « contamination delay » dhe « hold time » të QK dhe FF, me qëllim që sistemi të funksionojë normalisht.

Duke ju referuar diagramës kohore të mësipërme mund të llogarisim:

TC ≥ t2 = tpd, reg1 + tpd,QK + tsetup,reg2
Vërtet, nëpërmjet barazimit të mësipërm ne garantojmë se disiplina dinamike do të respektohet duke llogaritur që
perioda e clockut TC të jetë më e madhe se vonesat që fillojnë nga dalja QR1 (tpd, reg1) , plus vonesa e shkaktuar nga
QK (tpd,QK), plus koha minimale që hyrja D2 duhet të jetë stabël, para se sinjali i clockut të bjerë në zero (tsetup,reg2).
Ekuacioni i mësipërm njihet si “kufizimi i setup time”(ang. setup time constraint), ose “kufizimi i vonesës

Agim Çami Page 19

maksimale” (ang. max-delay constraint), pasi në thelb, për një vlerë TC të dhënë, ai përcakton vonesën maximale të
lejuar të qarkut kombinator (tpd,QK).
Në fakt, parametrat e FF ose regjistrave (tpd, reg1, tsetup,reg2) përcaktohen prej prdodhuesve të tyre, prandaj praktikisht në
procesin e projektimit të një qarku sekuencial, respektimi i disiplinës dinamike, reduktohet në plotësimin e
mosbarazimit:
tpd,QK ≤ TC - (tpd, reg1 + tsetup,reg2)

Disiplina dinamike na imponon edhe një « kufizim te vonesës minimale » (ang. max-delay constraint), ose “kufizim
i hold time” (ang. hold time constraint). Ky kufizim shprehet nga ekuacioni (referojuni figurës së mësipërme) :

t1 = tcd,reg1 + tcd,QK ≥ thold, reg2

Vërtet, nëpërmjet barazimit të mësipërm ne garantojmë se disiplina dinamike do të respektohet, duke llogaritur që, në
frontin rritës të clockut, dalja e regjistrit reg2 do të mbetet e pandryshuar të paktën aq sa është vlera thold e këtij
regjistri.
Në fakt, parametrat e FF ose regjistrave (tcd, reg1, thold,reg2) përcaktohen prej prdodhuesve të tyre, prandaj praktikisht në
procesin e projektimit të një qarku sekuencial, respektimi i disiplinës dinamike, reduktohet në plotësimin e
mosbarazimit:
tcd,QK ≥ thold, reg2 - tcd,reg1
Në përfundim të këtij paragrafi duhet thënë se perioda e clockut është një parametër shumë i rëndësishëm i qarqeve
logjikë. Ajo përcakton rritmin me të cilin funksionon një qark sekuencial sinkron dhe rrjedhimisht edhe performancën
e tij. Zakonisht ajo shprehet nëpërmjet frekuencës së clockut, e cila llogritet prej barazimit:

𝟏𝟏
𝐅𝐅𝐅𝐅 =
𝐓𝐓𝐓𝐓
Kjo çështje është më e komplikuar se kaq, dhe ne do të kemi rastin ta trajtojmë atë me detaje në kapitujt që vijojnë.
Për të shuar kureshtjen tuaj, këtu më poshtë do të gjeni një detaj rreth frekuencës së pocesorëve Intel.
Ju keni vënë re që Intel ofron microprocesorë me frekuenca clocku psh. 1.7 GHz dhe 2.0 GHz. Mendoni se këta
“chip” janë të ndryshëm? Aspak ! Ata janë prodhuar në të njëtin proces fabrikimi, dhe ndoshta edhe në të njetin
« waffer ». Por, si pasojë e variacioneve në procesin e prodhimit, disa « chip » kanë tpd më të madhe (frekuencë clocku
më të vogël) , ndërsa të tjerë rezultojnë me tpd më të vogël (frekuencë clocku më e madhe). Kështu, Intel në fund të
procesit të prodhimit, verifikon dhe seleksionon “chip” më të mirë (Tc e vogël) nga « chip « e tjerë (Tc e madhe), që
natyrisht i tregton me çmime të ndryshme.

Shembull QS.8
Supozojmë se jemi duke ndërtuar një kohëmatës që numëron mbrapsht (ang. countdown timer). Kohëmatësi, i treguar
në figurë përdor një zbritës me 2 bit, i cili është krijuar prej lidhjes në kaskadë të dy zbritësave të plotë me 1 bit sejcili.
Në figurë ata janë shënuar me simbolin FS (Full Substractor). Daljet e zbritësave formojnë gjendjen e re (“new state”),
që duhet ngarkuar në FF-MS. Dalja e FF është gjendja aktuale (“current state”), e cila aplikohet në hyrje të zbritësit.
Kohëmatësi është krijuar si një qark sekuencial sinkron me sinjal clocku, të shënuar me CLK dhe periodë Tc. Në çdo
front rritës të sinjalit CLK gjendja e re qarkut do të ngarkohet në FF-MS. Specifikimet kohore të FF-MS dhe qarkut
kombinator FS janë treguar në tabelë.

FS FF-MS
tpd(ns) 4.2 0.5
tcd(ns) 0.3 0.1
tsetup(ns) - 1.4
thold(ns) - ??
Kërkohet të llogariten:
1. Vlera minimale e periodës së clockut Tc, me qëllim që
qarku të funksionojë normalisht.
2. Vlera maksimale e parametrit thold të FF-MS, me qëllim që

Agim Çami Page 20

qarku të funksionojë normalisht.
Zgjidhje
1. Vlera e periodës së clockut përcaktohet nga ekuacioni :
TC ≥ tpd, reg1 + tpd,QK + tsetup,reg2
Skematikisht kohëmatësin mund ta paraqesim si në figurë :
Tc do të përcaktohet nga QK që imponon vonesësn më të madhe, i
shënuar si “critical path” në figurë. Në këtë rast, QK përbëhet nga 2x FS,
në kaskadë me njërin-tjetrin, pra tpd e tyre do të mblidhen. Rrjedhimisht,
vlera minimale e Tc do të llogaritej :
Tc = tpd,FF + 2*tpdFS + tsetup,FF = 0.5 + 2*4.2 +1.4 = 10.3 ns

2. Vlera e thold të FF përcaktohet nga ekuacioni :

thold, reg2≤ tcd,reg1 + tcd,QK

Vlera e thold do të përcaktohet prej qarkut që siguron tcd minimale, të
shënuar si “short path” në figurë.Rrjedhimisht, vlera maximale e thold do
të llogaritej :
thold, FF=tcd,FF+ tcd,FS =0.3 +0.1 = 0.4 ns
Shembull QS.9
Supozojmë se jepet QSS i mëposhtëm, i cili llogarit funksionin XOR të katër hyrjeve të memorizuara në FF.

Portat XOR kanë tpd = 100 ps dhe tcd = 55 ps. Ndërsa FF kanë këto
parametra kohorë:
o Setup time = 60 ps.
o Hold time = 20 ps.
o tpd = 70 ps.
o tcd = 50 ps.
Të gjenden :
1. Sa është frekuenca maskimale që mund të funksionojë
normalisht ky QSS ?
2. Sa është vlera e “clock skew » që ky QSS mund të tolerojë,
para se të ndodhë një “shkelje” e disiplinës dinamike në lidhje me “hold
time”?
3. A është e mundur që ky qark të modifikohet për të funksionuar me frekuencë 3 Ghz? Sa do të ishte vlera e
tolerueshme “clock skew” tani, para se të ndodhë një “shkelje” e disiplinës dinamike në lidhje me “hold
time”?
Zgjidhje
1. Vlera e periodës së clockut përcaktohet nga ekuacioni :
TC ≥ tpd, reg1 + tpd,QK + tsetup,reg2
Rruga më e gjatë (“critical path”) e QK, e cila do të diktojë edhe vlerën e tpd,QK , përbëhet nga tre portat XOR. Prandaj
mund të llogarisim:
Tcmin = 70 + 3*100 + 60 = 430 ps. Fclock max = 1/Tcmin = 1/430 ps = 2.33 GHz.
2. Fenomeni “clock skew” ndodh pasi është e pamundur që fronti rritës i clockut të aplikohet në të njëjtin
moment në të gjithë regjistrat e QSS që ai komandon. Ekziston një shmangie në kohë, që quhet pra “clock
skew”. Në ekuacionin e llogaritjes së “hold time”, ky fenomen merret parasysh si më poshtë:
tcd,reg1 + tcd,QK ≥ thold, reg2 + tskew
Rruga më e shkurtër (“short path”) e QK, e cila do të diktojë edhe vlerën e tcd,QK , përbëhet nga një portë XOR. Prandaj
mund të llogarisim:
tskew = 50 + 55 - 20 = 85 ps.

3.Qarku kombinator llogarit funksionin f = (A⊕B)⊕C)⊕D). Zbatimi i vetisë

shoqëruese do ta transformojë atë në formën f = (A⊕B)⊕(C⊕D). Qarku do të
transformohet gjithashtu si në figurë:
Tani “critical path” përbëhet vetëm nga dy porta XOR, prandaj mund të
llogarisim:
Tcmin = 70 + 2*100 + 60 = 330 ps. Fclock max = 1/Tcmin = 1/330 ps = 3.0
GHz

Agim Çami Page 21

 Me ndryshimin e ndodhur në qark, « critical path » është njësuar me “short path”. Prandaj mund të llogarisim :

tskew = 50 + 2*55 - 20 = 140 ps.

Nuk kemi mbaruar ende me kohën…

Në analizën e QSS kemi supozuar se sinjali i clokut mbrin në të gjithë regjistrat e qarkut që ai komandon
ekzatësisht në të njëjtën kohë. Në realitet, meqenëse përcjellsat që perçojnë sinjalin e clockut në qark kanë
gjatësi, pra shkaktojnë vonesa të ndryshme, si dhe prej zhurmave elekromegnetike, ekziston një devijim në
kohë e clockut. Ky fenomen quhet devijim i clockut (ang. « clock skew » ). Në dy formulat e disiplinës
dinamike të QSS, ky fenomen merret parasysh në formën e një korrektimi :

TC ≥ tpd, reg1 + tpd,QK + tsetup,reg2 + tskew dhe tcd,reg1 + tcd,QK ≥ thold, reg2 + tskew

USHTRIME

Ushtrim QS.1
Në një portë OR, nëpërmjet çiftimit të kundërt, është lidhur njëra prej hyrjeve të saj me daljen.

Analizoni sjelljen e këtij qarku sekuencial.

Ushtrim QS.2
Supozoni se jepen qarqet logjike të paraqitur në dy figurat e mëposhtëme.

Prej jush kërkohet :

1. Të analizoni sjelljen e qarqeve të figurave. Sipas jush, do të krijohen gjendje të stabilizuara si në një bistabël, apo do
të rezultojë një sjellje e ndryshme?
2. Supozoni se qarqet logjike kanë « propagation delay » tpd = 1 ns. Përdoreni tpd për të llogaritur një parametër tjetër të
rëndësishëm të qarqeve.
3. Cilat janë konkluzionet që nxirni nga analiza e këtyre rasteve?

Ushtrim QS. 3
Shikoni me shumë kujdes bistablin e paraqitur në figurë. Duke analizuar sjelljen
e tij, ndërtoni tabelën karakteristike.

Ndihmë :Ky bistabël ngjan shumë me me “D latch”.

Ushtrim QS.4
Në figurë tregohet një bistabël D , i krijuar me porta NAND. Duke analizuar
sjelljen e tij, ndërtoni tabelën karakteristike.

Agim Çami Page 22

Shembull QS.5
Në figurë tregohet një bistabël D me hyrje aktivizimi E (E= enable), i krijuar
tërësisht me porta NAND. Duke analizuar sjelljen e tij, përpiquni të ndërtoni
tabelën karakteristike që pëshkruan këtë bistabël.

Ushtrim QS.6
Ekuacioni karakteristik që përshkruan sjelljen e bistablit RS-E është :
Q = SE + R̅Q-- + E̅Q--
Duke përdorur tabelat e vërtetësisë dhe të Karnosë të RS-E, provoni vërtetësinë e ekuacionit.

Ushtrim QS.7
Në figurë tregohet një bistabël JK me hyrje aktivizimi E, i krijuar tërësisht me
porta NAND. Duke analizuar sjelljen e tij, përpiquni të ndërtoni tabelën
karakteristike që pëshkruan këtë bistabël.

Ushtrim QS. 8
Duke përdorur tabelat e vërtetësisë dhe të Karnosë, provoni vërtetësinë e ekuacionit karakteristik te bistablave.
1. Bistabli i i thjeshtë JK.
Q = JQ̅-- + K̅Q--
2. Bistabli JK me hyrje aktivizimi (JK-E).
Q = EJQ̅-- + EK̅Q-- + E̅Q--
3. Bistabli D me hyrje aktivizimi (D-E)
Q = ED + E̅Q--

Ushtrim QS.9
Të krijohet nje latch JK me hyrje aktivizimi (JK-E) duke përdorur si bazë një latch të tipit D.
Ndihmë :Referojuni ekuacioneve karakteristike për sejcilin latch.

Ushtrim QS.10
Në mënyrë të ngjashme me FF M-S, që komandohet prej frontit rritës të clockut, ekziston e dhe flip-flop master-slave
që komandohet prej frontit rrënës të clockut. Ky FF quhet “negative rising edge
flip-flop” ose “negaitive edge triggered flip-flop”. Simboli i tij tregohet në figurën e
mëposhtëme (vini re rrethin mohues në hyrjen clk = clock).
Si do të ishte i ndërtuar një FF i tillë? Duke u bazuar në diagramat kohore të FF M-S
që komandohet prej fronit rritës të trajtuara në leksion, tregoni sjelljen e këtij FF për
këtë rast.

Ushtrim QS. 11
Në figurë tregohen tre situata të ndodhura në tre kohë të ndryshme, ku ndryshimi i clockut shoqërohet me ndryshim në
hyrjen D të bistablit. Në rastin OK, në frontit rënës të clockut, hyrja D është stabël gjatë kohës ta = tsetup + thold. Në këtë
rast pra, kërkesat e disiplinës dinamike respektohen duke bërë që dalja Q=1. Çfarë mund të thoni për rastet 1 dhe 2 të
figurës? Si do të sillet bistabli D në këto dy raste? Cila do të jetë vlera logjike e daljes Q?

Agim Çami Page 23

Ushtrim QS.12
Duke patur parasysh dallimet ndërmjet bistablit të tipit D the FF M-S të tipit D, në figurën e mëposhtëme, tregoni
grafikisht ndryshimin në kohë të daljes Q për këta dy elementë kujtese.

Ushtrim QS.13
Jepet qarku sekuencial sinkron me parametra si në figurë :

Të llogaritet perioda e clockut Tc maksimale me të cilën qarku i mësipërm siguron një funksionim normal. Sa duhet të
jetë « contamination delay » e qarkut llogik (tcd,L) me qëllim që të kënaqet disiplina dinamike ?

Ushtrim QS.14
Cilët prej qarqeve të mëposhtëm janë qarqe sekuencialë sinkronë ? Shpjegoni zgjedhjen tuaj.

Ushtrim QS.15
Përpiquni të ndërtoni një T-FF duke përdorur një FF-MS të tipit J-K

Ushtrim QS.16
Në shembullin QS.1 tregohet një bistabël i tipit D-E, i realizuar me MUX 2:1. Përpiquni të krijoni një FF-MS
gjithmonë të tipit D, duke përdorur elementë MUX 2:1.

Agim Çami Page 24

Ushtrim QS.17
Supozoni se një T-FF është i përbërë nga një D-FF dhe një portë XOR me 2 hyrje. (Shikoni shembullin QS.6).
Parametrat kohorë të këtyre komponentëve janë si në tabelën e mëposhtëme.

Të gjenden :
1. Parametrat kohorë të T-FF.
2. Supozoni se hyrja « T » e një T-FF vendoset në gjendje « 1 » dhe tentojmë ta rrisim frekuencën e clockut në
maksimum. Sa do të jetë vlera maksimale e F clock?

Ushtrim QS.18
Supozojmë se jepet QSS i treguar në figurën e mëposhtëme.

Porta NOR ka tpd = 85 ps dhe tcd = 65 ps.

Porta AND ka tpd = 70 ps dhe tcd = 55 ps.
FF kanë këto parametra kohorë:
o Setup time = 75 ps.
o Hold time = 30 ps.
o tpd = 80 ps.
o tcd = 55 ps.
Të gjenden :
1. Sa është frekuenca maskimale që mundëson funksionimin normal
të këtij QSS ?
2. Sa është vlera e “clock skew » që ky QSS mund të tolerojë, para se
të ndodhë një “shkelje” e disiplinës dinamike në lidhje me “hold time”?
3. A është e mundur që ky qark të modifikohet për të funksionuar me frekuencë 3 Ghz? Sa do të ishte vlera e
tolerueshme “clock skew” tani, para se të ndodhë një “shkelje” e disiplinës dinamike në lidhje me “hold time”?

Ushtrim QS.19
Në figurën e mëposhtëme tregohet një QSS i përbërë nga dy FF-MS identikë dhe dy qarqe kombinatorë.
Karakteristikat kohore tregohen në figurë.
Kërkohet prej jush të gjeni:
1. Supozoni se Tclock = 25 ns. Sa duhet të jetë vlera maksimale e lejuar tsetup e FF me qëllim që QSS të
funksionojë normalisht?
2. Supozoni se Tclock = 25 ns. Sa duhet të jetë vlera maksimale e lejuar thold e FF me qëllim që QSS të
funksionojë normalisht?

Ushtrim QS.20
Në figurë tregohet një QSS, i cili ka në gjendje të shprehur në dy bitë S0 dhe S1. Në tabelën shoqëruese tregohen
paramatrat kohorë të elementëeve që përbëjnë këtë qark

Agim Çami Page 25

 NOT NOR FF-MS
tcd(ns) 1 1.5 0
tpd(ns) 2 2 2
tsetup(ns) - - 1
thold(ns) - - 3

Të gjenden:
1. Cila është perioda e clockut minimale që ky QSS të mund të finksionojë normalisht? Po frekuenca
maksimale?
2. Nga ana funksionale, heqja e dy inverterave nuk do të sjellë ndonjë ndryshim. Në lidhje me sjelljen në kohë
të qarkut, ky ndryshim normalisht duhet të sjellë përfitime, pasi perioda e clockut minimale do të zvogëlohet. Si
mendoni, a do të mund të funksionojë normalisht QSS pas heqjes së dy inverterave?
3. N.q.s. hyrja RESET vendoset në « 1 » për disa cikle rresht, sa do të ishin vlerat e daljeve S0 dhe S1?
4. Supozoni se gjendja e QSS është S0=1 dhe S1=1. Supozoni gjithashtu se hyrja RESET vendoset në « 0 » dhe
mbahet në këtë vlerë. Sa do të ishte vlera logjike e daljeve S0 dhe S1 mbas këtij veprimi?
5. Së fundmi supozoni se ekziston një « clock skew” prej 1 ns . Pra, fronti rritës i sinjalit CLK arrin p.sh. 1 ns më
shpejt në FF e majtë se në të djathtin. Cila do tëë ishte tani perioda e clockut minimale që ky QSS të mund të
finksionojë normalisht? Po frekuenca maksimale?

ANEKSI I KAPITULLIT

Diçka më shumë rreth bistablit RS

Në rastin kur hyrjet R=S =1, daljet Q dhe Q̅ do të marrin të dyja vlerën « 0 », ashtu siç tregohet në tabelë.

Hyrje Dalje Vërejtje

S R Q �
Q
0 0 Q-- �
Q-- Memorizon (hold) Q
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Nuk duhet lejuar

Përveç faktit se daljet Q dhe Q̅ duhet të jenë invers i njera-tjetrës, ky kombinim i hyrjeve duhet evituar edhe për një

arsye tjetër. Kështu, mundësia për të dalë nga gjendja Q= Q̅ =00 nuk
është gjithmonë e arritëshme. Bastabli mund të kalojë në gjendje
paqëndrueshmërie, ku daljet do të lëkunden vazhdimisht nga gjendja
Q=Q̅=00 në Q=Q̅ =11. Në këtë rast kemi të bëjmë me atë që njihet si
« race condition », ose një tranzicion i papërcaktuar (ang. non-
deterministic transition). Kjo situatë praraqitet në figurë.

Në një qark të tipit asinkron një gjendje e tipit « race condition » do të

krijohet atëhere kur dy ose më shumë variabla binarë ndërrojnë vlerë
shkaktuar prej ndryshimit të vlerës së një variabli në hyrje.

Literatura

[1] – David Harris, Sarah L. Harris - Digital Design and Computer Architecture, Second Ed., Morgan Kaufmann,2013.
[2] - Charles H. Roth, Larry L. Kinny - Fundamentals of Logic Design, 7 edition - Cengage Learning 2014.
[3] – David H. Albonesi , The Computing Technology Inside Your Smartphone, Cornell University Course, 2015.
[4] –Agim Çami, Arkitektura e Kompjuterave, ISBN 978-9928-4083-6-5, Julvin 2, 2011

Agim Çami Page 26