111_VLSI 實驗報告_(4-bits full-adder)

指導老師：翁若敏
學生姓名：藍心珮
系所年級：電機三
一、電路設計想法
加法器一種用於執行加法運算的數位電路系統，加法器主要負責計算地址、索引等數
據。此外，加法器也是一些硬體，例如二進位數的乘法器的重要組成部分。本次實驗，
使用四個一位元全加器來構成 4-bits full-adder，其中對應低位的全加器將其進位
輸出訊號 Cout 連接到高一位元的全加器的進入輸入端 Cin。

二、電路設計流程
先畫好電路圖，依照會使用到的子電路依優先順序接出來。先製作 half adder、full
adder、4-bits full-adder。每個電路先打他們的 hspice.sp 檔，打完先跑波行確認波行長
的是對的，再去畫 layout，畫完 layout，先跑 DRC LVS PEX。

三、Pre-sim 模擬電路(Hspice)與模擬結果
Half- Layout:
adder

Full- Layout:
adder
4bit- Layout:
full-
adde

Hspice:

PEX hspice:
四、DRC、LVS

4bit-full-adder
DRC

LVS

五、Post-sim 與 Pre-sim 比較

4bit-full-adder
Post
-sim

Pre-
sim

六、結論
這個電路是 4bit 的加法器，透過做完這個電路更加聊解它的運作原理。

111_VLSI 實驗報告_(D-flip-flop)
指導老師：翁若敏
學生姓名：藍心珮
系所年級：電機三
一、 電路設計想法
二、 電路
設計
流程
先在紙上
畫好電路
圖，命名
節點名稱，
依電路節
點命名方
式打點金
屬線相接，
設計出
layout。再
寫出該電
路的 sp 檔，
也就是把
會需要用
到邏輯閘
依節點名
稱相接，連接成該電路。完成後，先跑 wv &確認波行長的是對的，再接著跑
DRC、 LVS 和 PEX，邊跑邊除錯直到結果正確為止。

三、 Pre-sim 模擬電路(Hspice)與模擬結果
Layout
 hspice

wv

四、 DRC、LVS
DR
C
 LVS

五、 Post-sim 與 Pre-sim 比較
六、 Post-
sim
Pre-
sim

六、結論
這個電路是我全部電路卡住最久的一個，我有確認過我 hspice 都有打對，layout 也都
接對，但波行一直是雜訊找不到原因，幸好在與同學相互討論下，明白原來禍源來自
re 不可給脈波，要給他一直是 1 的訊號，這樣才不會使 Q 跟 Qbar 是雜訊，訊號才會出
來。

111_VLSI 實驗報告_(Johnson counter)

指導老師：翁若敏
學生姓名：藍心珮
系所年級：電機三
一、 電路設計想法:
一種同步計數器，並無延遲問題。

二、電路設計流程
先在紙上畫好電路圖，命名節點名稱，依電路節點命名方式打點金屬線相接，設
計出 layout。再寫出該電路的 sp 檔，也就是把會需要用到邏輯閘依節點名稱相接，
連接成該電路。完成後，先跑 wv &確認波行長的是對的，再接著跑 DRC、 LVS
和 PEX，邊跑邊除錯直到結果正確為止。
三、Pre-sim 模擬電路(Hspice)與模擬結果
Layout

hspice
wv

四、DRC、LVS
DRC

LVS
五、驗證兩者最高操作頻率

六、Transistor Number、Power、Post-sim 與 Pre-sim 比較

Post
-sim

Pre-
sim

七、結論
這個電路跟其他電路比就沒有什麼延遲的問題。適合用來當同步記數器。

111_VLSI 實驗報告_(Synchronous counter)

指導老師：翁若敏
學生姓名：藍心珮
系所年級：電機三
一、 電路設計想法:
同步計數器（Synchronous Counter），其連接方式為一正反器的輸出經控制閘被接到
大數元的輸入，每個閘會適當的控制，使每一較大數元正反器在下一時鐘脈波轉變時
會適時地改變狀態。

二、電路設計流程
先在紙上畫好電路圖，命名節點名稱，依電路節點命名方式打點金屬線相接，設
計出 layout。再寫出該電路的 sp 檔，也就是把會需要用到邏輯閘依節點名稱相接，
連接成該電路。完成後，先跑 wv &確認波行長的是對的，再接著跑 DRC、 LVS
和 PEX，邊跑邊除錯直到結果正確為止。

三、Pre-sim 模擬電路(Hspice)與模擬結果
Layou
t

hspice
wv

四、DRC、LVS
DR
C

LVS

五、驗證兩者最高操作頻率
六、Transistor Number、Power、Post-sim 與 Pre-sim 比較
Post
-sim

Pre-
sim

七、結論
跟上一個做的電路很像，沒有什麼延遲問題。

111_VLSI 實驗報告_( Synchronizing circuit)

指導老師：翁若敏
學生姓名：藍心珮
系所年級：電機三
一、 電路設計想法:
二、 非同步(Asynchronous)重設傳統上用於超大型積體電路(VLSI)設計，以便在上
 電後將同步(synchronous)電路帶到已知狀態。

二、電路設計流程
先在紙上畫好電路圖，命名節點名稱，依電路節點命名方式打點金屬線相接，設
計出 layout。再寫出該電路的 sp 檔，也就是把會需要用到邏輯閘依節點名稱相接，
連接成該電路。完成後，先跑 wv &確認波行長的是對的，再接著跑 DRC、 LVS
和 PEX，邊跑邊除錯直到結果正確為止。

三、Pre-sim 模擬電路(Hspice)與模擬結果
Layout

hspice
wv

四、DRC、LVS
DRC

LVS

五、驗證兩者最高操作頻率

六、Transistor Number、Power、Post-sim 與 Pre-sim 比較

Post
-sim

Pre-
sim

七、結論
這個電路的波型看起來是非同步的，非同步重設釋放操作必須與同步邏輯時脈訊號協
調，才能消除由於重設和時脈之間可能競爭引起的同步故障。缺乏這種協調會在上電
時導致間歇性故障。

111_VLSI 實驗報告_(Synchronous Counter)

指導老師：翁若敏
學生姓名：藍心珮
系所年級：電機三
一、 電路設計想法:
二、電路設計流程
先在紙上畫好電路圖，命名節點名稱，把剛剛製作完成的 Johnson
counter、Synchronous counter 和 Synchroning circuit、and2 和 and4 依電路節點命名
方式相接接，設計出 layout。再將每個電路的 hspice.sp 檔，複製到 SC.sp 檔，也就
是把子電路依節點名稱相接，連接成 SC。完成後，先跑 wv &確認波行長的是對
的，再接著跑 DRC、 LVS 和 PEX，邊跑邊除錯直到結果正確為止。

三、Pre-sim 模擬電路(Hspice)與模擬結果
Layout
hspice

wv

四、DRC、LVS
DRC
 LVS

五、驗證兩者最高操作頻率

六、Transistor Number、Power、Post-sim 與 Pre-sim 比較

Post
-sim
Pre-
sim

七、結論
這個最後一電路是我覺得挑戰難度最高的，非常的複雜，所以在接的時候都要告訴自
己要專注，不然除錯會除的很痛苦，又很浪費時間。透過完成這個 8-bits 同步計數器
的各種模擬，使我更加對於 VLSI 這門設計電路課上，有更深入的體悟學習這門課的
用意，以及對於 layout 工作者的體驗是多麼的痛苦燒腦，令我却步。
不管這份期末報告我最後拿了幾分，我想說我真的盡力花許多時間精神把所有電路的
驗證全跑完了(就已上貼的那樣)，而剩下的什麼驗證兩者最高操作頻率跟第六大題，
我真的沒時間完成了，希望助教們給分下手不要太狠。

檔案路徑:
4bit_Full_adder
Layout laker>>four_bit_full_adder
Hspice four_bit_full_adder.sp
PEX fb>> four_bit_full_adder.pex.sp
Johnson counter
Layout laker>>JC
Hspice JC.sp
PEX JC>>JC.pex.sp
Synchronous counter
Layout laker>>counter
Hspice counter.sp
PEX counter>>counter.pex.sp
Synchronizing circuit
Layout laker>>circuit
Hspice circuit.sp
PEX circuit>> circuit.pex.sp
Synchronous Counter
Layout laker>>SC
Hspice SC.sp
PEX SC.pex.sp