bq25895 Datasheet

Machine Translated by Google
BQ25895
SLUSC88C – THÁNG 3 NĂM 2015 – ĐƯỢC SỬA ĐỔI THÁNG 10 NĂM 2022
BQ25895 Bộ sạc nhanh 5-A một ô được điều khiển I2C với MaxChargeTM cho điện áp đầu vào
cao và hoạt động tăng cường điện áp 3.1-A có thể điều chỉnh
• Sự an toàn
1 Tính năng
- Cảm biến nhiệt độ pin để sạc và
• Chế độ chuyển mạch 5-A, 1,5 MHz hiệu suất cao Chế độ tăng cường
sạc – – Điều chỉnh nhiệt và ngắt nhiệt
93% Hiệu suất sạc ở dòng điện 2 A và 91% ở dòng điện sạc 3 A
2 ứng dụng
– Tối ưu hóa cho đầu vào điện áp cao
(9 V đến 12 V) • Sạc dự phòng, điểm truy cập Wi-Fi di động •
– Chế độ PFM công suất thấp dành cho các hoạt động tải nhẹ • Loa Bluetooth không dây • Di động
Hoạt động ở Chế độ tăng cường với đầu ra có thể điều chỉnh từ thiết bị internet
4,5 V đến 5,5 V

3 Mô tả BQ25895 là
– Bộ chuyển đổi tăng tốc 500-KHz đến 1,5 MHz có thể lựa chọn
với đầu ra lên tới 3,1-A thiết bị quản lý đường dẫn năng lượng hệ thống và quản lý sạc pin
– Hiệu suất tăng cường 93% ở 5 V ở đầu ra 1 A • Điều ở chế độ chuyển đổi 5-A tích hợp cao dành cho pin Li-Ion đơn và pin
khiển tích hợp để chuyển đổi giữa sạc và Li polymer. Các thiết bị hỗ trợ sạc nhanh điện áp đầu vào cao.
Chế độ tăng cường Đường dẫn điện trở kháng thấp tối ưu hóa hiệu quả hoạt động của
• Đầu vào đơn để hỗ trợ đầu vào USB và bộ điều hợp điện áp cao chế độ chuyển đổi, giảm thời gian sạc pin và kéo dài tuổi thọ pin
có thể điều chỉnh – Hỗ trợ trong giai đoạn xả.
dải điện áp đầu vào 3,9-V đến 14-V – Giới hạn dòng điện
đầu vào (100 mA đến 3,25 A với
50-mA) để hỗ trợ USB2.0, USB3.0 tiêu chuẩn và bộ điều Thông tin thiết bị
hợp điện áp cao – Theo dõi công suất tối đa PHẦN SỐ GÓI HÀNG(1) KÍCH THƯỚC CƠ THỂ (NOM)
theo giới hạn điện áp đầu vào lên đến 14V cho nhiều loại bộ
BQ25895 WQFN (24) 4.00mm x 4.00mm
điều hợp – Tự động phát hiện USB SDP, CDP,
DCP và Bộ điều hợp không chuẩn • Trình tối ưu hóa dòng (1) Đối với tất cả các gói có sẵn, hãy xem phụ lục có thể đặt hàng
ở cuối bảng dữ liệu.
điện đầu vào (ICO) để
tối đa hóa công suất đầu vào mà không làm quá tải bộ điều hợp OTG
5V ở 3.1A
• Bù điện trở (IRCOMP) từ đầu ra của bộ sạc
PMID Điện thoại
đến đầu cực của tế bào • Hiệu suất xả pin cao nhất với MOSFET xả
Đầu
pin 11 mΩ lên đến 9 A vào 3,9V ± 14V ở 3A HỆ THỐNG 3.5V±4.5V
USB VBUS SW
SYS
ích = 5A
• ADC tích hợp cho màn hình hệ thống
CON DƠI
(điện áp, nhiệt độ, dòng sạc) • Quản lý đường Xe buýt I2C
QON
dẫn nguồn VDC (NVC) hẹp
Chủ nhà
– Bật tức thì hoạt động mà không cần pin hoặc pin đã xả BQ25895 ĐĂNG KÝ
Không bắt buộc
sâu
Kiểm soát máy chủ
TS.
– Hoạt động lý tưởng của diode trong Pin bổ sung
Cách thức
• Điều khiển BATFET để hỗ trợ Chế độ Ship, đánh thức và thiết
lập lại toàn bộ hệ thống

Sơ đồ đơn giản hóa
• Chế độ I2C và tự động linh hoạt để có hiệu suất hệ thống
tối ưu • Tích hợp cao
bao gồm tất cả MOSFET, hiện tại
cảm biến và bù vòng lặp • Dòng điện rò
rỉ pin thấp 12-µA để hỗ trợ Tàu

Chế độ
• Độ chính xác cao –
±0,5% Điều chỉnh điện áp sạc – ±5% Điều
chỉnh dòng sạc – ±7,5% Điều chỉnh dòng
điện đầu vào
THÔNG BÁO QUAN TRỌNG ở cuối bảng dữ liệu này đề cập đến tính khả dụng, bảo hành, thay đổi, sử dụng trong các ứng dụng quan trọng về an toàn, vấn
đề sở hữu trí tuệ và các tuyên bố từ chối trách nhiệm quan trọng khác. DỬ LIỆU SẢN XUẤT.
BQ25895
SLUSC88C – THÁNG 3 NĂM 2015 – ĐƯỢC SỬA ĐỔI THÁNG 10 NĂM 2022 www.ti.com
Mục lục
1 Tính 8.4 Đăng ký Bản đồ.................................................. .............32
năng ............................................................. ............................1

9 Ứng dụng và Triển khai.................................. .49 9.1 Thông tin ứng
2 Các ứng dụng................... .................................................... dụng.................................................. 49 9.2 Ứng dụng điển
1 3 Mô tả ............................................................ ........................1
hình.................................................... ...... 49 9.3 Các ví
4 Lịch sử sửa đổi...................... .................................... 2 5 Mô dụ về hệ thống......................................... ............. 53 10
tả (tiếp theo).... ................................................. 3 Cấu hình 6 Khuyến nghị về nguồn điện .............................54 11 Cách trình
chân và Chức năng...................................4 7 Thông số kỹ bày................................................. .................................55
thuật......... .................................................... ...... 6 7.1 11.1 Hướng dẫn bố cục.................. ............................... 55 11.2
Xếp hạng tối đa tuyệt đối(1) .................................... 6 7.2 Xếp hạng Ví dụ về bố cục............... .................................... 55 12 Hỗ
ESD.................................................. ................. 6 7.3 trợ tài liệu và thiết bị..... .....................56 12.1 Hỗ trợ thiết
Điều kiện hoạt động được đề xuất......................... 6 7.4 Nhiệt độ Thông bị......................... .............................. 56 12.2 Nhận thông
tin................................................. ...7 7.5 Đặc tính báo cập nhật tài liệu..56 12.3 Tài nguyên hỗ
điện............................................... ..7 7.6 Yêu cầu về thời trợ....... ............................................. 56 12.4 Thương
gian.................................... .............. 11 7.7 Các đặc điểm tiêu hiệu..... ...................... ....................................56
biểu.................................. ..............12 8 Mô tả chi 12.5 Thuật ngữ ............................................................ ..................56
tiết.................................. ....................14 8.1 Sơ đồ khối 12.6 Thận trọng khi phóng tĩnh điện.................................. ...56 13
chức năng.................................. ..................14 8.2 Mô tả tính Thông tin về cơ khí, bao bì và có thể đặt
năng.................................. ....................15 8.3 Các chế độ chức năng của hàng .............................................
thiết .............................. 56
bị...................... ....................31
4 Lịch sử sửa đổi

Thay đổi từ Bản sửa đổi B (tháng 5 năm 2018) sang Bản sửa đổi C (tháng 10 năm 2022) Trang
• Đã xóa WEBENCH trong toàn bộ bảng dữ liệu............................................. .................................................... ...........1
• Cập nhật thuật ngữ toàn diện trong toàn bộ bảng dữ liệu.................................. .................................................... .......1 •
Thay đổi mô tả PMID ...................................... .................................................... ........................................4 •
Thay đổi cài đặt mặc định của REG01 từ 06 thành 05 .................................................... ...................................................33
Thay đổi từ Bản sửa đổi A (tháng 5 năm 216) sang Bản sửa đổi B (tháng 5 năm 2018) Trang
• Đã thêm "SW (cao nhất trong khoảng thời gian 10 ns)" vào Xếp hạng Tối đa Tuyệt đối ................................ .........................6 •
Đã cập nhật các giá trị của Mục 7.4 .................. .................................................... .................................................... ....6
• Đã thay đổi giá trị VSYS TYP Từ: VBAT + 50 mV Thành: I(SYS) + 150 mV......................... ...................................7 • Thay đổi tiêu
đề của Hình 7- 4 Từ: Độ chính xác dòng sạc Đến: Cài đặt I2C ............................................. ....12 • Đã thay đổi tiêu đề trục của Hình
7-8 Từ: Điện áp BAT (V) Thành: Giới hạn dòng điện đầu vào (mA)..................... .................12 • Thay đổi VVREF thành VREGN trong Hình
8-7 ...................... .................................................... ...................................22 • Thay đổi VVREF thành VREGN
trong Công thức 2 ...... .................................................... .................................................... 22 • Thay đổi
VREF thành VREGN ở F hình 8-8 ................................................. .................................................... .............23
• Đã thêm câu vào phần Trình theo dõi pin "Ở chế độ chỉ dùng pin, .................... ......................................24 • Đã thay đổi bit 5
Từ: 0 Đến: 1 trong Hình 8-21 ................................................. .................................................... .....35 • Thay
đổi các giá trị Mô tả của Bảng 8-26 Từ: mV Thành: mA............................... ........................................47 • Thay đổi giá trị
Loại của Bit 6 thành Bit 0 trong Bảng 8-28 Từ: R/W Đến: R................................... .................. 48 • Đã thêm điện áp kéo lên của hệ
thống VREF vào Bảng 9-1 .................... .................................................... ........................49 • Hình 9-3 đã thay
đổi ................... .................................................... .................................................... ..................51
Thay đổi từ bản sửa đổi * (Tháng 3 năm 2015) đến Bản sửa đổi A (Tháng 5 năm Trang
2016) • Đã thêm phần Chức năng và Cấu hình Chân cắm, bảng Xếp hạng ESD, phần Mô tả Tính năng, Thiết bị
Phần Chế độ chức năng, Ứng dụng và triển khai, phần Đề xuất nguồn điện, phần Bố cục, phần Hỗ trợ tài liệu và thiết bị, và phần Cơ khí, Đóng gói
và Thông tin có thể đặt

hàng.................... .................................................... .................................................... ...............................
2 Gửi phản hồi về tài liệu Bản quyền © 2022 Texas Instruments Incorporated
Liên kết thư mục sản phẩm: BQ25895

BQ25895
www.ti.com SLUSC88C – THÁNG 3 NĂM 2015 – ĐƯỢC SỬA ĐỔI THÁNG 10 NĂM 2022
5 Mô tả (tiếp theo)
Giao diện Nối tiếp I2C với các cài đặt hệ thống và sạc làm cho thiết bị trở thành một giải pháp thực sự linh hoạt.
Thiết bị hỗ trợ nhiều loại nguồn đầu vào, bao gồm cổng máy chủ USB tiêu chuẩn, cổng sạc USB và bộ chuyển đổi điện áp cao có thể
điều chỉnh tương thích với USB. Để hỗ trợ sạc nhanh bằng bộ chuyển đổi điện áp cao có thể điều chỉnh, BQ25895 cung cấp hỗ trợ
MaxChargeTM sử dụng chân D+/D– và chân DSEL để điều khiển công tắc USB.
Ngoài ra, thiết bị bao gồm giao diện hỗ trợ bộ điều hợp điện áp cao có thể điều chỉnh bằng cách sử dụng giao thức xung dòng điện
đầu vào. Để đặt giới hạn dòng điện đầu vào mặc định, thiết bị sử dụng giao diện USB tích hợp. Thiết bị này tương thích với thông
số kỹ thuật nguồn USB 2.0 và USB 3.0 với khả năng điều chỉnh điện áp và dòng điện đầu vào. Ngoài ra, Trình tối ưu hóa dòng điện
đầu vào (ICO) hỗ trợ phát hiện phát hiện điểm công suất tối đa của nguồn đầu vào mà không bị quá tải.
Thiết bị hỗ trợ hoạt động tăng cường pin bằng cách cung cấp 4,5 V đến 5,5 V có thể điều chỉnh trên chân PMID với tối đa 3,1 A
với tính năng phát hiện chế độ tăng và sạc tích hợp
Bản quyền © 2022 Texas Instruments Incorporated Gửi phản hồi về tài liệu 3

BQ25895
Cấu hình và chức năng 6 chân
ĐĂNG
KÝ
DSEL PMID BTST SW SW
24 23 22 21 20 19
VBUS 1 18 PGND
D+ 2 17 PGND
D– 3 16 SYS
THỐNG KÊ 4 15 SYS
SCL 5 14 CON DƠI
SDA 6 13 con dơi
7 số 8 9 10 11 12
CE TS.
INT ILIM
OTG QON
Hình 6-1. BQ25895 RTW (WQFN) Nhìn từ trên xuống
Bảng 6-1. Chức năng ghim

GHIM
LOẠI 1) SỰ MIÊU TẢ
TÊN KHÔNG.
Điện áp đầu vào của bộ sạc.

VBUS 1 P MOSFET khối đảo ngược kênh n bên trong (RBFET) được kết nối giữa VBUS và PMID với VBUS trên nguồn. Đặt một tụ gốm 1-µF từ
VBUS đến PGND và đặt nó càng gần IC càng tốt.
Đường dương của cặp đường dữ liệu USB.

D+ 2 AIO Phát hiện cổng sạc/máy chủ USB dựa trên D+/D. Tính năng phát hiện bao gồm tính năng phát hiện tiếp xúc dữ liệu (DCD),
phát hiện sơ cấp và thứ cấp trong BC1.2 và bộ điều hợp điện áp cao có thể điều chỉnh (MaxCharge).
Đường âm của cặp đường dữ liệu USB.

D– 3 AIO Phát hiện cổng sạc/máy chủ USB dựa trên D+/D. Tính năng phát hiện bao gồm tính năng phát hiện tiếp xúc dữ liệu (DCD),
phát hiện sơ cấp và thứ cấp trong BC1.2 và bộ điều hợp điện áp cao có thể điều chỉnh (MaxCharge).
Mở đầu ra trạng thái sạc xả để biểu thị các hoạt động khác nhau của bộ sạc.
Kết nối với đường ray kéo lên thông qua điện trở 10 kΩ. THẤP biểu thị quá trình sạc đang diễn ra. CAO cho biết quá trình sạc hoàn
THỐNG KÊ 4 LÀM
tất hoặc quá trình sạc bị vô hiệu hóa. Khi xảy ra bất kỳ tình trạng lỗi nào, chân STAT nhấp nháy trong 1 Hz.
Chức năng chân STAT có thể bị vô hiệu hóa khi bit STAT_DIS được đặt.
I 2C Đồng hồ giao diện.

SCL 5 DI
Kết nối SCL với đường ray logic thông qua điện trở 10 kΩ.
I 2C Dữ liệu giao diện.

SDA DIO
Kết nối SDA với đường ray logic thông qua điện trở 10 kΩ.
Đầu ra ngắt mở cống.

INT 7 LÀM Kết nối INT với đường ray logic thông qua điện trở 10 kΩ. Chân INT gửi xung hoạt động thấp, 256-µs đến máy chủ để báo cáo
trạng thái và lỗi của thiết bị sạc.
Pin kích hoạt chế độ tăng cường.

OTG số 8 DI Chế độ tăng tốc được kích hoạt khi OTG_CONFIG = 1, chân OTG ở mức cao và không phát hiện thấy nguồn đầu vào nào tại
VBUS
Pin Kích hoạt sạc thấp đang hoạt động.

CE 9 DI
Sạc pin được bật khi CHG_CONFIG = 1 và chân CE = Thấp. Chân CE phải được kéo Cao hoặc Thấp.
Giới hạn dòng điện đầu vào Đầu vào. Chân ILIM đặt dòng đầu vào tối đa và có thể được sử dụng để theo dõi dòng đầu
vào Chân ILIM đặt giới hạn dòng đầu vào tối đa bằng cách điều chỉnh điện áp ILIM ở 0,8 V. Một điện trở được nối từ
chân ILIM xuống đất để đặt giới hạn tối đa là IINMAX = KILIM / RILIM . Giới hạn dòng đầu vào thực tế là giới hạn dưới
được đặt bởi chân ILIM (khi bit EN_ILIM ở mức cao) hoặc các bit thanh ghi IIINLIM. Giới hạn dòng điện đầu vào nhỏ hơn 500
ILIM 10 trí tuệ nhân tạo
mA không được hỗ trợ trên chân ILIM.

Chân ILIM cũng có thể được sử dụng để theo dõi dòng điện đầu vào khi điện áp dưới 0,8V. Dòng điện đầu vào tỷ lệ
thuận với điện áp trên chân ILIM và có thể được tính bằng IIN = (KILIM x VILIM) / (RILIM x 0,8)
Chức năng chân ILIM có thể bị vô hiệu hóa khi bit EN_ILIM bằng 0.

BQ25895
Bảng 6-1. Chức năng Pin (tiếp theo)

GHIM
LOẠI 1) SỰ MIÊU TẢ
TÊN KHÔNG.
Đầu vào điện áp định mức nhiệt độ.

TS. 11 trí tuệ nhân tạo
Kết nối một nhiệt điện trở hệ số nhiệt độ âm. Cửa sổ nhiệt độ chương trình với bộ chia điện trở từ REGN đến TS đến
GND. Sạc tạm dừng khi một trong hai chân TS nằm ngoài phạm vi. Đề nghị nhiệt điện trở 103AT-2.
BATFET bật/đặt lại đầu vào điều khiển.

Khi BATFET ở chế độ vận chuyển, thời lượng tSHIPMODE ở mức logic thấp sẽ bật BATFET để thoát khỏi chế độ vận chuyển.
QON 12 DI Khi VBUS không được cắm vào, mức logic thấp của thời lượng tQON_RST sẽ đặt lại SYS (nguồn hệ thống) bằng cách tắt
BATFET cho tBATFET_RST và sau đó bật lại BATFET để thiết lập lại toàn bộ nguồn hệ thống.
Chân chứa một pull-up bên trong để duy trì logic cao mặc định
Điểm kết nối pin với cực dương của bộ pin.

CON DƠI 13,14 P
BATFET bên trong được kết nối giữa BAT và SYS. Kết nối 10uF chặt chẽ với chân BAT.
Điểm kết nối hệ thống.

BATFET bên trong được kết nối giữa BAT và SYS. Khi pin giảm xuống dưới điện áp hệ thống tối thiểu, bộ chuyển
SYS 15,16 P
đổi chế độ chuyển đổi giữ SYS trên điện áp hệ thống tối thiểu. Kết nối chặt chẽ 20uF với chân SYS.
Nối đất nguồn cho nút chuyển đổi nguồn dòng điện cao.
Bên trong, PGND được kết nối với nguồn của LSFET kênh n. Trên bố cục PCB, kết nối trực tiếp với đầu nối đất của
PGND 17,18 P
các tụ điện đầu vào và đầu ra của bộ sạc. Nên sử dụng kết nối một điểm giữa PGND nguồn và GND tương tự gần chân
IC PGND.
Nút chuyển mạch kết nối với cuộn cảm đầu ra.
SW 19,20 P SW bên trong được kết nối với nguồn của HSFET kênh n và cống của LSFET kênh n.
Kết nối tụ điện khởi động 0,047µF từ SW đến BTST.
Cung cấp tích cực trình điều khiển bên cao PWM.
BTST 21 P Bên trong, BTST được kết nối với cực dương của điốt tăng áp. Kết nối tụ điện khởi động 0,047µF từ SW đến
BTST.
Đầu ra cung cấp tích cực của trình điều khiển bên thấp PWM.
Bên trong, REGN được kết nối với cực âm của diode tăng áp. Kết nối tụ gốm 4,7µF (xếp hạng 10 V) từ REGN với GND
ĐĂNG KÝ 22 P
tương tự. Tụ nên đặt gần IC. REGN cũng đóng vai trò là đường ray phân cực của chân TS.
Đầu ra chế độ tăng cường pin.

Được kết nối với cống của MOSFET chặn ngược (RBFET) và cống của HSFET. Nếu không sử dụng OTG, điện dung tối thiểu
PMID 23 LÀM
cần có trên PMID đến PGND là 8,2 μF. Nếu sử dụng OTG, điện dung tối thiểu cần có trên PMID đến PGND là 40 μF
cho đầu ra tối đa 2,4A và 60 μF cho đầu ra tối đa 3,1A.
Điều khiển lựa chọn bộ ghép kênh D+/D- cống mở.

Kết nối DSEL với đường ray logic thông qua điện trở 10-KΩ. Chân thường được thả nổi và kéo lên bằng điện trở bên ngoài.
DSEL 24 LÀM Trong Phần 8.2.3.3, chân cắm ở mức thấp để cho biết thiết bị đang phát hiện D+/D- và cần kiểm soát các tín
hiệu D+, D-. Khi quá trình phát hiện hoàn tất, chân sẽ giữ ở mức thấp khi phát hiện MaxCharge.
Chân trở về trạng thái nổi và kéo lên cao bằng điện trở bên ngoài khi phát hiện thấy loại nguồn đầu vào khác.
Pad tiếp xúc bên dưới IC để tản nhiệt. Luôn hàn PowerPAD Pad vào bo mạch và có vias trên mặt phẳng PowerPAD kết
PowerPAD™ P
nối sao với PGND và mặt phẳng nối đất cho bộ chuyển đổi nguồn dòng điện cao.
(1) DI (Đầu vào kỹ thuật số), DO (Đầu ra kỹ thuật số), DIO (Đầu vào/đầu ra kỹ thuật số), AI (Đầu vào tương tự), AO (Đầu ra tương tự), AIO (Đầu vào/đầu ra tương tự)

BQ25895
7 Thông số kỹ thuật
7.1 Xếp hạng tối đa tuyệt đối (1) trong phạm
vi nhiệt độ không khí tự do đang hoạt động (trừ khi có ghi chú khác)
TỐI THIỂU TỐI ĐA GIÁ TRỊ
VBUS (bộ chuyển đổi không chuyển đổi) –2 22 V
PMID (bộ chuyển đổi không chuyển đổi) –0,3 22 V
THỐNG KÊ –0,3 20 V
DSEL –0,3 20 V
BTST –0,3 20 V
SW –2 16 V
Dải điện áp (đối với GND) SW (cao nhất trong khoảng thời gian 10 ns) –3 16 V
BAT, SYS (bộ chuyển đổi không chuyển đổi) –0,3 6 V
SDA, SCL, INT, OTG, REGN, TS, CE, QON –0,3 7 V
D+, D– –0,3 7 V
BTST ĐẾN SW –0,3 7 V
PGND sang GND –0,3 0,3 V
ILIM –0,3 5 V
INT, THỐNG KÊ 6 mA
Đầu ra chìm hiện tại
DSEL 6 mA
nhiệt độ ngã ba –40 150 °C
Phạm vi nhiệt độ lưu trữ, Tstg –65 150 °C
(1) Ứng suất vượt quá những ứng suất được liệt kê trong xếp hạng tối đa tuyệt đối có thể gây hư hỏng vĩnh viễn cho thiết bị. Đây chỉ là những xếp hạng ứng suất và
hoạt động chức năng của thiết bị ở những điều kiện này hoặc bất kỳ điều kiện nào khác ngoài những điều kiện được chỉ định trong các điều kiện vận hành được
khuyến nghị không được ngụ ý. Tiếp xúc với các điều kiện được đánh giá tối đa tuyệt đối trong thời gian dài có thể ảnh hưởng đến độ tin cậy của thiết bị. Tất cả
các giá trị điện áp đều liên quan đến thiết bị đầu cuối nối đất của mạng trừ khi có ghi chú khác.
7.2 Xếp hạng ESD

GIÁ TRỊ ĐƠN VỊ
Mô hình cơ thể người (HBM), theo ANSI/ESDA/JEDEC JS-001 (1) ±2000 V
VESD Xả tĩnh điện Kiểu thiết bị được sạc (CDM), theo thông số kỹ thuật của JEDEC JESD22-
±250 V
C101(2)
(1) Tài liệu JEDEC JEP155 nêu rõ rằng 500-V HBM cho phép sản xuất an toàn với quy trình kiểm soát ESD tiêu chuẩn.
(2) Tài liệu JEDEC JEP157 nêu rõ rằng 250-V CDM cho phép sản xuất an toàn với quy trình kiểm soát ESD tiêu chuẩn.
7.3 Điều kiện hoạt động được khuyến nghị

vượt quá phạm vi nhiệt độ không khí tự do đang hoạt động (trừ khi có ghi chú khác)
MIN NOM ĐƠN VỊ TỐI ĐA
số VIN Điện áp đầu vào 3.9 14(1) V
IIN Dòng điện đầu vào (VBUS) 3,25 MỘT
ISYS Dòng điện đầu ra (SW) 5 MỘT
VBAT điện áp pin 4.608 V
Dòng sạc nhanh 5 MỘT
Lên đến 6 (liên tục) 9 MỘT

IBAT
Xả dòng điện với MOSFET bên trong (cao điểm)
MỘT
(Thời lượng tối đa 1 giây)
TA Vận hành phạm vi nhiệt độ không khí tự do –40 85 °C
(1) Xung điện áp nhiễu chuyển mạch cố hữu không được vượt quá định mức tối đa tuyệt đối trên chân BTST hoặc chân SW. chặt chẽ
bố trí giảm thiểu chuyển đổi tiếng ồn.

BQ25895
7.4 Thông tin nhiệt

BQ25895
ĐO NHIỆT(1) RTW (WQFN) ĐƠN VỊ
24-CHÂN
RθJA Khả năng chịu nhiệt của mối nối với môi trường xung quanh 31,8 °C/T
RθJC((op) Khả năng chịu nhiệt của mối nối với vỏ máy (trên cùng) 27,9 °C/T
RθJB Điện trở nhiệt nối với bo mạch 8,7 °C/T
ψJT Tham số mô tả đặc tính của nút nối-đến-đầu 0,3 °C/T
ψJB Tham số mô tả đặc tính của nút nối với bảng 8,7 °C/T
RθJC(bot) Khả năng chịu nhiệt của mối nối với vỏ (dưới) 2.0 °C/T
(1) Để biết thêm thông tin về các phép đo nhiệt truyền thống và mới, hãy xem Các phép đo nhiệt của gói bán dẫn và IC ứng dụng
báo cáo.
7.5 Đặc tính điện
VVBUS_UVLOZ < VVBUS < VACOV và VVBUS > VBAT + VSLEEP, TJ = –40°C đến +125°C và TJ = 25°C đối với các giá trị điển hình (trừ
khi có ghi chú khác)
THAM SỐ ĐIỀU KIỆN THỬ NGHIỆM TỐI THIỂU LOẠI ĐƠN VỊ TỐI ĐA
DÒNG ĐIỆN QUIESCENT
VBAT = 4,2 V, V(VBUS) < V(UVLO), rò rỉ 5 µA

giữa BAT và VBUS
Chế độ High-Z, không có VBUS, BATFET bị tắt

(REG09[5]=1), tắt màn hình pin, TJ < 85°C 12 23 µA
IBAT
Dòng xả pin (BAT, SW, SYS) ở chế độ buck
Chế độ High-Z, không bật VBUS, BATFET

(REG09[5]=0), tắt màn hình pin, TJ < 85°C 32 60 µA
V(VBUS)= 5 V, chế độ High-Z, không dùng pin, pin 15 35 µA

màn hình bị vô hiệu hóa
Dòng điện cung cấp đầu vào (VBUS) ở chế độ buck khi chế độ High-
Tôi(VBUS_HIZ)
Z được bật
V(VBUS)= 12 V, chế độ High-Z, không có pin, 25 50 µA
màn hình pin bị tắt
VBUS > V(UVLO), VBUS > VBAT, bộ chuyển đổi không

1,5 3mA
chuyển đổi
VBUS > V(UVLO), VBUS > VBAT, chuyển đổi

Tôi(VBUS) Dòng điện đầu vào (VBUS) ở chế độ buck 3 mA
bộ chuyển đổi, VBAT = 3,2 V, ISYS = 0A
VBUS > V(UVLO), VBUS > VBAT, chuyển đổi

3 mA
bộ chuyển đổi, VBAT = 3,8 V, ISYS = 0 A
VBAT = 4,2 V, chế độ tăng cường, I(VBUS)= 0 A, 5 mA

TÔI (TĂNG CƯỜNG) Dòng xả pin ở chế độ tăng cường
chuyển đổi bộ chuyển đổi
NGUỒN LÊN VBUS/BAT
V(VBUS_OP) Phạm vi hoạt động của VBUS 3.9 14 V
V(VBUS_UVLOZ) VBUS cho I2C hoạt động, không cần pin 3.6 V
V(NGỦ) Ngưỡng giảm của chế độ ngủ 25 65 120mV
V(NGỦ NGỦ) Ngưỡng tăng của chế độ ngủ 130 250 370mV
Ngưỡng tăng quá điện áp VBUS 14 14.6 V

V(ACOV)
Ngưỡng giảm quá điện áp VBUS 13,5 14 V
VBAT(UVLOZ) Pin cho I2C hoạt động, không có VBUS 2.3 V
VBAT(DPL) Ngưỡng giảm cạn kiệt pin 2,15 2,5 V
VBAT(DPLZ) Ngưỡng tăng mức cạn kiệt pin 2,35 2.7 V
V(VBUSMIN) Ngưỡng phát hiện bộ điều hợp xấu 3,8 V
Tôi(BADSRC) Nguồn hiện tại phát hiện bộ điều hợp xấu 30 mA
QUẢN LÝ ĐƯỜNG ĐIỆN
I(SYS) = 0 A, VBAT> VSYS(MIN), BATFET bị vô hiệu hóa VBAT+

V
(REG09[5]=1) 50 mV
VSYS
Điện áp điều chỉnh hệ thống điển hình
I(SYS) = 0 A, VBAT< VSYS(MIN), BATFET bị vô hiệu hóa
VSYS(TỐI V
(REG09[5]=1) THIỂU) + 150 mV
VBAT< VSYS(MIN), SYS_MIN = 3,5 V

VSYS(TỐI THIỂU) Đầu ra điện áp hệ thống DC tối thiểu 3,50 3,65 V
(REG03[3:1]=101), ISYS= 0 A
VBAT = 4,35 V, SYS_MIN = 3,5V

VSYS(TỐI ĐA) Đầu ra điện áp hệ thống DC tối đa 4,40 4,42 V
(REG03[3:1]=101), ISYS= 0 A

BQ25895
7.5 Đặc tính điện (tiếp theo)
TJ = –40°C đến +85°C 27 38 mΩ

Khả năng chống ngược MOSFET (RBFET) chặn ngược hàng đầu giữa
RON(RBFET)
VBUS và PMID 27 44 mΩ
TJ = –40°C đến +125°C
TJ = –40°C đến +85°C 27 39 mΩ

Khả năng chống bật MOSFET chuyển mạch hàng đầu (HSFET) giữa
RON(HSFET)
PMID và SW 27 47 mΩ
TJ = –40°C đến +125°C
TJ = –40°C đến +85°C 16 24 mΩ

Điện trở bật MOSFET chuyển mạch dưới cùng (LSFET) giữa
RON(LSFET)
SW và GND 16 28 mΩ
TJ = –40°C đến +125°C
V(FWD) Điện áp chuyển tiếp BATFET ở chế độ bổ sung Dòng xả BAT 10 mA 30 mV
VBAT(GD) Ngưỡng tăng so sánh pin tốt VBAT tăng 3.4 3,55 3.7 V
VBAT(GD_HYST) So sánh pin tốt ngưỡng rơi VBAT giảm 100 mV
SẠC PIN
VBAT(REG_RANGE) Phạm vi điện áp sạc điển hình 3.840 4.608 V
VBAT(REG_STEP) Bước điện áp sạc điển hình 16 mV
VBAT = 4,208 V (REG06[7:2]=010111)

VBAT(REG) Độ chính xác độ phân giải điện áp sạc hoặc VBAT = 4,352 V (REG06[7:2]=100000) -0,5% 0,5%
TJ = –40°C đến +85°C
I(CHG_REG__RANGE) Phạm vi điều chỉnh dòng sạc nhanh điển hình 0 5056 mã
Tôi(CHG_REG_STEP) Bước điều chỉnh dòng sạc nhanh điển hình 64 mA
VBAT = 3,1 V hoặc 3,8 V, ICHG = 128

-20% 20%
mA TJ = –40°C đến +85°C
VBAT= 3,1 V hoặc 3,8 V, ICHG = 256

Tôi(CHG_REG_ACC) Độ chính xác quy định hiện tại sạc nhanh -10% 10%
mA TJ = –40°C đến +85°C
VBAT= 3,1 V hoặc 3,8 V, ICHG=1792 mA

-5% 5%
TJ = –40°C đến +85°C
Ngưỡng giảm LOWV của pin Sạc nhanh để sạc lại, BATLOWV
2.6 2,8 2.9 V
(REG06[1]) = 1
VBAT(THẤP)
Ngưỡng tăng LOWV của pin Nạp tiền để sạc nhanh, BATLOWV
(REG06[1])=1 2,8 3 3.1 V
(Trễ 200-mV điển hình)
Tôi(PRECHG_RANGE) Nạp trước phạm vi hiện tại 64 1024mA
Tôi(PRECHG_STEP) Bước hiện tại nạp tiền điển hình 64 mA
Tôi(PRECHG_ACC) Nạp trước độ chính xác hiện tại VBAT=2,6 V, IPRECHG = 256 mA –10% +10%
Tôi(TERM_RANGE) chấm dứt phạm vi hiện tại 64 1024mA
Tôi(TERM_STEP) Bước hiện tại chấm dứt điển hình 64 mA
ITERM = 256 mA, ICHG<= 1344 mA

–12% 12%
TJ = –20°C đến +85°C
Tôi(TERM_ACC) Chấm dứt độ chính xác hiện tại
ITERM = 256 mA, ICHG > 1344 mA
–20% 20%
TJ = –20°C đến +85°C
V(RÚT GỌN) Pin điện áp ngắn VBAT giảm 2 V
V(SHORT_HYST) Độ trễ điện áp ngắn của pin VBAT tăng 200 mV
TÔI THẤP) Pin ngắn hiện tại VBAT < 2,2 V 100 mA
VBAT giảm, VRECHG (REG06[0]=0) = 0 100 mV

V(RECHG) Ngưỡng nạp tiền dưới VBATREG
VBAT giảm, VRECHG (REG06[0]=0) = 1 200 mV
IBAT(TẢI) Dòng tải xả pin VBAT = 4,2 V 15 mA
ISYS(TẢI) Hệ thống xả tải hiện tại VYS = 4,2 V 30 mA
nhiệt độ = 25°C 11 13 mΩ
RON(BATFET) Điện trở trên SYS-BAT MOSFET (BATFET)
TJ = –40°C đến +125°C 11 19 mΩ
ĐIỆN ÁP ĐẦU VÀO / QUY ĐỊNH HIỆN TẠI
Số VIN(DPM_RANGE) Phạm vi điều chỉnh điện áp đầu vào điển hình 3.9 15.3 V
Số VIN(DPM_STEP) Bước điều chỉnh điện áp đầu vào điển hình 100 mV
Số VIN(DPM_ACC) Độ chính xác điều chỉnh điện áp đầu vào VINDPM = 4,4 V, 9 V 3% 3%
IIN(DPM_RANGE) Phạm vi quy định hiện tại đầu vào điển hình 100 3250 mã
IIN(DPM_STEP) Bước điều chỉnh hiện tại đầu vào điển hình 50 mA
IIN(DPM100_ACC) Đầu vào độ chính xác quy định 100-mA hiện tại IINLIM (REG00[5:0]) =100 mA
85 90 100mA
VBAT = 5 V, dòng điện lấy từ SW
số 8 Gửi phản hồi về tài liệu Bản quyền © 2022 Texas Instruments Incorporated

BQ25895
USB150, IINLIM (REG00[5:0]) = 150 mA 125 135 150mA
USB500, IINLIM (REG00[5:0]) = 500 mA 440 470 500mA

Nhập độ chính xác quy định hiện hành
IIN(DPM_ACC)
VBAT = 5 V, dòng điện lấy từ SW 750 825 900 mã
USB900, IINLIM (REG00[5:0]) = 900 mA
Bộ điều hợp 1,5 A, IINLIM (REG00[5:0]) = 1500 mA 1300 1400 1500 mã
IIN(BẮT ĐẦU) Nhập quy định hiện hành trong quá trình khởi động hệ thống VSYS = 2,2 V, IINLIM (REG00[5:0])> = 200 mA 200mA
KILIM IINMAX = KILIM/RILIM Điều chỉnh dòng điện đầu vào bằng chân ILIM = 1,5 A 320 355 390 Một x Ω
D+/D- PHÁT HIỆN
V(0P6_VSRC) Nguồn điện áp D+/D– (0,6 V) 0,5 0,6 0,7 V
V(3p45_VSRC) Nguồn điện áp D+/D– (3,45 V) 3.3 3,45 3.6 V
Tôi(10UA_ISRC) Kiểm tra kết nối D+ nguồn hiện tại 7 10 14 µA
Tôi(100UA_ISINK) Dòng điện chìm D+/D– (100 µA) 50 100 150 µA
Tôi(DPDM_LKG) D+/D– Dòng rò D–, mở công tắc –1 1 µA
D+, mở công tắc –1 1 µA
TÔI(1P6MA_ISINK) Dòng chìm D+/D– (1,6 mA) 1,45 1,60 1,75 µA
V(0P4_VTH) D+/D– ngưỡng so sánh thấp 250 400mV
V(0P8_VTH) D+ ngưỡng so sánh thấp 0,8 V
V(2P7_VTH) Ngưỡng bộ so sánh D+/D– để phát hiện bộ điều hợp không 2,55 2,85 V
chuẩn (dải phân cách 1, 3 hoặc 4)
chuẩn (dải phân cách 1, 3)
chuẩn (dải phân cách 2)
R(D–_DWN) D– kéo xuống để kiểm tra kết nối 14,25 24,8 kΩ
BAT QUÁ ÁP/DÒNG BẢO VỆ
VBAT(OVP) Ngưỡng quá điện áp của pin VBAT tăng, theo tỷ lệ phần trăm của VBAT(REG) 104%
VBAT(OVP_HYST) Độ trễ quá điện áp của pin VBAT giảm, theo tỷ lệ phần trăm của VBAT(REG) 2%
IBAT(FET_OCP) Ngưỡng quá dòng của hệ thống 9 MỘT
ĐIỀU HÒA NHIỆT VÀ TẮT NHIỆT
TREG Độ chính xác điều chỉnh nhiệt độ ngã ba REG08[1:0] = 11 120 °C
TSHUT nhiệt độ tắt máy tăng Nhiệt độ tăng 160 °C
TSHUT(HYS) Độ trễ tắt máy nhiệt Nhiệt độ giảm 30 °C
V(LTF) Ngưỡng nhiệt độ lạnh, ngưỡng tăng điện áp chân TS Theo tỷ lệ phần trăm so với V(REGN)
72,75% 73,25% 73,75%
V(LTF_HYS) Trễ nhiệt độ lạnh, điện áp chân TS giảm Theo tỷ lệ phần trăm so với V(REGN)
0,4%
V(HTF) Ngưỡng tăng điện áp chân TS nhiệt độ nóng Theo tỷ lệ phần trăm so với V(REGN)
47,75% 48,25% 48,75%
V(TCO) Ngưỡng giảm điện áp chân TS nhiệt độ ngưỡng Theo tỷ lệ phần trăm so với V(REGN)
44,25% 44,75% 45,25%
SO SÁNH NHIỆT ĐIỆN LẠNH/NÓNG (CHẾ ĐỘ TĂNG CƯỜNG)
Theo tỷ lệ phần trăm đối với VREGN REG01[5] = 1

V(BCOLD1) Ngưỡng nhiệt độ lạnh 1, ngưỡng tăng điện áp chân TS 79,5% 80% 80,5%
(Khoảng –20°C với 103AT)
V(BCOLD1_HYS) Ngưỡng nhiệt độ lạnh 1, ngưỡng giảm điện áp chân TS Theo tỷ lệ phần trăm đối với VREGN REG01[5] = 1 1%
Theo tỷ lệ phần trăm đối với VREGN REG01[7:6]

V(BHOT2) Ngưỡng nhiệt độ nóng 2, ngưỡng giảm điện áp chân TS 30,75% 31,25% 31,75%
= 10 (Xấp xỉ 65°C w/ 103AT)
V(BHOT2_HYS) Ngưỡng nhiệt độ nóng 2, ngưỡng tăng điện áp chân TS Theo phần trăm đối với VREGN REG01[7:6] =10 3%
PWM
FSW Tần số chuyển đổi PWM và đồng hồ kỹ thuật số tần số dao động 1,32 1,68 MHz
DMAX Chu kỳ nhiệm vụ PWM tối đa 97%
HOẠT ĐỘNG CHẾ ĐỘ TĂNG CƯỜNG
V(OTG_REG_RANGE) Dải điện áp điều chỉnh chế độ tăng điển hình 4,55 5,55 V
V(OTG_REG_STEP) Bước điện áp điều chỉnh chế độ tăng điển hình 64 mV
Tôi(PMID) = 0 A, BOOSTV=5.126V (REG0A[7:4] =

V(OTG_REG_ACC) Độ chính xác điện áp điều chỉnh chế độ tăng cường –3% 3%
1001)
V(OTG_BAT) Điện áp pin thoát khỏi chế độ tăng cường BẠT rơi 2.6 2.9 V
Tôi(OTG) Phạm vi hiện tại đầu ra của chế độ tăng cường 3.1 MỘT
V(OTG_OVP) Chế độ tăng ngưỡng quá điện áp Ngưỡng tăng 5,8 6 V
ĐĂNG KÝ LDO

BQ25895
V(REGN) REGN điện áp đầu ra LDO V(VBUS) = 9 V, I(REGN) = 40 mA 5.6 6 6.4 V
V(VBUS) = 5 V, I(REGN) = 20 mA 4.7 4.8 V
Tôi (ĐĂNG KÝ) REGN LDO giới hạn hiện tại

V(VBUS) = 9 V, V(REGN) = 3,8 V 50 mA
BỘ CHUYỂN ĐỔI TƯƠNG TỰ SANG KỸ THUẬT SỐ (ADC)
CỨU lại Nghị quyết Ngưỡng tăng 7 chút ít
Đã bật chế độ V(VBUS) > VBAT + V(SLEEP) 2.304 4.848 V

hoặc OTG
VBAT(PHẠM VI) Phạm vi điện áp pin điển hình
V(VBUS) < VBAT + V(SLEEP) và chế độ OTG bị 4.848 V
VSYS_MIN
tắt
V(BAT_RES) Độ phân giải điện áp pin điển hình 20 mV

hoặc OTG
V(SYS_RANGE) Dải điện áp hệ thống điển hình
V(VBUS) < VBAT + V(SLEEP) và chế độ OTG bị 4.848 V
VSYS_MIN
tắt
V(SYS_RES) Độ phân giải điện áp hệ thống điển hình 20 mV

V(VBUS_RANGE) Dải điện áp VVBUS điển hình
hoặc OTG
V(VBUS_RES) Độ phân giải điện áp VVBUS điển hình 100 mV
V(VBUS) > VBAT + V(SLEEP) và VBAT > 0 6.4

IBAT(PHẠM VI) Phạm vi hiện tại sạc pin điển hình MỘT
VBAT(RÚT GỌN)
IBAT(RES) Độ phân giải dòng sạc pin điển hình 50 mA
V(TS_RANGE) Dải điện áp TS điển hình 21% 80%
V(TS_RES) Độ phân giải điện áp TS điển hình 0,47%
PIN I/O LOGIC (OTG, CE, PSEL, QON)
VIH Nhập mức ngưỡng cao 1.3
VIL Nhập mức ngưỡng thấp 0,4 V
IIN(SIA) Dòng điện rò rỉ cao Ray kéo 1.8 V 1 µA
Chế độ chỉ dùng pin CON DƠI V
V(QON) Nội bộ/QON kéo lên V(VBUS) = 9 V 5,8 V
V(VBUS) = 5 V 4.3 V
R(QON) Điện trở kéo lên bên trong/QON 200 kΩ
LOGIC I/O PIN (INT, STAT, PG , ĐSEL)
VOL Đầu ra mức ngưỡng thấp Dòng điện chìm = 5 mA, dòng điện chìm 0,4 V
IOUT_BIAS Dòng rò mức cao Ray kéo 1.8 V 1 µA
Tôi GIAO DIỆN 2C (SCL, SDA)
VIH Nhập mức ngưỡng cao, SCL và SDA Ray kéo 1.8 V 1.3
VIL Nhập mức ngưỡng thấp Ray kéo 1.8 V 0,4 V
VOL Đầu ra mức ngưỡng thấp Dòng điện chìm = 5 mA, dòng điện chìm 0,4 V
IBIAS Dòng rò mức cao Ray kéo 1.8 V 1 µA

BQ25895
7.6 Yêu cầu về thời gian

ĐƠN VỊ TỐI ĐA TỐI ĐA
NGUỒN LÊN VBUS/BAT
tBADSRC Thời gian phát hiện bộ điều hợp xấu 30 mgiây
D+/D- PHÁT HIỆN
tSDP_DEFAULT Hẹn giờ sạc với USB100 ở chế độ mặc định 2 phút
BAT BẢO VỆ QUÁ ÁP
Pin quá điện áp mất thời gian để vô hiệu hóa sạc

tBATOVP 1 µs
SẠC PIN
tRECHG Thời gian sạc lại 20 bệnh đa xơ cứng
KIỂM SOÁT XUNG HIỆN TẠI
tPUMPX_STOP Xung dừng điều khiển xung hiện tại 430 570 mili giây
tPUMPX_ON1 Điều khiển xung hiện tại dài trên xung 240 360 mili giây
tPUMPX_ON2 Kiểm soát xung hiện tại ngắn trên xung 70 130 mili giây
tPUMPX_OFF Điều khiển xung tắt xung hiện tại 70 130 mili giây
tPUMPX_DLY Độ trễ bắt đầu dừng điều khiển xung hiện tại 80 225 mili giây
GIÁM SÁT PIN
tCONV thời gian chuyển đổi CONV_RATE(REG02[6]) = 0 số 8 1000 mili giây
THỜI GIAN QON VÀ SHIPMODE
QON thời gian thấp để bật BATFET và thoát khỏi chế

TSHIPMODE TJ = –10°C đến +60°C 1,25 2,25 S
độ tàu
tQON_RST Thời gian QON thấp để kích hoạt thiết lập lại toàn bộ hệ thống TJ = –10°C đến +60°C 12 18 S
tBATFET_RST BATFET tắt thời gian trong quá trình thiết lập lại toàn bộ hệ thống TJ = –10°C đến +60°C 350 550 mili giây
tSM_DLY Nhập độ trễ chế độ tàu TJ = –10°C đến +60°C 10 15 S
GIAO DIỆN I2C
fSCL Tần số xung nhịp SCL 400 kHz
ĐỒNG HỒ KỸ THUẬT SỐ VÀ HẸN GIỜ THEO DÕI
fLPDIG Đồng hồ năng lượng thấp kỹ thuật số REGN LDO bị vô hiệu hóa 18 30 45 kHz
fDIG Đồng hồ kỹ thuật số REGN LDO đã bật 1320 1500 1680kHz
CHÓ ĐỒNG HỒ (REG07[5:4])=11,

100 160 S
REGN LDO bị vô hiệu hóa
tWDT Thời gian thiết lập lại cơ quan giám sát
CHÓ ĐỒNG HỒ (REG07[5:4])=11,

136 160 S
REGN LDO đã bật

BQ25895
7.7 Đặc điểm tiêu biểu
95% 95%
VBUS = 5 V
94% VBUS = 9 V 93%
93% VBUS = 12 V 91%
92% 89%
91% 87%
Hiệu
(%)
quả
90% Hiệu
(%)
quả
85%
89% 83%
88% 81%
87% 79%
VBUS = 5 V
77% VBUS = 9 V
86%
VBUS = 12 V
85% 75%
0 1 2 3 4 5 0 0,5 1 1,5 2
Sạc hiện tại (A) D001
Dòng tải hệ thống (A) D002
VBAT = 3,8 V DCR = 10 mΩ Hình 7-2. Hiệu suất tải nhẹ của hệ thống so với dòng tải nhẹ của hệ thống
Hình 7-1. Sạc hiệu quả so với sạc hiện tại
100% 6%
98%
5%
4%
96%
3%
94%
2%
92% 1%
(%)
Lỗi
Hiệu
(%)
quả
90% 0
-1%
88%
-2%
86%
-3%
84%
-4%
VBAT = 3,2 VBAT = 3,1
82% -5%
V VBAT = 3,8 V V VBAT = 3,8 V
80% -6%
0 1 2 3 0,5 1 1,5 2 2,5 3 3,5 Dòng 4 4,5 5
Dòng tải PMID (A) D004
điện nạp (A) D005
Hình 7-3. Hiệu quả của chế độ tăng cường so với dòng tải PMID VBUS = 9 V
Hình 7-4. Độ chính xác của dòng sạc so với cài đặt I2C hiện tại của
dòng sạc
3.7 4,5
3,68 4,45
3,66 4.4
3,64 4,35
3,62 4.3
Điện
(V)
SYS
áp
3.6 Điện
(V)
SYS
áp
4,25
3,58 4.2
3,56 4.15
3,54 4.1
3,52 4,05
VBUS = 5 V VBUS = 5 V
3,5
0 0,5 1 2 2,5 3 4 0 0,5 1 2 2,5 3
1.5 Dòng tải hệ thống (A) D006 1.5 Dòng tải hệ thống (A) D007
VBAT = 2,9 V VBUS = 5 V HỆ THỐNG = 3,5 V VBAT = 4,2 V
Hình 7-5. Điều chỉnh điện áp SYS so với dòng tải hệ thống Hình 7-6. Điều chỉnh điện áp SYS so với dòng tải hệ thống

BQ25895
7.7 Đặc điểm điển hình (tiếp theo)
4,42 1600
4,4
4,38 1400
4,36
4,34 1200
4,32
4,3 1000
4,28
800
điện
(V)
BAT
áp
4,26
4,24 (mA)
điện
dòng
Giới
vào
đầu
hạn
4,22 600
4,2
4,18 400
4,16 IINLM = 500 mA
200 IINLM = 900 mA
4,14 VBUS = 5 V
4,12 VBUS = 12 V IINLIM = 1,5 A
4,1 -50 0 50 100 150 0 -60 -40 -20 0 20 40 60 80 100 120 140150
Nhiệt độ (qC) Nhiệt độ (qC)

D008 D009
Hình 7-7. Điện áp BAT vs Nhiệt độ Hình 7-8. Giới hạn hiện tại đầu vào so với nhiệt độ

BQ25895
8 Mô tả chi tiết
Thiết bị này là bộ sạc pin chế độ siwtch 5-A tích hợp cao dành cho pin Li-Ion và Li-polymer đơn.
Nó được tích hợp cao với FET chặn ngược đầu vào (RBFET, Q1), FET chuyển mạch phía cao (HSFET, Q2), FET chuyển mạch
phía thấp (LSFET, Q3) và FET pin (BATFET, Q4). Thiết bị này cũng tích hợp đi-ốt boostrap cho biến tần cổng cao.
8.1 Sơ đồ khối chức năng
VBUS
RBFET PMID
VVBUS_UVLOZ
(Q1)
UVLO
Cổng Q1
Điều khiển
VBATZ +80mV
NGỦ ĐĂNG KÝ
ĐĂNG KÝ
TÔI ĐỒNG Ý
VI_HIZ
ACOV
VACOV
BTST
FBO
VBUS
VBUS_OVP_BOOST
V OTG_OVP
IQ2
Q2_UCP_BOOST
VINDPM V
OTG_HSZCP
SW
IQ3
Q3_OCP_BOOST
V
OTG_BAT
CHUYỂN ĐỔI HSFET (Quý 2)
TÔI
INDPM
ĐIỀU KHIỂN
CON DƠI
BATOVP ĐĂNG KÝ
vi mạch TJ
104%xVBAT_REG
CON DƠI
TREG
V
BAT_REG
TÔI
LSFET_UCP
UCP
LSFET (Quý 3) PGND
IQ2
SYS IQ3 Q2_OCP
HSFET_OCP
TÔI
VSYSMIN
VI_HIZ V
ICHG_REG BTST -VSW
LÀM CHO KHỎE LẠI
VI_CHARGE
VBTST_REFRESH
EN_BOOST
SYS
IHG
THAM KHẢO
ĐẮC V CHG_REG
IBADSRC TÔI
BAT_REG
Cổng Q4 BATFET
BAD_SRC
ILIM Điều khiển
chuyển đổi IDC
Trạng thái kiểm soát
(Quý 4)
DSEL
Máy móc vi mạch TJ
TSHUT
TSHUT CON DƠI
VQON
CON DƠI
BAT_GD
Đầu vào VBATGD
D+
Nguồn /QON
D ± phát hiện USB IHG

Kiểm soát ADC
bộ chuyển đổi VBUS
VREG -VRECHG
OTG RECHRG CON DƠI
ADC
CON DƠI
SYS
INT
IHG TS.
CHẤM DỨT
THÙ LAO
KỲ HẠN
ĐIỀU KHIỂN
BQ25895
V BATLOWV
THỐNG KÊ TÌNH TRẠNG BATLOWV
MÁY MÓC CON DƠI
V NGẮN
I2C NGẮN
giao diện CON DƠI
Ắc quy
ĐÌNH CHỈ cảm biến TS.
nhiệt điện trở
SCL SDA CE

BQ25895
8.2 Mô tả tính năng 8.2.1

Bật lại nguồn thiết bị (POR)
Các mạch phân cực bên trong được cấp nguồn từ điện áp cao hơn của VBUS và BAT. Khi VBUS tăng trên VVBUS_UVLOZ hoặc BAT tăng
trên VBAT_UVLOZ , bộ so sánh giấc ngủ, bộ so sánh mức cạn kiệt pin và trình điều khiển BATFET sẽ hoạt động. Giao diện I2C đã
sẵn sàng để liên lạc và tất cả các thanh ghi được đặt lại về giá trị mặc định. Máy chủ có thể truy cập tất cả các thanh ghi
sau POR.
8.2.2 Cấp nguồn thiết bị từ pin không có nguồn đầu vào Nếu chỉ có
pin và điện áp trên ngưỡng cạn kiệt (VBAT_DPLZ), BATFET sẽ bật và kết nối pin với hệ thống. REGN LDO tắt để giảm thiểu dòng
tĩnh. RDS(ON) thấp của BATFET và dòng tĩnh thấp trên BAT giúp giảm thiểu tổn thất dẫn điện và tối đa hóa thời gian chạy của
pin. Thiết bị luôn giám sát dòng xả qua BATFET (Mục 8.2.6.3). Khi hệ thống bị quá tải hoặc ngắn mạch (IBAT > IBATFET_OCP),
thiết bị sẽ tắt BATFET ngay lập tức và thiết lập bit BATFET_DIS để cho biết BATFET bị vô hiệu hóa cho đến khi nguồn đầu vào
được cắm lại hoặc một trong các phương pháp được mô tả trong Mục 8.2.10.2 được áp dụng để khôi phục -kích hoạt BATFET.
8.2.3 Cấp nguồn thiết bị từ nguồn đầu vào
Khi nguồn đầu vào được cắm vào, thiết bị sẽ kiểm tra điện áp nguồn đầu vào để bật REGN LDO và tất cả các mạch phân cực. Nó
phát hiện và đặt giới hạn dòng đầu vào trước khi bộ chuyển đổi buck được khởi động khi bit AUTO_DPDM_EN được đặt. Trình tự
bật nguồn từ nguồn đầu vào được liệt kê như sau: 1. Bật nguồn REGN LDO 2. Chất lượng nguồn
kém 3. Mục 8.2.3.3 dựa trên

D+/D- để đặt thanh ghi Giới hạn
dòng điện đầu vào (IINLIM) mặc định và loại nguồn đầu vào 4. Cài đặt ngưỡng giới hạn điện áp đầu vào (ngưỡng VINDPM)
5. Bật nguồn bộ chuyển đổi
8.2.3.1 Quy định bật nguồn REGN (LDO)
REGN LDO cung cấp các mạch phân cực bên trong cũng như ổ đĩa cổng HSFET và LSFET. LDO cũng cung cấp đường ray phân cực cho
các điện trở bên ngoài TS. Đường ray kéo lên của STAT cũng có thể được kết nối với REGN. REGN được bật khi tất cả các điều
kiện bên dưới hợp lệ.
1. VBUS ở trên VVBUS_UVLOZ 2.

VBUS ở trên VBAT + VSLEEPZ ở chế độ buck hoặc VBUS ở dưới VBAT + VSLEEP ở chế độ tăng cường 3. Sau khi
hoàn thành trễ 220 ms Nếu một trong các
điều kiện trên không hợp lệ, thiết bị đang ở chế độ trở kháng cao ( HIZ) khi tắt REGN LDO.
Thiết bị rút ít hơn IVBUS_HIZ từ VBUS trong trạng thái HIZ. Pin cấp nguồn cho hệ thống khi thiết bị ở chế độ HIZ.
8.2.3.2 Chất lượng nguồn kém
Sau khi REGN LDO bật nguồn, thiết bị sẽ kiểm tra khả năng hiện tại của nguồn đầu vào. Nguồn đầu vào phải đáp ứng các yêu cầu
sau để khởi động bộ chuyển đổi buck.
1. Điện áp VBUS dưới VACOV 2. Điện

áp VBUS trên VVBUSMIN khi kéo IBADSRC (30mA điển hình)
Khi nguồn đầu vào vượt qua tất cả các điều kiện trên, bit thanh ghi trạng thái VBUS_GD được đặt ở mức cao và chân INT được
tạo xung để báo hiệu cho máy chủ. Nếu thiết bị không phát hiện được nguồn kém, thiết bị sẽ lặp lại chất lượng nguồn kém sau
mỗi 2 giây.

BQ25895
8.2.3.3 Phát hiện loại nguồn đầu vào
Sau khi bit VBUS_GD được đặt và REGN LDO được cấp nguồn, thiết bị sạc sẽ chạy Mục 8.2.3.3 khi bit AUTO_DPDM_EN được đặt.
BQ25895 tuân theo Thông số kỹ thuật sạc pin USB 1.2 (BC1.2) và để phát hiện nguồn đầu vào (SDP/CDP/DCP) và bộ điều hợp không
chuẩn thông qua các đường USB D+/D-. Ngoài ra, khi USB DCP được phát hiện, nó sẽ bắt đầu bắt tay bộ điều hợp điện áp cao có thể
điều chỉnh trên D+/D-. Thiết bị hỗ trợ bắt tay MaxCharge™ khi MAXC_EN hoặc HVDCP_EN được đặt.
Sau khi phát hiện loại nguồn đầu vào, một xung INT được xác nhận tới máy chủ. Ngoài ra, các thanh ghi và chân sau được thay đổi:
1. Thanh ghi Giới hạn Dòng điện Đầu vào (IINLIM) được thay đổi để đặt giới hạn
dòng điện 2. Bit PG_STAT
được đặt 3. Bit SDP_STAT được cập nhật để chỉ báo USB100 hoặc nguồn đầu vào khác
Máy chủ có thể ghi đè thanh ghi IINLIM để thay đổi giới hạn dòng điện đầu vào nếu cần. Dòng điện đầu vào của bộ sạc luôn bị
giới hạn bởi mức thấp hơn của thanh ghi IINLIM hoặc chân ILIM mọi lúc bất kể Trình tối ưu hóa dòng điện đầu vào (ICO) được bật
hay tắt.
Khi AUTO_DPDM_EN bị tắt, Mục 8.2.3.3 sẽ bị bỏ qua. Thanh ghi giới hạn hiện tại đầu vào (IINLIM), các bit VBUS_STAT và SPD_STAT
không thay đổi so với các giá trị trước đó.
8.2.3.3.1 Bộ phát hiện D+/D– Đặt giới hạn dòng điện đầu vào
BQ25890 chứa tính năng phát hiện nguồn đầu vào dựa trên D+/D– để tự động đặt giới hạn dòng điện đầu vào. Phát hiện D+/D- bao
gồm USB BC1.2 tiêu chuẩn, bộ điều hợp không chuẩn và phát hiện bộ điều hợp điện áp cao có thể điều chỉnh. Khi nguồn đầu vào
được cắm vào, thiết bị sẽ bắt đầu phát hiện USB BC1.2 tiêu chuẩn. USB BC1.2 có khả năng xác định Cổng xuôi dòng tiêu chuẩn
(SDP), Cổng sạc xuôi dòng (CDP) và Cổng sạc chuyên dụng (DCP). Khi bộ hẹn giờ Phát hiện Liên hệ Dữ liệu (DCD) 500 mili giây
hết hạn, phát hiện bộ điều hợp không chuẩn được áp dụng để đặt giới hạn dòng điện đầu vào.
Khi DCP được phát hiện, thiết bị sẽ bắt đầu quá trình bắt tay bộ chuyển đổi điện áp cao có thể điều chỉnh bao gồm MaxCharge™,
v.v. Quá trình bắt tay kết nối các tổ hợp (các) nguồn điện áp và/hoặc dòng điện chìm trên D+/D- để báo hiệu nguồn đầu vào nhằm
tăng điện áp đầu ra từ 5 V đến 9 V / 12 V. Có thể tắt bắt tay bộ điều hợp điện áp cao có thể điều chỉnh bằng cách xóa các bit
MAXC_EN và/hoặc HVDCP_EN.
Bộ điều hợp không chuẩn

phi tiêu chuẩn (Bộ chia 1: 2.1A)
(Dải phân cách 2: 2A)
bộ chuyển đổi (Dải phân cách 3: 1A)
(Dải chia 4: 2.4A)
Trình cắm bộ điều hợp

Phát hiện USB
hoặc
Bộ chuyển đổi điện áp cao có thể điều chỉnh
BC1.2 bắt tay
VI_DPDM
SDP(USB100/USB500) (500mA) CDP 0D[&KDUJHå$SDSWHU (1.5A) DCP
(1.5A) (3.25A)
Hình 8-1. Phát hiện USB D+/D-

BQ25895
Bảng 8-1. Phát hiện bộ điều hợp không chuẩn

PHI TIÊU CHUẨN
D+ NGƯỠNG D- NGƯỠNG GIỚI HẠN DÒNG ĐẦU VÀO HIỆN TẠI
BỘ CHUYỂN ĐỔI
dải phân cách 1 VD+ trong V2P7_VTH VD- trong V2P0_VTH 2.1A
dải phân cách 2 VD+ trong V1P2_VTH VD- trong V1P2_VTH 2A
dải phân cách 3 VD+ trong V2P0_VTH VD- trong V2P7_VTH 1A
dải phân cách 4 VD+ trong V2P7_VTH VD- trong V2P7_VTH 2.4A
Bảng 8-2. Bộ chuyển đổi điện áp cao có thể điều chỉnh Cấu hình đầu ra D+/D-
BAO TAY CAO ÁP CÓ THỂ ĐIỀU CHỈNH D+ D- ĐẦU RA
Sạc tối đa (12V) I1P6MA_ISINK V3p45_VSRC 12 V
Sạc tối đa (9V) V3p45_VSRC I1P6MA_ISINK 9 V
Sau khi hoàn thành Mục 8.2.3.3 , một xung INT được xác nhận tới máy chủ. Ngoài ra, các thanh ghi sau bao gồm thanh ghi Giới hạn
Dòng vào (IINLIM), VBUS_STAT và SDP_STAT được cập nhật như sau:
Bảng 8-3. Kết quả BQ25895

D+/D- PHÁT HIỆN GIỚI HẠN HIỆN TẠI ĐẦU VÀO (IINLIM) SDP_STAT VBUS_STAT
USB SDP (USB500) 500mA 1 001
CDP USB 1,5 A 1 010
DCP USB 3,25 MỘT 1 011
dải phân cách 3 1 A 1 110
dải phân cách 1 2.1 MỘT 1 110
dải phân cách 4 2.4 MỘT 1 110
dải phân cách 2 2 A 1 110
phí tối đa 1,5 A 1 100
Bộ điều hợp không xác định 500mA 1 101

BQ25895
8.2.3.3.2 Phát hiện giới hạn dòng điện đầu vào cưỡng bức
Ở chế độ máy chủ, máy chủ có thể buộc thiết bị chạy bằng cách đặt bit FORCE_DPDM. Sau khi quá trình phát hiện hoàn tất, bit FORCE_DPDM
tự trở về 0 và Kết quả đầu vào được cập nhật.
8.2.3.4 Cài đặt ngưỡng giới hạn điện áp đầu vào (Ngưỡng VINDPM)
Thiết bị hỗ trợ nhiều giới hạn điện áp đầu vào (3,9 V – 14 V) để sạc ở điện áp cao và cung cấp hai phương pháp để đặt ngưỡng Giới hạn
điện áp đầu vào (VINDPM) nhằm hỗ trợ phát hiện tự động.
1. VINDPM tuyệt đối (FORCE_VINDPM=1)
Bằng cách đặt bit FORCE_VINDPM thành 1, thuật toán cài đặt ngưỡng VINDPM bị vô hiệu hóa. Đăng ký VINDPM có thể ghi và cho phép
máy chủ đặt ngưỡng tuyệt đối của chức năng VINDPM.
2. VINDPM tương đối dựa trên thanh ghi VINDPM_OS (FORCE_VINDPM=0) (Mặc định)
Khi bit FORCE_VINDPM bằng 0 (mặc định), thuật toán cài đặt ngưỡng VINDPM được kích hoạt. Thanh ghi VINDPM chỉ được đọc và bộ sạc kiểm
soát thanh ghi bằng cách sử dụng thuật toán cài đặt Ngưỡng VINDPM. Thuật toán cho phép sử dụng nhiều loại bộ điều hợp (VVBUS_OP) với
ngưỡng VINDPM linh hoạt.
Sau khi Ngưỡng giới hạn điện áp đầu vào được đặt, một xung INT được tạo để báo hiệu cho máy chủ.
8.2.3.5 Bật nguồn bộ chuyển đổi
Sau khi đặt giới hạn dòng điện đầu vào, bộ chuyển đổi được kích hoạt và HSFET và LSFET bắt đầu chuyển đổi. Nếu tắt sạc pin, BATFET sẽ
tắt. Nếu không, BATFET sẽ tiếp tục sạc pin.
Thiết bị cung cấp khả năng khởi động mềm khi đường ray hệ thống được tăng cường. Khi đường ray hệ thống dưới 2,2 V, giới hạn dòng điện
đầu vào buộc phải ở mức thấp hơn 200 mA hoặc cài đặt thanh ghi IINLIM. Sau khi hệ thống tăng trên 2,2 V, thiết bị sẽ giới hạn dòng điện
đầu vào ở giá trị thấp hơn của chân ILIM và thanh ghi IILIM (ICO_EN = 0) hoặc thanh ghi IDPM_LIM (ICO_EN = 1).
Là một bộ sạc pin, thiết bị triển khai bộ điều chỉnh chuyển đổi bước xuống 1,5 MHz hiệu quả cao. Bộ tạo dao động tần số cố định giúp
kiểm soát chặt chẽ tần số chuyển đổi trong mọi điều kiện của điện áp đầu vào, điện áp pin, dòng sạc và nhiệt độ, giúp đơn giản hóa thiết
kế bộ lọc đầu ra.
Mạng bù loại III cho phép sử dụng tụ gốm ở đầu ra của bộ chuyển đổi. Đường dốc răng cưa bên trong được so sánh với tín hiệu điều khiển
lỗi bên trong để thay đổi chu kỳ làm việc của bộ chuyển đổi. Chiều cao của đoạn đường nối tỷ lệ thuận với điện áp PMID để loại bỏ bất
kỳ biến thể khuếch đại vòng lặp nào do thay đổi điện áp đầu vào.
Để cải thiện hiệu suất tải nhẹ, thiết bị sẽ chuyển sang điều khiển PFM ở mức tải nhẹ khi pin ở dưới mức cài đặt điện áp hệ thống tối
thiểu hoặc quá trình sạc bị tắt. Trong quá trình vận hành PFM, chu kỳ nhiệm vụ chuyển đổi được đặt theo tỷ lệ của SYS và VBUS.
8.2.4 Trình tối ưu hóa hiện tại đầu vào (ICO)
Thiết bị này cung cấp Trình tối ưu hóa dòng điện đầu vào (ICO) sáng tạo để xác định điểm công suất tối đa mà không làm quá tải nguồn
đầu vào. Thuật toán tự động xác định giới hạn dòng đầu vào cực đại của nguồn điện mà không cần nhập VINDPM để tránh tình trạng quá tải
nguồn đầu vào.
Tính năng này được bật theo mặc định (ICO_EN=1) và có thể bị tắt bằng cách đặt bit ICO_EN thành 0. Sau khi nguồn đầu vào loại DCP hoặc
MaxCharge được phát hiện dựa trên quy trình được mô tả trước đó (Phần 8.2.3.3) . Thuật toán sẽ tự động chạy khi bit ICO_EN được đặt.
Thuật toán cũng có thể bị buộc thực thi bằng cách đặt bit FORCE_ICO bất kể loại nguồn đầu vào được phát hiện.
Giới hạn dòng điện đầu vào thực tế được sử dụng bởi Mục 8.2.6.2 được báo cáo trong thanh ghi IDPM_LIM trong khi Trình tối ưu hóa dòng
điện đầu vào được bật (ICO_EN = 1) hoặc được đặt bởi thanh ghi IINLIM khi thuật toán bị tắt (ICO_EN = 0). Ngoài ra, giới hạn hiện tại
được kẹp bởi chân ILIM trừ khi bit EN_ILIM bằng 0 để tắt chức năng chân ILIM.

BQ25895
8.2.5 Hoạt động của chế độ Boost từ Pin
Thiết bị hỗ trợ hoạt động của bộ chuyển đổi tăng cường để cung cấp năng lượng từ pin đến các thiết bị di động khác thông
qua chân PMID. Xếp hạng dòng điện đầu ra của chế độ tăng cường hỗ trợ dòng điện đầu ra tối đa lên tới 3,1 A để sạc điện
thoại thông minh và máy tính bảng với tốc độ sạc nhanh. Hoạt động tăng cường có thể được kích hoạt nếu các điều kiện hợp lệ:
1. BAT trên BATLOWV 2. VBUS

thấp hơn BAT+VSLEEP (ở chế độ ngủ)
3. Hoạt động ở chế độ Boost được bật (chân OTG CAO và bit OTG_CONFIG = 1)
4. Điện áp ở chân TS (nhiệt điện trở) nằm trong phạm vi được cấu hình bởi Bộ theo dõi nhiệt độ ở chế độ tăng cường như đã cấu hình
bởi các bit BHOT và BCOLD 5.
Sau 30 ms trễ từ chế độ tăng tốc, kích hoạt
Ở chế độ tăng cường, thiết bị sử dụng bộ điều chỉnh chuyển mạch tăng cường 500 KHz hoặc 1,5 MHz (có thể lựa chọn bằng cách
sử dụng bit BOOST_FREQ) dựa trên yêu cầu hệ thống. Để tránh thay đổi tần số trong khi vận hành ở chế độ tăng cường, ghi vào
bit cấu hình tần số tăng cường (BOOST_FREQ) bị bỏ qua khi OTG_CONFIG được đặt.
Trong chế độ tăng tốc, các bit VBUS_STAT của thanh ghi trạng thái được đặt thành 111, đầu ra VBUS là 5V theo mặc định (có
thể chọn thông qua các bit của thanh ghi BOOSTV). Đầu ra tăng cường được duy trì khi BAT cao hơn ngưỡng VOTG_BAT 8.2.6
Quản lý đường dẫn nguồn
Thiết bị hỗ trợ nhiều loại nguồn đầu vào từ USB, bộ chuyển đổi tường, đến pin xe hơi. Thiết bị cung cấp lựa chọn đường dẫn
điện tự động để cung cấp cho hệ thống (SYS) từ nguồn đầu vào (VBUS), pin (BAT) hoặc cả hai.
8.2.6.1 Kiến trúc VDC hẹp
Thiết bị triển khai kiến trúc VDC hẹp (NVC) với hệ thống tách BATFET khỏi pin. Điện áp hệ thống tối thiểu được đặt bởi các
bit SYS_MIN. Ngay cả khi pin đã cạn kiệt hoàn toàn, hệ thống vẫn được điều chỉnh trên điện áp hệ thống tối thiểu (mặc định
là 3,5 V).
Khi pin ở dưới cài đặt điện áp hệ thống tối thiểu, BATFET hoạt động ở chế độ tuyến tính (chế độ LDO) và hệ thống được điều
chỉnh trên cài đặt điện áp hệ thống tối thiểu. Khi điện áp của pin tăng lên trên điện áp hệ thống tối thiểu, BATFET được
bật hoàn toàn và chênh lệch điện áp giữa hệ thống và pin là VDS của BATFET. Bit VSYS_STAT của thanh ghi trạng thái tăng cao
khi hệ thống ở trong điều chỉnh điện áp hệ thống tối thiểu.
4.4
Điện áp hệ thống tối thiểu

SYS (Sạc bị vô hiệu hóa)
4.2 SYS (Đã bật tính phí)
thống
Điện
(V)
hệ
áp
3,8
3.6
3,4
2,7 2.9 3.1 3.3 3.5 3.7 3.9 4.1 4.3
BẠC (V) D011
Hình 8-2. V(SYS) so với V(BAT)
8.2.6.2 Quản lý năng lượng động
Để đáp ứng giới hạn dòng điện tối đa trong thông số kỹ thuật USB và tránh tải quá nhiều bộ điều hợp, thiết bị có tính năng
Quản lý nguồn động (DPM), theo dõi liên tục dòng điện đầu vào và điện áp đầu vào. Khi nguồn đầu vào bị quá tải, dòng điện
sẽ vượt quá giới hạn dòng điện đầu vào (IINLIM hoặc IDPM_LIM) hoặc điện áp giảm xuống dưới

BQ25895
giới hạn điện áp đầu vào (VINDPM). Sau đó, thiết bị sẽ giảm dòng điện nạp cho đến khi dòng điện đầu vào giảm xuống dưới
giới hạn dòng điện đầu vào và điện áp đầu vào tăng lên trên giới hạn điện áp đầu vào.
Khi dòng sạc giảm xuống 0, nhưng nguồn đầu vào vẫn bị quá tải, điện áp hệ thống bắt đầu giảm. Sau khi điện áp hệ thống
giảm xuống dưới điện áp pin, thiết bị sẽ tự động vào Mục 8.2.6.3 khi BATFET bật và pin bắt đầu xả để hệ thống được hỗ trợ
từ cả nguồn đầu vào và pin.
Trong chế độ DPM, các bit thanh ghi trạng thái VDPM_STAT (VINDPM) và/hoặc IDPM_STAT (IINDPM) được đặt ở mức cao. Hình 8-3
cho thấy phản hồi của DPM với bộ chuyển đổi 9V/1.2A, pin 3.2-V, dòng sạc 2.8-A và cài đặt điện áp hệ thống tối thiểu 3.4-V.
Vôn
VBUS
SYS
3.6V
3.4V
CON DƠI
3.2V
3.18V
Hiện hành
4A
3.2A IHG
2.8A ISYS
1.2A IIN
1.0A
0.5A
-0,6A
DPM DPM
Phần bổ sung
Hình 8-3. Phản hồi của DPM
8.2.6.3 Chế độ bổ sung
Khi điện áp hệ thống giảm xuống dưới điện áp ắc quy, BATFET sẽ bật và cổng BATFET được điều chỉnh ổ đĩa cổng của BATFET
sao cho BATFET VDS tối thiểu duy trì ở mức 30 mV khi dòng điện thấp.
Điều này ngăn dao động vào và ra khỏi Mục 8.2.6.3. Khi dòng xả tăng lên, cổng BATFET được điều chỉnh với điện áp cao hơn
để giảm RDS(ON) cho đến khi BATFET dẫn điện hoàn toàn. Tại thời điểm này trở đi, BATFET VDS tăng tuyến tính với dòng xả.
Hình 8-4 cho thấy đường cong VI của hoạt động điều chỉnh cổng BATFET. BATFET tắt để thoát Mục 8.2.6.3 khi pin dưới ngưỡng
cạn kiệt pin.
5.0
4,5
4.0
3,5
3.0
Hiện
(A)
tại
2,5
2.0
1,5
1.0
0,5
0,0 0 5 10 15 20 25 30 35 40 45 50 55 V(BAT_SYS) (mV)
D010
Hình 8-4. BATFET VI Đường Cong

BQ25895
8.2.7 Quản lý sạc pin
Thiết bị sạc pin Li-Ion 1 cell với dòng sạc lên đến 5 A cho pin dung lượng cao. BATFET 11 mΩ cải thiện hiệu quả sạc và giảm
thiểu điện áp rơi trong quá trình xả.
8.2.7.1 Chu kỳ sạc tự động
Khi bật sạc pin (bit CHG_CONFIG = 1 và chân CE ở mức thấp), thiết bị sẽ tự động hoàn thành chu kỳ sạc mà không cần sự tham
gia của máy chủ. Các thông số sạc mặc định của thiết bị được liệt kê trong Bảng 8-4 luôn kiểm soát các hoạt động sạc và tối
ưu hóa các thông số sạc bằng cách ghi vào các thanh ghi tương ứng thông qua I2C.
Bảng 8-4. Thông số sạc Cài đặt mặc định BQ25895

CHẾ ĐỘ MẶC ĐỊNH
điện áp sạc 4.208 v
Hiện tại đang sạc 2.048 MỘT
Sạc trước hiện tại 128mA
chấm dứt hiện tại 256 mã
Hồ sơ nhiệt độ Lạnh nóng
hẹn giờ an toàn 12Giờ
Một chu kỳ tính phí mới bắt đầu khi các điều kiện sau hợp lệ:
• Khởi động bộ
chuyển đổi • Sạc pin được bật bằng cách đặt bit CHG_CONFIG, chân /CE ở mức thấp và thanh ghi ICHG không phải là
0 mA • Không có lỗi nhiệt điện
trở trên chân TS • Không
có lỗi hẹn giờ an toàn • BATFET không bị buộc tắt (bit BATFET_DIS = 0 )
Thiết bị sạc tự động kết thúc chu kỳ sạc khi dòng điện sạc thấp hơn ngưỡng kết thúc, điện áp sạc cao hơn ngưỡng sạc lại và
thiết bị không ở chế độ DPM hoặc điều chỉnh nhiệt. Khi điện áp pin đầy được xả xuống dưới ngưỡng sạc lại (có thể chọn ngưỡng
qua bit VRECHG), thiết bị sẽ tự động bắt đầu chu kỳ sạc mới. Sau khi sạc xong, chuyển đổi chân CE hoặc bit CHG_CONFIG có thể
bắt đầu một chu kỳ sạc mới.
Đầu ra STAT cho biết trạng thái sạc đang sạc (THẤP), sạc xong hoặc vô hiệu sạc (CAO) hoặc lỗi sạc (Nhấp nháy). Đầu ra STAT có
thể bị vô hiệu hóa bằng cách đặt bit STAT_DIS. Ngoài ra, thanh ghi trạng thái (CHRG_STAT) cho biết các giai đoạn sạc khác
nhau: 00 lần vô hiệu hóa sạc, 01 lần sạc lại, 10 lần sạc nhanh (dòng điện không đổi) và chế độ điện áp không đổi, 11 lần sạc
xong. Sau khi hoàn thành chu kỳ sạc, INT được xác nhận để thông báo cho máy chủ.
8.2.7.2 Cấu hình sạc pin
Thiết bị sạc pin theo ba giai đoạn: ổn định trước, dòng điện không đổi và điện áp không đổi. Khi bắt đầu chu kỳ sạc, thiết bị
sẽ kiểm tra điện áp của pin và điều chỉnh dòng điện/điện áp.
Bảng 8-5. Cài đặt dòng sạc

VBAT HIỆN TẠI ĐANG SẠC REG CÀI ĐẶT MẶC ĐỊNH CHRG_STAT
< 2 V – 01
IBATSHORT
2V – 3V IPRECHG 128mA 01
> 3 V IHG 2048mA 10
Nếu thiết bị sạc đang ở chế độ điều chỉnh DPM hoặc điều chỉnh nhiệt trong khi sạc, dòng điện sạc có thể nhỏ hơn giá
trị được lập trình. Trong trường hợp này, việc chấm dứt tạm thời bị vô hiệu hóa và bộ đếm thời gian sạc an toàn được
tính bằng một nửa tốc độ xung nhịp.

BQ25895
Điện áp điều chỉnh

(3,84V t 4,608V)
Điện áp pin
Dòng điện sạc nhanh
(128mA-5056mA)
Dòng điện tích điện
VBAT_LOWV (2.8V/3V)
VBAT_SHORT (2V)
SẠC IP (64mA-1024mA)
CHẤM DỨT (64mA-1024mA)
IBATSHORT (100mA)
phí nhỏ giọt sạc trước Sạc nhanh và điều chỉnh điện áp
hẹn giờ an toàn
hết hạn
Hình 8-5. Hồ sơ sạc pin
8.2.7.3 Chấm dứt sạc
Thiết bị kết thúc một chu kỳ sạc khi điện áp pin cao hơn ngưỡng sạc lại và dòng điện thấp hơn dòng điện kết thúc.
Sau khi hoàn thành chu kỳ sạc, BATFET sẽ tắt. Bộ chuyển đổi tiếp tục chạy để cấp nguồn cho hệ thống và BATFET có
thể bật lại để tương tác với Mục 8.2.6.3.
Khi kết thúc xảy ra, thanh ghi trạng thái CHRG_STAT được đặt thành 11 và xung INT được xác nhận cho máy chủ.
Việc ngắt kết nối tạm thời bị vô hiệu hóa khi thiết bị sạc đang ở chế độ điều chỉnh dòng điện, điện áp hoặc nhiệt độ đầu vào.
Việc chấm dứt có thể bị vô hiệu hóa bằng cách ghi bit 0 vào EN_TERM trước khi kết thúc sạc.
8.2.7.4 Bù điện trở (IRCOMP)
Đối với hệ thống sạc dòng điện cao, điện trở giữa đầu ra của bộ sạc và cực của pin như định tuyến bo mạch, đầu
nối, MOSFET và điện trở cảm biến có thể buộc quá trình sạc chuyển từ dòng điện không đổi sang điện áp không đổi
quá sớm và tăng thời gian sạc. Để tăng tốc chu kỳ sạc, thiết bị cung cấp tính năng bù điện trở (IRCOMP) có thể kéo
dài thời gian sạc dòng không đổi để cung cấp năng lượng tối đa cho pin.
Thiết bị cho phép máy chủ bù điện trở bằng cách tăng điểm đặt điều chỉnh điện áp dựa trên dòng điện sạc thực tế và
điện trở như hình bên dưới. Để vận hành an toàn, máy chủ nên đặt thanh ghi điện áp điều chỉnh tối đa được phép
(VCLAMP) và bù điện trở tối thiểu (BATCOMP).
VREG_ACTUAL = VREG + phút(ICHRG_ACTUAL x BATCOMP, VCLAMP) (1)
8.2.7.5 Đánh giá nhiệt điện trở
8.2.7.5.1 Cửa sổ nhiệt độ lạnh/nóng ở chế độ sạc
Thiết bị liên tục theo dõi nhiệt độ của pin bằng cách đo điện áp giữa các chân TS và đất, thường được xác định
bằng một nhiệt điện trở hệ số nhiệt độ âm (NTC) và một bộ chia điện áp bên ngoài. Thiết bị so sánh điện áp này với
các ngưỡng bên trong để xác định xem có được phép sạc hay không. Để bắt đầu chu kỳ sạc, nhiệt độ pin phải nằm trong
ngưỡng VLTF đến VHTF . Trong chu kỳ sạc, nhiệt độ của pin phải nằm trong ngưỡng từ VLTF đến VTCO , nếu không,
thiết bị sẽ tạm dừng sạc và đợi cho đến khi nhiệt độ của pin nằm trong khoảng từ VLTF đến VHTF .

BQ25895
ĐĂNG KÝ
BQ25895 RT1
TS.
RT2 RTH
103AT
Hình 8-6. Mạng điện trở TS
Khi lỗi TS xảy ra, thanh ghi lỗi REG0C[2:0] chỉ ra tình trạng thực tế trên mỗi chân TS và một INT được xác nhận
cho máy chủ. Chân STAT chỉ ra lỗi khi sạc bị treo.
PHẠM VI NHIỆT ĐỘ ĐẾN PHẠM VI NHIỆT ĐỘ

PHÍ BẮT ĐẦU TRONG MỘT CHU KỲ SẠC
V ĐĂNG KÝ VREF
TẠM NGƯNG PHÍ TẠM NGƯNG PHÍ

VLTF VLTF
VLTFH VLTFH
SẠC đầy đủ C SẠC đầy đủ C
VHTF
VTCO
TẠM NGƯNG PHÍ
TẠM NGƯNG PHÍ
AGND AGND
Hình 8-7. Ngưỡng cảm nhận nhiệt điện trở pin TS
Giả sử một nhiệt điện trở NTC 103AT trên bộ pin như trong Hình 8-6, giá trị RT1 và RT2 có thể được xác định bằng
cách sử dụng Công thức 2:
1 1
V ĐĂNG KÝ RTH RTH
VT1 VT5
LẠNH LẼO NÓNG
RT2
V ĐĂNG KÝ V ĐĂNG KÝ
RTH 1 RTH LẠNH LẼO 1
VT5 VT1
NÓNG
V ĐĂNG KÝ
1
RT1 VT1
1 1
RT2 RTH LẠNH LẼO (2)
Chọn phạm vi 0°C đến 45°C cho pin Li-ion hoặc Li-polymer,
RTHCOLD = 27,28 kΩ
RTHHOT = 4,91 kΩ
RT1 = 5,21 kΩ
RT2 = 29,87 kΩ
8.2.7.5.2 Cửa sổ Nhiệt độ Lạnh/Nóng ở Chế độ Tăng cường
Để bảo vệ pin trong chế độ tăng cường, thiết bị sẽ theo dõi nhiệt độ của pin nằm trong ngưỡng VBCOLDx đến VBBHOTx
trừ khi tắt nhiệt độ ở chế độ tăng cường bằng cách đặt các bit BHOT thành 11. Khi nhiệt độ tăng

BQ25895
nằm ngoài ngưỡng nhiệt độ, chế độ tăng cường và BATFET bị tắt và bit BATFET_DIS được đặt để giảm dòng rò rỉ trên PMID.
Khi nhiệt độ trở lại trong ngưỡng, máy chủ có thể xóa bit BATFET_DIS hoặc cung cấp quá trình chuyển đổi logic từ thấp
sang cao trên chân QON để bật BATFET và chế độ tăng cường.
Phạm vi nhiệt độ để
Tăng
VREGN
tăng cường vô hiệu hóa

V
BCOLDx
( -10ºC / 20ºC)
Kích hoạt tăng cường
V
BHOTx
(55ºC / 60ºC / 65ºC)
tăng cường vô hiệu hóa
AGND
Hình 8-8. TS Pin Thermistor Sense ngưỡng ở chế độ Boost
8.2.7.6 Hẹn giờ sạc an toàn
Thiết bị được tích hợp bộ hẹn giờ an toàn để tránh chu kỳ sạc kéo dài do tình trạng pin bất thường. Bộ hẹn giờ an toàn
là 4 giờ khi pin ở dưới ngưỡng VBATLOWV . Người dùng có thể lập trình hẹn giờ an toàn sạc nhanh thông qua I2C (bit
CHG_TIMER). Khi bộ đếm thời gian an toàn hết hạn, các bit CHRG_FAULT của thanh ghi lỗi được đặt thành 11 và một INT
được xác nhận cho máy chủ. Tính năng hẹn giờ an toàn có thể bị tắt thông qua I2C bằng cách đặt bit EN_TIMER.
Trong quá trình điều chỉnh điện áp, dòng điện hoặc nhiệt đầu vào, bộ hẹn giờ an toàn sẽ đếm ở tốc độ một nửa xung nhịp
vì dòng điện nạp thực tế có thể thấp hơn cài đặt thanh ghi. Ví dụ: nếu bộ sạc ở chế độ điều chỉnh dòng điện đầu vào
(IDPM_STAT = 1) trong toàn bộ chu kỳ sạc và thời gian an toàn được đặt thành 5 giờ, thì bộ hẹn giờ an toàn sẽ hết hạn
sau 10 giờ. Tính năng tốc độ nửa xung nhịp này có thể bị vô hiệu hóa bằng cách ghi 0 vào bit TMR2X_EN.
8.2.8 Theo dõi pin
Thiết bị này bao gồm một màn hình pin để cung cấp các phép đo điện áp VBUS, điện áp pin, điện áp hệ thống, tỷ lệ nhiệt
điện trở và dòng sạc cũng như dòng sạc dựa trên các chế độ hoạt động của thiết bị.
Các phép đo được báo cáo trong Thanh ghi giám sát pin (REG0E-REG12). Màn hình pin có thể được cấu hình thành hai chế
độ chuyển đổi bằng cách sử dụng bit CONV_RATE: chuyển đổi một lần (mặc định) và chuyển đổi liên tục 1 giây.
Đối với chuyển đổi một lần (CONV_RATE = 0), bit CONV_START có thể được đặt để bắt đầu chuyển đổi. Trong quá trình
chuyển đổi, CONV_START được đặt và thiết bị sẽ xóa nó khi quá trình chuyển đổi hoàn tất. Kết quả chuyển đổi đã sẵn sàng
sau tCONV (tối đa 1 giây).
Để chuyển đổi liên tục (CONV_RATE = 1), bit CONV_RATE có thể được đặt để bắt đầu chuyển đổi. Trong quá trình chuyển
đổi đang hoạt động, CONV_START được đặt để cho biết quá trình chuyển đổi đang diễn ra. Màn hình pin tự động cung cấp
kết quả chuyển đổi cứ sau 1 giây. Màn hình pin thoát khỏi chế độ chuyển đổi liên tục khi CONV_RATE bị xóa.
Khi màn hình pin đang hoạt động, nguồn REGN được bật và có thể tăng dòng tĩnh của thiết bị. Ở chế độ chỉ dùng pin, màn
hình pin chỉ hoạt động khi cài đặt V(BAT) > SYS_MIN trong REG03.

BQ25895
Bảng 8-6. Các chế độ hoạt động của màn hình pin
PHƯƠNG THỨC HOẠT ĐÔNG
THAM SỐ ĐĂNG KÝ THÙ LAO TẮT SẠC CHỈ CÓ PIN

CHẾ ĐỘ TĂNG CƯỜNG
CÁCH THỨC CÁCH THỨC CÁCH THỨC
Điện áp pin (VBAT) ĐĂNG KÝ Đúng Đúng Đúng Đúng
Điện áp hệ thống (VSYS) REG0F Đúng Đúng Đúng Đúng
Nhiệt độ (TS) Điện áp (VTS) ĐĂNG KÝ10 Đúng Đúng Đúng Đúng
Điện áp VBUS (VVBUS) ĐĂNG KÝ11 Đúng Đúng Đúng NA
Sạc hiện tại (IBAT) ĐĂNG KÝ12 Đúng NA NA NA
8.2.9 Đầu ra trạng thái (STAT và INT)
8.2.9.1 Chỉ báo trạng thái sạc (STAT)
Thiết bị cho biết trạng thái sạc trên chân STAT cống mở. Chân STAT có thể điều khiển đèn LED như trong Hình 9-1. Chức năng
chân STAT có thể bị vô hiệu hóa bằng cách đặt bit STAT_DIS.
Bảng 8-7. Trạng thái pin STAT

SẠC TRẠNG CHỈ SỐ THỐNG KÊ
Đang sạc (bao gồm cả sạc lại) THẤP
Sạc hoàn tất Chế độ CAO
ngủ, tắt sạc Tạm dừng sạc (Quá CAO
điện áp đầu vào, lỗi TS, lỗi hẹn giờ, quá áp đầu vào hoặc hệ thống).
nhấp nháy ở 1 Hz
Chế độ tăng tốc tạm dừng (do lỗi TS)
8.2.9.2 Ngắt máy chủ (INT)
Trong một số ứng dụng, máy chủ không phải lúc nào cũng giám sát hoạt động của bộ sạc. INT thông báo cho hệ thống về hoạt
động của thiết bị. Các sự kiện sau đây sẽ tạo ra xung INT 256-µs.
• Đã xác định nguồn USB/bộ chuyển đổi (thông qua phát hiện PSEL hoặc DPDM, với chân OTG) •
Đã phát hiện nguồn đầu vào tốt –
VBUS phía trên pin (không ở chế độ ngủ)

– VBUS dưới ngưỡng VACOV – VBUS
trên VVBUSMIN (3,8 V thông thường) khi dòng điện IBADSRC (30 mA thông thường) được áp dụng (không phải nguồn kém) •
Đã loại bỏ đầu vào
• Hoàn tất sạc • Bất
kỳ sự kiện LỖI nào trong REG0C
Khi xảy ra lỗi, thiết bị sạc sẽ gửi INT và giữ trạng thái lỗi ở REG0C cho đến khi máy chủ đọc thanh ghi lỗi. Trước khi máy
chủ đọc REG0C và tất cả các lỗi đã được xóa, thiết bị sạc sẽ không gửi bất kỳ INT nào khi có lỗi mới. Để đọc trạng thái
lỗi hiện tại, máy chủ phải đọc REG0C hai lần liên tiếp.
Lần đọc đầu tiên báo cáo trạng thái thanh ghi lỗi có sẵn và lần đọc thứ 2 báo cáo trạng thái thanh ghi lỗi hiện tại.
8.2.10 Điều khiển BATET (Q4)
8.2.10.1 Chế độ vô hiệu hóa BATFET (Chế độ vận chuyển)
Để kéo dài tuổi thọ của pin và giảm thiểu năng lượng khi tắt nguồn hệ thống trong khi hệ thống không hoạt động, vận chuyển
hoặc cất giữ, thiết bị có thể tắt BATFET để điện áp hệ thống bằng 0 nhằm giảm thiểu dòng điện rò rỉ của pin. Khi máy chủ
đặt bit BATFET_DIS, bộ sạc có thể tắt BATFET ngay lập tức hoặc trì hoãn bằng tSM_DLY như được định cấu hình bởi bit
BATFET_DLY.
8.2.10.2 Kích hoạt BATFET (Thoát Chế độ Vận chuyển)
Khi BATFET bị vô hiệu hóa (ở chế độ vận chuyển) và được chỉ báo bằng cài đặt BATFET_DIS, một trong các sự kiện sau có thể
cho phép BATFET khôi phục nguồn hệ thống: 1. Cắm bộ
chuyển đổi 2. Xóa
bit BATFET_DIS

BQ25895
3. Đặt bit REG_RST để đặt lại tất cả các thanh ghi bao gồm cả bit BATFET_DIS về mặc định (0)
4. Chuyển đổi logic từ cao xuống thấp trên chân QON với thời gian chuyển đổi tSHIPMODE để cho phép BATFET thoát vận chuyển
cách thức
8.2.10.3 Đặt lại toàn bộ hệ thống BATFET
BATFET hoạt động như một công tắc tải giữa pin và hệ thống khi nguồn đầu vào không được cắm vào. Bằng cách thay đổi trạng thái của
BATFET từ tắt sang bật, hệ thống kết nối với SYS có thể bật lại nguồn một cách hiệu quả.
Chân QON hỗ trợ giao diện nút ấn để đặt lại nguồn hệ thống mà không cần máy chủ bằng cách thay đổi trạng thái của BATFET.
Khi chân QON được điều khiển ở mức logic thấp đối với tQON_RST trong khi nguồn đầu vào không được cắm vào và BATFET được bật
(BATFET_DIS=0), BATFET sẽ bị tắt đối với tBATFET_RST và sau đó được bật lại để đặt lại nguồn hệ thống. Có thể tắt chức năng này bằng
cách đặt bit BATFET_RST_EN thành 0.
8.2.11 Giao thức điều khiển xung hiện tại
Thiết bị cung cấp khả năng điều khiển để tạo ra giao thức xung dòng điện VBUS để giao tiếp với bộ chuyển đổi điện áp cao có thể điều
chỉnh nhằm phát tín hiệu cho bộ chuyển đổi để tăng hoặc giảm điện áp đầu ra. Để kích hoạt giao diện, bit EN_PUMPX phải được đặt. Sau
đó, máy chủ có thể chọn xung điện áp tăng/giảm bằng cách đặt một trong các bit PUMPX_UP hoặc PUMPX_DN (nhưng không phải cả hai) để bắt
đầu chuỗi xung dòng điện VBUS. Trong chuỗi xung hiện tại, các bit PUMPX_UP và PUMPX_DN được đặt để biểu thị chuỗi xung đang diễn ra và
thiết bị phát xung giới hạn dòng điện đầu vào giữa giới hạn dòng điện được đặt bởi thanh ghi IINLIM hoặc IDPM_LIM và giới hạn dòng điện
100mA (IINDPM100_ACC) . Khi chuỗi xung hoàn thành, giới hạn dòng điện đầu vào được trả về giá trị được đặt bởi thanh ghi IINLIM hoặc
IDPM_LIM và bit PUMPX_UP hoặc PUMPX_DN bị xóa. Ngoài ra, EN_PUMPX có thể bị xóa trong chuỗi xung hiện tại để kết thúc chuỗi và buộc bộ
sạc quay trở lại giới hạn dòng điện đầu vào như được đặt bởi thanh ghi IINLIM hoặc IDPM_LIM ngay lập tức. Khi bit EN_PUMPX ở mức thấp,
hãy ghi vào PUMPX_UP và bit PUMPX_DN sẽ bị bỏ qua và không ảnh hưởng đến giới hạn hiện tại của VBUS.
8.2.12 Giới hạn dòng điện đầu vào trên ILIM
Để vận hành an toàn, thiết bị có thêm một chân cắm phần cứng trên ILIM để hạn chế dòng điện đầu vào tối đa trên chân ILIM.
Dòng điện tối đa đầu vào được đặt bởi một điện trở từ chân ILIM xuống đất là:
TÔI
INMAX
= K ILIM
r ILIM (3)
Giới hạn dòng đầu vào thực tế là giá trị thấp hơn giữa cài đặt ILIM và cài đặt thanh ghi (IINLIM). Ví dụ: nếu cài đặt thanh ghi là
111111 cho 3,25 A và ILIM có điện trở 260-Ω (tối đa KILIM = 390) nối đất cho 1,5 A, thì giới hạn dòng điện đầu vào là 1,5 A. Có thể sử
dụng chân ILIM để đặt giới hạn dòng điện đầu vào thay vì cài đặt thanh ghi khi bit EN_ILIM được đặt. Thiết bị điều chỉnh chân ILIM ở
mức 0,8 V. Nếu điện áp ILIM vượt quá 0,8 V, thiết bị sẽ chuyển sang chế độ điều chỉnh dòng điện đầu vào (tham khảo phần Mục 8.2.6.2 ).
Chân ILIM cũng có thể được sử dụng để theo dõi dòng điện đầu vào khi bật EN_ILIM. Điện áp trên chân ILIM tỷ lệ thuận với dòng điện đầu
vào. Chân ILIM có thể được sử dụng để theo dõi dòng điện đầu vào theo Công thức 4:
K ILIM
x V ILIM I
=R IN
x 0,8 V ILIM
(4)
Ví dụ: nếu chân ILIM được đặt với điện trở 260-Ω và điện áp ILIM là 0,4 V, thì dòng điện đầu vào thực tế là 0,615 A - 0,75 A (dựa trên
KILM đã chỉ định). Nếu chân ILIM mở, dòng điện đầu vào bị giới hạn ở mức 0 do điện áp ILIM nổi trên 0,8 V. Nếu chân ILIM ngắn, giới hạn
dòng điện đầu vào được đặt bởi thanh ghi.
Chức năng chân ILIM có thể bị vô hiệu hóa bằng cách đặt bit EN_ILIM thành 0. Khi chân bị vô hiệu hóa, cả chức năng giới hạn dòng điện
đầu vào và chức năng giám sát đều không khả dụng.
8.2.13 Điều chỉnh nhiệt và Tắt nhiệt 8.2.13.1 Bảo vệ nhiệt ở Chế
độ Buck
Thiết bị giám sát nhiệt độ mối nối bên trong TJ để tránh quá nhiệt cho chip và giới hạn nhiệt độ bề mặt IC ở chế độ buck. Khi nhiệt độ
mối nối bên trong vượt quá giới hạn điều chỉnh nhiệt đặt trước

BQ25895
(TREG bit), thiết bị sẽ giảm dòng sạc xuống. Phạm vi điều chỉnh nhiệt rộng từ 60°C đến 120°C cho phép người dùng tối ưu hóa hiệu suất nhiệt
của hệ thống.
Trong quá trình điều chỉnh nhiệt, dòng sạc thực tế thường thấp hơn dòng sạc pin được lập trình. Do đó, việc kết thúc bị vô hiệu hóa, bộ hẹn
giờ an toàn chạy ở một nửa tốc độ xung nhịp và bit THERM_STAT của thanh ghi trạng thái tăng cao.
Ngoài ra, thiết bị có chức năng tắt nhiệt để tắt bộ chuyển đổi và BATFET khi nhiệt độ bề mặt IC vượt quá TSHUT. Thanh ghi lỗi CHRG_FAULT
được đặt thành 10 và INT được xác nhận cho máy chủ.
BATFET và bộ chuyển đổi được bật để khôi phục khi nhiệt độ IC thấp hơn TSHUT_HYS.
8.2.13.2 Bảo vệ Nhiệt ở Chế độ Tăng cường
Thiết bị theo dõi nhiệt độ đường giao nhau bên trong để cung cấp khả năng tắt nhiệt trong chế độ tăng cường. Khi nhiệt độ bề mặt IC vượt
quá TSHUT, BATFET sẽ tắt để tắt xả pin. Khi nhiệt độ bề mặt IC thấp hơn TSHUT_HYS, máy chủ có thể sử dụng một trong các phương pháp được mô
tả trong phần Mục 8.2.10.2 để

hồi phục.
8.2.14 Giám sát dòng điện và điện áp ở chế độ Buck và Boost 8.2.14.1 Giám sát dòng
điện và điện áp ở chế độ Buck
Thiết bị giám sát chặt chẽ điện áp đầu vào và hệ thống, cũng như dòng điện HSFET để vận hành chế độ tăng và giảm an toàn.
8.2.14.1.1 Quá áp đầu vào (ACOV)
Điện áp đầu vào cho hoạt động chế độ buck là VVBUS_OP. Nếu điện áp VBUS vượt quá VACOV, thiết bị sẽ ngừng chuyển đổi ngay lập tức. Trong khi
quá điện áp đầu vào (ACOV), các bit CHRG_FAULT của thanh ghi lỗi được đặt thành 01. Một INT được xác nhận với máy chủ..
8.2.14.1.2 Bảo vệ quá áp hệ thống (SYSOVP)
Thiết bị sạc sẽ kẹp điện áp hệ thống trong quá trình tải tạm thời để các bộ phận kết nối với hệ thống không bị hỏng do điện áp cao. Khi
SYSOVP được phát hiện, bộ biến đổi dừng ngay lập tức để kẹp phần vọt lố.
8.2.14.2 Giám sát hiện tại ở Chế độ tăng cường
Thiết bị giám sát chặt chẽ điện áp VBUS, cũng như dòng điện LSFET để đảm bảo vận hành chế độ tăng cường an toàn.
8.2.14.2.1 Bảo vệ quá áp ở chế độ Boost
Khi điện áp PMID tăng cao hơn mục tiêu quy định và vượt quá VOTG_OVP, thiết bị sẽ chuyển sang chế độ bảo vệ quá áp, chế độ này sẽ dừng
chuyển đổi và tạm dừng chế độ tăng cường (bit OTG_CONFIG vẫn được đặt) cho đến khi lỗi OVP được loại bỏ. Trong quá điện áp, bit thanh ghi
lỗi (BOOST_FAULT) được đặt ở mức cao để chỉ ra lỗi trong hoạt động tăng tốc. Một INT cũng được khẳng định với máy chủ.
8.2.15 Bảo vệ ắc quy 8.2.15.1
Bảo vệ quá áp ắc quy (BATOVP)
Giới hạn quá điện áp của pin được giới hạn ở mức cao hơn 4% so với điện áp quy định của pin. Khi pin xảy ra quá áp, thiết bị sạc sẽ ngay lập
tức ngắt sạc. Thanh ghi lỗi BAT_FAULT bit tăng cao và INT được xác nhận cho máy chủ.
8.2.15.2 Bảo vệ quá xả pin
Khi pin được xả dưới VBAT_DPL, BATFET sẽ bị tắt để bảo vệ pin không bị xả quá mức.
Để phục hồi từ xả quá mức, cần có nguồn đầu vào tại VBUS. Khi nguồn đầu vào được cắm vào, BATFET sẽ bật. Pin được sạc bằng dòng điện
IBATSHORT (thường là 100 mA) khi VBAT < VSHORT hoặc dòng điện nạp trước như được đặt trong thanh ghi IPRECHG khi điện áp pin nằm trong
khoảng giữa VSHORT và VBATLOWV.

BQ25895
8.2.15.3 Bảo vệ quá dòng hệ thống
Khi hệ thống bị đoản mạch hoặc quá tải đáng kể (IBAT > IBATOP) khiến dòng điện vượt quá giới hạn quá dòng, thiết bị sẽ tắt BATFET. Mục Mục
8.2.10.2 có thể đặt lại điều kiện chốt và bật BATFET.
8.2.16 Giao diện nối tiếp
Thiết bị sử dụng giao diện tương thích I2C để lập trình tham số sạc linh hoạt và báo cáo trạng thái thiết bị tức thời. I2C là giao diện
nối tiếp 2 dây hai chiều. Chỉ cần có hai đường bus mở: đường dữ liệu nối tiếp (SDA) và đường đồng hồ nối tiếp (SCL). Các thiết bị có thể
được coi là máy chủ hoặc đích khi thực hiện truyền dữ liệu. Máy chủ là thiết bị bắt đầu truyền dữ liệu trên xe buýt và tạo tín hiệu đồng
hồ để cho phép truyền dữ liệu đó. Vào thời điểm đó, bất kỳ thiết bị nào được xử lý đều được coi là mục tiêu.
Thiết bị hoạt động như một thiết bị đích có địa chỉ 6AH, nhận đầu vào điều khiển từ thiết bị chủ như bộ điều khiển vi mô hoặc bộ xử lý tín
hiệu số thông qua REG00-REG14. Đăng ký đọc ngoài REG14 (0x14) trả về 0xFF. Giao diện I2C hỗ trợ cả chế độ tiêu chuẩn (tối đa 100 kbit) và
chế độ nhanh (tối đa 400 kbit).
Khi xe buýt miễn phí, cả hai dòng đều CAO. Các chân SDA và SCL là cống mở và phải được kết nối với điện áp cung cấp dương thông qua nguồn
hiện tại hoặc điện trở kéo lên.
8.2.16.1 Tính hợp lệ của dữ liệu
Dữ liệu trên đường SDA phải ổn định trong khoảng thời gian CAO của đồng hồ. Trạng thái CAO hoặc THẤP của đường dữ liệu chỉ có thể thay đổi
khi tín hiệu đồng hồ trên đường SCL ở mức THẤP. Một xung đồng hồ được tạo cho mỗi bit dữ liệu được truyền.
SDA
SCL
Dòng dữ liệu ổn định; Thay đổi

Dữ liệu hợp lệ dữ liệu
cho phép
Hình 8-9. Truyền bit trên Bus I2C
8.2.16.2 Điều kiện BẮT ĐẦU và DỪNG
Tất cả các giao dịch bắt đầu bằng START (S) và có thể kết thúc bằng STOP (P). Quá trình chuyển đổi từ CAO xuống THẤP trên đường SDA trong
khi SCl ở mức CAO xác định điều kiện BẮT ĐẦU. Quá trình chuyển đổi THẤP sang CAO trên đường SDA khi SCL ở mức CAO xác định điều kiện DỪNG.
Các điều kiện BẮT ĐẦU và DỪNG luôn được tạo bởi máy chủ. Xe buýt được coi là bận sau điều kiện BẮT ĐẦU và rảnh sau điều kiện DỪNG.

BQ25895
SDA SDA
SCL SCL
BẮT ĐẦU (S) DỪNG LẠI (P)
Hình 8-10. điều kiện BẮT ĐẦU và DỪNG
8.2.16.3 Định dạng byte
Mỗi byte trên đường SDA phải dài 8 bit. Số lượng byte được truyền trong mỗi lần truyền không bị hạn chế. Mỗi byte phải được
theo sau bởi một bit Xác nhận. Dữ liệu được truyền với Bit quan trọng nhất (MSB) trước. Nếu một mục tiêu không thể nhận hoặc
truyền một byte dữ liệu hoàn chỉnh khác cho đến khi nó thực hiện một số chức năng khác, thì nó có thể giữ SCL của dòng đồng
hồ ở mức thấp để buộc máy chủ ở trạng thái chờ (kéo dài đồng hồ). Sau đó, quá trình truyền dữ liệu sẽ tiếp tục khi đích đã
sẵn sàng cho một byte dữ liệu khác và giải phóng SCL dòng đồng hồ.
Tín hiệu xác Tín hiệu xác

nhận từ mục tiêu nhận từ máy chủ
MSB
SDA
1 2 7 9 1 2 9
SCL
số 8 số 8
S hoặc Sr P hoặc Sr
BẮT ĐẦU hoặc xác nhận xác nhận

DỪNG hoặc
Lặp đi lặp lại
Lặp lại
BẮT ĐẦU d BẮT ĐẦU
Hình 8-11. Truyền dữ liệu trên Bus I2C
8.2.16.4 Xác nhận (ACK) và Không xác nhận (NACK)
Việc xác nhận diễn ra sau mỗi byte. Bit xác nhận cho phép bộ thu báo hiệu cho bộ phát rằng byte đã được nhận thành công và
một byte khác có thể được gửi đi. Tất cả các xung đồng hồ, bao gồm cả xung đồng hồ xác nhận thứ 9 , được tạo bởi máy chủ.
Máy phát giải phóng đường SDA trong xung đồng hồ xác nhận để máy thu có thể kéo đường SDA về THẤP và nó vẫn ổn định ở THẤP
trong khoảng thời gian CAO của xung đồng hồ này.
Khi SDA duy trì ở mức CAO trong xung đồng hồ thứ 9 , đây là tín hiệu Không xác nhận. Sau đó, máy chủ có thể tạo DỪNG để hủy
bỏ quá trình truyền hoặc BẮT ĐẦU lặp lại để bắt đầu quá trình truyền mới.
8.2.16.5 Địa chỉ đích và Bit hướng dữ liệu
Sau khi BẮT ĐẦU, một địa chỉ mục tiêu được gửi. Địa chỉ này dài 7 bit, tiếp theo là bit thứ tám dưới dạng bit hướng dữ liệu
(bit R/W). Số 0 biểu thị truyền (WRITE) và số 1 biểu thị yêu cầu dữ liệu (READ).
SDA
SCL S 1-7 số 8 9 1-7 số 8 9 1-7 số 8 9 P
BẮT ĐẦU ĐỊA CHỈ R/W xác nhận DỮ LIỆU xác nhận DỮ LIỆU xác nhận DỪNG LẠI
Hình 8-12. Hoàn thành chuyển dữ liệu

BQ25895
8.2.16.6 Đọc và ghi đơn
S Địa chỉ mục tiêu 0 ACK Địa chỉ đăng ký Dữ liệu ACK tới Addr ACK P
Hình 8-13. Viết đơn
S Địa chỉ mục tiêu 0 xác nhận Địa chỉ đăng ký

xác nhận
S Địa chỉ mục tiêu 1 ACK
Dữ liệu NCK P
Hình 8-14. Đọc đơn
Nếu địa chỉ thanh ghi không được xác định, IC sạc sẽ gửi lại NACK và quay lại trạng thái không hoạt động.
8.2.16.7 Đọc nhiều lần và Ghi nhiều lần
Thiết bị sạc hỗ trợ đa đọc và ghi nhiều trên REG00 đến REG14 ngoại trừ REG0C.
S Địa chỉ mục tiêu 0 xác nhận Địa chỉ đăng ký xác nhận
Dữ liệu vào Addr ACK dữ liệu vào Addr+1 ACK Dữ liệu tới Addr+N ACK P
Hình 8-15. Ghi nhiều lần
S Địa chỉ mục tiêu 0 ACK Địa chỉ đăng ký xác nhận S Địa chỉ mục tiêu 1 xác nhận
Dữ liệu @ Addr ACK Dữ liệu @ Addr+1 ACK Dữ liệu @ Addr+N NCK P
Hình 8-16. Đọc nhiều lần
REG0C là một thanh ghi lỗi. Nó giữ tất cả các thông tin lỗi từ lần đọc cuối cùng cho đến khi máy chủ đưa ra một lần đọc
mới. Ví dụ: nếu xảy ra lỗi Hết hạn bộ hẹn giờ an toàn sạc nhưng sau đó khôi phục, thanh ghi lỗi REG0C sẽ báo cáo lỗi
khi nó được đọc lần đầu tiên, nhưng trở lại bình thường khi nó được đọc lần thứ hai. Để có được thông tin lỗi hiện tại,
máy chủ phải đọc REG0C lần thứ hai. Ngoại lệ duy nhất là NTC_FAULT luôn báo cáo tình trạng thực tế trên chân TS. Ngoài
ra, REG0C không hỗ trợ đọc và ghi nhiều lần.

BQ25895
8.3 Các chế độ chức năng của thiết bị
8.3.1 Chế độ máy chủ và Chế độ mặc định
Thiết bị này là bộ sạc do máy chủ kiểm soát nhưng có thể hoạt động ở chế độ mặc định mà không cần máy chủ quản lý. Ở chế độ mặc định,
thiết bị có thể được sử dụng bộ sạc tự động không có máy chủ hoặc khi máy chủ ở chế độ ngủ.
Khi bộ sạc ở chế độ mặc định, bit WATCHDOG_FAULT ở mức CAO. Khi bộ sạc ở chế độ máy chủ, bit WATCHDOG_FAULT ở mức THẤP.
Sau khi bật nguồn, thiết bị sẽ khởi động ở chế độ mặc định với bộ đếm thời gian giám sát đã hết hạn hoặc chế độ mặc định. Tất cả các thanh
ghi nằm trong cài đặt mặc định.
Ở chế độ mặc định, thiết bị liên tục sạc pin với chế độ hẹn giờ sạc nhanh an toàn trong 12 giờ. Hết 12 giờ, quá trình sạc dừng lại và bộ
chuyển đổi buck tiếp tục hoạt động để cung cấp cho tải hệ thống. Mọi lệnh ghi vào thiết bị sẽ chuyển bộ sạc từ chế độ mặc định sang chế độ
máy chủ. Tất cả các thông số thiết bị có thể được lập trình bởi máy chủ. Để giữ thiết bị ở chế độ máy chủ, máy chủ phải đặt lại bộ hẹn giờ
theo dõi bằng cách ghi 1 vào bit WD_RST trước khi bộ hẹn giờ theo dõi hết hạn (bit WATCHDOG_FAULT được đặt) hoặc tắt bộ hẹn giờ theo dõi
bằng cách đặt WATCHDOG bits=00.
Khi bộ đếm thời gian theo dõi (bit WATCHDOG_FAULT = 1) hết hạn, thiết bị sẽ trở về chế độ mặc định và tất cả các thanh ghi được đặt lại về
giá trị mặc định ngoại trừ các bit IINLIM, VINDPM, VINDPM_OS, BATFET_RST_EN, BATFET_DLY và BATFET_DIS.
Hẹn
giờ cơ quan giám sát POR đã hết hạn

Đặt lại thanh ghi
Đã bật giao diện I2C
Y Chế độ máy chủ

I2C Viết?
Bắt đầu hẹn giờ theo dõi
Thanh ghi chương trình lưu trữ
Chế độ mặc định

Đặt lại bộ đếm thời gian giám sát Y
bit WD_RST = 1?
Đặt lại thanh ghi chọn lọc
N Y N
I2C Viết?
Y Watchdog Timer hết

N
hạn?
Hình 8-17. Biểu đồ luồng bộ đếm thời gian của cơ quan giám sát

BQ25895
8.4 Bản đồ đăng ký Địa
chỉ mục tiêu I2C: 6AH (1101010B + R/ W)
8.4.1 REG00
Hình 8-18. ĐĂNG KÝ00

7 6 5 4 3 2 1 0
0 0 0 0 1 0 0 0
R/W R/W R/W R/W R/W R/W R/W R/W
CHÚ THÍCH: R/W = Đọc/Ghi; R = Chỉ đọc; -n = giá trị sau khi đặt lại
Bảng 8-8. ĐĂNG KÝ00

Chút Cánh đồng Kiểu Cài lại Sự miêu tả
Kích hoạt chế độ HIZ

bởi REG_RST
7 VI_HIZ R/W 0 – Tắt (mặc định)
bởi Watchdog
1 – Kích hoạt
Kích hoạt mã pin ILIM

bởi REG_RST
6 VI_ILIM R/W 0 – Vô hiệu hóa
bởi Watchdog
1 – Bật (mặc định: Bật chân ILIM (1))
5 IINLIM[5] R/W bằng REG_RST 1600mA Độ lệch giới hạn dòng điện
đầu vào: 100mA
4 IINLIM[4] R/W bởi REG_RST 800mA
Phạm vi: 100mA (000000) – 3,25A (111111)
3 IINLIM[3] R/W bằng REG_RST 400mA Mặc định: 0001000 (500mA)
(Giới hạn dòng điện đầu vào thực tế thấp hơn chân I2C hoặc ILIM)
2 IINLIM[2] R/W bởi REG_RST 200mA
Các bit IINLIM được thay đổi tự động sau khi hoàn thành
1 IINLIM[1] R/W bởi REG_RST 100mA phát hiện loại nguồn đầu
vào USB Host SDP w/ OTG=Hi (USB500) = 500mA USB
Host SDP w/ OTG=Lo (USB100) = 500mA USB CDP =
1,5A USB DCP =
0 R/W 3,25A Cao có thể

IINLIM[0] bằng REG_RST 50mA
điều chỉnh Điện áp (Sạc tối đa) DCP = 1.5A Bộ điều
hợp không xác định = 500mA
Bộ điều hợp không chuẩn = 1A/2A/2.1A/2.4A

BQ25895
8.4.2 ĐĂNG KÝ01

7 6 5 4 3 2 1 0
0 0 0 0 0 1 0 1

bởi REG_RST Chế độ tăng cường Ngưỡng theo dõi nhiệt độ

7 BHOT[1] R/W
bởi Watchdog nóng 00 – Ngưỡng VBHOT1 (34,75%) (mặc định)
01 – Ngưỡng VBHOT0 (Điển hình. 37,75%)
bởi REG_RST 10 – Ngưỡng VBHOT2 (Điển hình. 31,25%)
6 BHOT[0] R/W
bởi Watchdog 11 – Vô hiệu hóa chế độ tăng cường bảo vệ nhiệt
Chế độ Boost Ngưỡng theo dõi nhiệt độ lạnh 0 –

bởi REG_RST
5 LẠNH R/W Ngưỡng VBCOLD0 (Điển hình là 77%) (mặc định)
bởi Watchdog
1 – Ngưỡng VBCOLD1 (Tiêu chuẩn 80%)
4 VINDPM_OS[4] R/W bởi REG_RST 1600mV Độ lệch giới hạn điện áp đầu vào
Mặc định: 500mV (00101)
3 VINDPM_OS[3] R/W bởi REG_RST 800mV
Phạm vi: 0mV – 3100mV
2 VINDPM_OS[2] R/W bởi REG_RST 400mV Ngưỡng VINDPM tối thiểu được cố định ở 3,9V
Ngưỡng VINDPM tối đa được cố định ở 15,3V Khi VBUS
1 VINDPM_OS[1] R/W bởi REG_RST 200mV
không tải ≤ 6V, VINDPM_OS được sử dụng để tính toán ngưỡng
VINDPM Khi VBUS không tải >
0 VINDPM_OS[0] R/W bởi REG_RST 100mV 6V, bội số của VINDPM_OS là 2 được sử dụng để tính ngưỡng
VINDPM.

BQ25895
8.4.3 REG02
Hình 8-20. REG02

7 6 5 4 3 2 1 0
0 0 1 1 1 1 0 1
Bảng 8-10. REG02

Kiểm soát bắt đầu chuyển đổi ADC
0 – Chuyển đổi ADC không hoạt động (mặc định).

bởi REG_RST
7 CONV_START R/W 1 – Bắt đầu chuyển đổi ADC
bởi Watchdog
Bit này là chỉ đọc khi CONV_RATE = 1. Bit duy trì ở mức cao trong quá trình
chuyển đổi ADC và trong quá trình phát hiện nguồn đầu vào.
Lựa chọn tỷ lệ chuyển đổi ADC

bởi REG_RST
6 CONV_RATE R/W 0 – Chuyển đổi ADC một lần (mặc định)
bởi Watchdog
1 – Bắt đầu chuyển đổi liên tục trong 1 giây
Chế độ Boost Lựa chọn tần số 0 –

bởi REG_RST 1.5MHz 1 –
5 BOOST_FREQ R/W
bởi Watchdog 500KHz (mặc định)
Lưu ý: Ghi vào bit này bị bỏ qua khi OTG_CONFIG được bật.
Bật trình tối ưu hóa hiện tại (ICO)

4 ICO_VI R/W bởi REG_RST 0 – Vô hiệu hóa thuật toán ICO
1 – Kích hoạt thuật toán ICO (mặc định)
Kích hoạt DCP điện áp cao

3 HVDCP_VN R/W bởi REG_RST 0 – Tắt bắt tay HVDCP
1 – Bật bắt tay HVDCP (mặc định)
Kích hoạt bộ điều hợp MaxCharge

2 MAXC_EN R/W bởi REG_RST 0 – Vô hiệu hóa bắt tay MaxCharge
1 – Bật bắt tay MaxCharge (mặc định)
Buộc phát hiện D+/D-

bởi REG_RST
1 FORCE_DPDM R/W 0 – Không phát hiện D+/D- hoặc PSEL (mặc định)
bởi Watchdog
1 – Bắt buộc phát hiện D+/D-
Bật phát hiện D+/D- tự động

0 AUTO_DPDM_EN R/W bởi REG_RST 0 –Tắt phát hiện D+/D- hoặc PSEL khi cắm VBUS
1 –Bật phát hiện D+/D- hoặc PEL khi VBUS được cắm vào (mặc định)

BQ25895
8.4.4 REG03

7 6 5 4 3 2 1 0
0 0 1 1 1 0 1 0
R/W R/W R/W R/W R/W R/W R/W RW

Tải pin (IBATLOAD) Kích hoạt

bởi REG_RST
7 BAT_LOADEN R/W 0 – Đã tắt (mặc định)
bởi Watchdog
1 – Đã bật
Đặt lại bộ đếm thời gian giám sát I2C

bởi REG_RST
6 WD_RST R/W 0 – Bình thường (mặc định)
bởi Watchdog
1 – Đặt lại (Trở về 0 sau khi đặt lại hẹn giờ)
Cấu hình chế độ Boost (OTG)

bởi REG_RST
5 OTG_CONFIG R/W 0 – Vô hiệu hóa OTG
bởi Watchdog
1 – Kích hoạt OTG (mặc định)
Sạc Kích Hoạt Cấu Hình

bởi REG_RST
4 CHG_CONFIG R/W 0 - Tắt sạc
bởi Watchdog
1- Kích hoạt sạc (mặc định)
3 SYS_MIN[2] R/W bằng REG_RST 0,4V Độ lệch giới hạn điện áp hệ thống
tối thiểu:
2 SYS_MIN[1] R/W bằng REG_RST 0,2V
3.0V Phạm vi
1 SYS_MIN[02] R/W bằng REG_RST 0,1V 3.0V-3.7V Mặc định: 3.5V (101)
bởi REG_RST
0 Kín đáo R/W Dành riêng (mặc định = 0)
bởi Watchdog

BQ25895
8.4.5 REG04
Hình 8-22. REG04

7 6 5 4 3 2 1 0
0 0 1 0 0 0 0 0
Bảng 8-12. REG04

Kiểm soát xung hiện tại Kích hoạt

bởi Phần
7 VI_PUMPX R/W 0 - Tắt điều khiển xung hiện tại (mặc định)
mềm bởi Watchdog
1- Bật điều khiển xung hiện tại (PUMPX_UP và PUMPX_DN)
bởi Phần
6 IHG[6] R/W 4096mA
bởi Phần
5 IHG[5] R/W 2048mA
Giới hạn hiện tại sạc nhanh
bởi Phần
4 IHG[4] R/W 1024mA Độ lệch: 0mA
Phạm vi: 0mA (0000000) – 5056mA (1001111)
bởi Phần Mặc định: 2048mA (0100000)
3 IHG[3] R/W 512mA
mềm bởi Watchdog Ghi chú:
ICHG=000000 (0mA) vô hiệu hóa sạc

bởi Phần
2 IHG[2] R/W 256mA ICHG > 1001111 (5056mA) được kẹp vào giá trị thanh ghi
1001111 (5056mA)
bởi Phần
1 IHG[1] R/W 128mA
bởi Phần
0 IHG[0] R/W 64mA

BQ25895
8.4.6 REG05
Hình 8-23. REG05

7 6 5 4 3 2 1 0
0 0 0 1 0 0 1 1
Bảng 8-13. REG05
bởi Phần
7 IPRECHG[3] R/W 512mA
bởi Phần Nạp trước giới hạn hiện tại

mềm bởi Watchdog Độ lệch: 64mA
bởi Phần Phạm vi: 64mA – 1024mA

mềm bởi Watchdog Mặc định: 128mA (0001)
bởi Phần
bởi Phần
3 KỲ HẠN[3] R/W 512mA
bởi Phần Chấm dứt giới hạn hiện tại

mềm bởi Watchdog Độ lệch: 64mA
bởi Phần Phạm vi: 64mA – 1024mA

mềm bởi Watchdog Mặc định: 256mA (0011)
bởi Phần

BQ25895
8.4.7 REG06
Hình 8-24. REG06

7 6 5 4 3 2 1 0
0 1 0 1 1 1 1 0
Bảng 8-14. REG06

bởi Phần
7 VREG[5] R/W 512mV
bởi Phần
6 VREG[4] R/W 256mV
mềm bởi Watchdog Độ lệch giới hạn điện
áp sạc: 3.840V
bởi Phần
5 VREG[3] R/W 128mV
mềm bởi Watchdog Phạm vi: 3.840V – 4.608V (110000)
Mặc định: 4.208V (010111)
bởi Phần Lưu
4 VREG[2] R/W 64mV
mềm bởi Watchdog ý: VREG > 110000 (4.608V) được kẹp vào giá trị thanh
bởi Phần ghi 110000 (4.608V)

3 VREG[1] R/W 32mV
bởi Phần
2 VREG[0] R/W 16mV
Sạc pin đến Ngưỡng sạc nhanh 0 – 2.8V 1 –

bởi Phần
1 BATLOWV R/W 3.0V
(mặc định)
Độ lệch Ngưỡng Sạc Pin (dưới Giới

bởi Phần hạn Điện áp Sạc) 0 – 100mV
0 VRECHG R/W
mềm bởi Watchdog (VRECHG) dưới VREG (REG06[7:2]) (mặc định) 1 – 200mV
(VRECHG) dưới VREG (REG06[7:2])

BQ25895
8.4.8 REG07
Hình 8-25. REG07

7 6 5 4 3 2 1 0
1 0 0 1 1 1 0 1
Bảng 8-15. REG07
Kích hoạt kết thúc sạc

bởi Phần
7 EN_TERM R/W 0 – Vô hiệu hóa
1 – Kích hoạt (mặc định)
Chân STAT Vô hiệu hóa

bởi Phần
6 STAT_DIS R/W 0 – Bật chức năng chân STAT (mặc định)
1 – Tắt chức năng chân STAT
bởi Phần Cài đặt hẹn giờ I2C Watchdog

5 CHÓ CƯỜI[1] R/W
mềm bởi Watchdog 00 – Tắt bộ hẹn giờ giám sát 01 –
40 giây (mặc định) 10

bởi Phần – 80 giây
4 CHÓ CƯỜI[0] R/W
mềm bởi Watchdog 11 – 160 giây
Hẹn giờ sạc an toàn Bật

bởi Phần
3 EN_TIMER R/W 0 – Vô hiệu hóa
1 – Kích hoạt (mặc định)
bởi Phần Cài đặt hẹn giờ sạc nhanh

2 CHG_TIMER[1] R/W
mềm bởi Watchdog 00 – 5 giờ
01 – 8 giờ
bởi Phần 10 – 12 giờ (mặc
1 CHG_TIMER[0] R/W
mềm bởi Watchdog định) 11 – 20 giờ
0 Kín đáo R/W Dành riêng (Mặc định = 1)

BQ25895
8.4.9 REG08
Hình 8-26. REG08

7 6 5 4 3 2 1 0
0 0 0 0 0 0 1 1
Bảng 8-16. REG08

bởi Phần
7 BAT_COMP[2] R/W 80mΩ
Phạm vi cài đặt điện trở bù hồng
bởi Phần
6 BAT_COMP[1] R/W 40mΩ ngoại: 0 – 140mΩ
Mặc định: 0Ω (000) (tức là Tắt IRComp)
bởi Phần
5 BAT_COMP[0] R/W 20mΩ
bởi Phần
4 VCLAMP[2] R/W 128mV
mềm bởi Watchdog Kẹp điện áp bù hồng ngoại phía
trên VREG (REG06[7:2])
bởi Phần
3 VCLAMP[1] R/W 64mV Độ lệch: 0mV
Phạm vi: 0-224mV
bởi Phần Mặc định: 0mV (000)
2 VCLAMP[0] R/W 32mV
bởi Phần Ngưỡng điều chỉnh nhiệt 00 –

1 TREG[1] R/W
mềm bởi Watchdog 60°C 01 –
80°C 10 –
bởi Phần 100°C 11 –
0 TREG[0] R/W
mềm bởi Watchdog 120°C (mặc định)

BQ25895
8.4.10 REG09
Hình 8-27. REG09

7 6 5 4 3 2 1 0
0 1 0 0 0 1 0 0
Bảng 8-17. REG09

Buộc bắt đầu nhập trình tối ưu hóa hiện tại (ICO)
0 – Không ép buộc ICO (mặc định)
bởi Phần mềm
7 FORCE_ICO R/W 1 – Bắt buộc ICO
bởi Watchdog
Ghi chú:
Bit này chỉ có thể được đặt và luôn trở về 0 sau khi ICO bắt đầu
Cài đặt hẹn giờ an toàn trong DPM hoặc Điều chỉnh nhiệt
0 – Hẹn giờ an toàn không bị chậm lại 2 lần trong DPM đầu vào hoặc điều
bởi Phần mềm
6 TMR2X_VI R/W chỉnh nhiệt
bởi Watchdog
1 – Hẹn giờ an toàn bị chậm lại 2 lần trong DPM đầu vào hoặc điều chỉnh nhiệt
(mặc định)
Buộc tắt BATFET để bật chế độ tàu

5 BATFET_DIS R/W bằng phần mềm 0 – Cho phép bật BATFET (mặc định)
1 – Buộc tắt BATFET
4 Kín đáo R/W Dành riêng (Mặc định = 0)
BATFET tắt kiểm soát độ trễ

3 BATFET_DLY R/W bằng phần mềm 0 – BATFET tắt ngay lập tức khi bit BATFET_DIS được đặt (mặc định)
1 – BATFET tắt độ trễ bằng tSM_DLY khi bit BATFET_DIS được đặt
BATFET kích hoạt thiết lập lại toàn bộ hệ thống

2 BATFET_RST_EN R/W bằng phần mềm 0 – Vô hiệu hóa thiết lập lại toàn bộ hệ thống BATFET
1 – Kích hoạt thiết lập lại toàn bộ hệ thống BATFET (mặc định)
Cho phép tăng điện áp điều khiển xung hiện tại

0 – Tắt (mặc định)
bởi Phần mềm 1 – Kích hoạt
1 PUMPX_UP R/W
bởi Watchdog Ghi chú:
Bit này chỉ có thể được đặt khi bit EN_PUMPX được đặt và trở về 0 sau khi
hoàn thành chuỗi điều khiển xung hiện tại
Cho phép giảm điện áp điều khiển xung hiện tại

0 – Tắt (mặc định)
bởi Phần mềm 1 – Kích hoạt
0 PUMPX_DN R/W
bởi Watchdog Ghi chú:
Bit này chỉ có thể được đặt khi bit EN_PUMPX được đặt và trở về 0 sau khi
hoàn thành chuỗi điều khiển xung hiện tại

BQ25895
8.4.11 REG0A
Hình 8-28. ĐĂNG KÝ0A

7 6 5 4 3 2 1 0
1 0 0 1 0 0 1 1
Bảng 8-18. ĐĂNG KÝ0A
bởi Phần mềm

7 TĂNG CƯỜNG[3] R/W 512mV
bởi Watchdog
bởi Phần mềm Chế độ Boost Độ lệch điều chỉnh

6 TĂNG CƯỜNG[2] R/W 256mV điện áp:
bởi Watchdog
4,55V Phạm vi: 4,55V –
5 TĂNG CƯỜNG[1] R/W bằng phần mềm 128mV
5,51V Mặc định: 5,126V (1001)
bởi Phần mềm

4 TĂNG CƯỜNG[0] R/W 64mV
bởi Watchdog
bởi Phần mềm

bởi Watchdog
bởi Phần mềm

bởi Watchdog
bởi Phần mềm

bởi Watchdog
bởi Phần mềm

bởi Watchdog

BQ25895
8.4.12 REG0B
Hình 8-29. ĐĂNG KÝ0B

7 6 5 4 3 2 1 0
x x x x x x x x
r r r r r r r r
Bảng 8-19. ĐĂNG KÝ0B

7 VBUS_STAT[2] r không áp dụng

Thanh ghi trạng thái
VBUS
BQ25895 000: Không có đầu vào 001: USB

Host SDP 010: USB CDP (1.5A)
011: USB DCP (3.25A)
100: DCP điện áp cao có thể điều chỉnh (Sạc tối đa) (1.5A)
101: Bộ chuyển đổi không xác định (500mA)
110: Adapter Không Chuẩn (1A/2A/2.1A/2.4A)

111: OTG
Lưu ý: Giới hạn hiện tại của phần mềm được báo cáo trong thanh ghi IINLIM
4 CHRG_STAT[1] r không áp dụng

Tình trạng sạc
00 – Không sạc
01 – Sạc trước (< VBATLOWV)
3 CHRG_STAT[0] r không áp dụng
10 – Sạc nhanh
11 – Chấm dứt phí hoàn tất
Tình trạng sức mạnh tốt

2 PG_STAT r không áp dụng 0 – Sức mạnh không tốt
1 – Sức mạnh tốt
Trạng thái đầu vào USB
0 – Đầu vào USB100 được phát hiện

1 SDP_STAT r không áp dụng
1 – Đầu vào USB500 được phát hiện

Lưu ý: Bit này luôn đọc 1 khi VBUS_STAT không phải là 001
Tình trạng Quy định VSYS

0 VSYS_STAT r không áp dụng
0 – Không theo quy định của VSYSMIN (BAT > VSYSMIN)
1 – Trong quy định VSYSMIN (BAT < VSYSMIN)

BQ25895
8.4.13 REG0C
Hình 8-30. REG0C

7 6 5 4 3 2 1 0
x x x x x x x x
r r r r r r r r
Bảng 8-20. REG0C

Tình trạng lỗi cơ quan giám sát

7 WATCHDOG_FAULT r không áp dụng Trạng thái 0 – Bình thường
1- Hết hạn hẹn giờ Watchdog
Trạng thái lỗi Chế độ tăng cường
0 – Bình thường
6 BOOST_FAULT r không áp dụng
1 – VBUS quá tải trong OTG, hoặc VBUS OVP, hoặc pin quá yếu ở chế độ tăng tốc
5 CHRG_FAULT[1] r không áp dụng

Trạng thái lỗi sạc 00 –
Bình thường
01 – Lỗi đầu vào (VBUS > VACOV hoặc VBAT < VBUS < VVBUSMIN(3.8V) )
4 CHRG_FAULT[0] r không áp dụng
10 - Tắt nhiệt 11 – Hết
hạn hẹn giờ sạc an toàn
Tình trạng lỗi pin

3 BAT_FAULT r không áp dụng 0 – Bình thường
1 – BATOVP (VBAT > VBATOVP)
2 NTC_FAULT[2] r không áp dụng Trạng thái lỗi NTC

Chế độ xô:
1 NTC_FAULT[1] r không áp dụng
001 – TS Lạnh
010 – TS Nóng Bỏng
Chế độ tăng cường:

0 NTC_FAULT[0] r không áp dụng
101 – TS Lạnh
110 – TS Nóng Bỏng

BQ25895
8.4.14 REG0D
Hình 8-31. REG0D

7 6 5 4 3 2 1 0
0 0 0 1 0 0 1 0
Bảng 8-21. REG0D

Phương pháp thiết lập ngưỡng VINDPM

7 FORCE_VINDPM R/W bằng phần mềm 0 – Chạy Ngưỡng VINDPM tương đối (mặc định)
1 – Chạy Ngưỡng VINDPM tuyệt đối
6 VINDPM[6] R/W bằng phần mềm 6400mV Độ lệch ngưỡng tuyệt đối VINDPM:
2.6V Phạm
5 VINDPM[5] R/W bằng phần mềm 3200mV
vi: 3.9V (0001101) – 15.3V (1111111)
4 VINDPM[4] R/W bằng phần mềm 1600mV Mặc định: 4.4V (0010010)
Lưu
ý: Giá trị < 0001101 được kẹp ở mức 3,9V (0001101)
2 VINDPM[2] R/W bằng phần mềm 400mV Thanh ghi chỉ được đọc khi FORCE_VINDPM=0 và có thể được
ghi bởi kiểm soát nội bộ dựa trên cài đặt ngưỡng VINDPM
tương đối Thanh
0 VINDPM[0] R/W bằng phần mềm 100mV ghi có thể được đọc/ghi khi FORCE_VINDPM = 1
8.4.15 REG0E
Hình 8-32. ĐĂNG KÝ

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
r r r r r r r r
Bảng 8-22. ĐĂNG KÝ

Tình trạng điều chỉnh nhiệt

7 THERM_STAT r không áp dụng 0 – Bình thường
1 – Trong điều chỉnh nhiệt
6 BATV[6] r không áp dụng 1280mV
4 BATV[4] r không áp dụng 320mV ADC chuyển đổi điện áp pin (VBAT)
Độ lệch: 2.304V
Phạm vi: 2.304V (0000000) – 4.848V (1111111)
2 BATV[2] r không áp dụng 80mV Mặc định: 2.304V (0000000)

BQ25895
8.4.16 REG0F
Hình 8-33. REG0F

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
r r r r r r r r
Bảng 8-23. REG0F

7 Kín đáo r không áp dụng

Dành riêng: Luôn đọc 0
6 SYSV[6] r không áp dụng 1280mV
4 SYSV[4] r không áp dụng 320mV ADDC chuyển đổi điện áp hệ thống (VSYS)
Độ lệch:
2.304V Phạm vi: 2.304V (0000000) – 4.848V (1111111)
2 SYSV[2] r không áp dụng 80mV Mặc định: 2.304V (0000000)
8.4.17 REG10

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
r r r r r r r r

7 Kín đáo r không áp dụng

Dành riêng: Luôn đọc 0
6 TSPCT[6] r không áp dụng 29,76%
4 TSPCT[4] r không áp dụng 7,44% Chuyển đổi ADC của Điện áp TS (TS) theo tỷ lệ phần trăm của REGN
Bù đắp: 21%
Phạm vi 21% (0000000) – 80% (1111111)
2 TSPCT[2] r không áp dụng 1,86% Mặc định: 21% (0000000)
1 TSPC[1] r không áp dụng 0,93%

BQ25895
8.4.18 REG11

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
r r r r r r r r

Tình trạng tốt của VBUS

7 VBUS_GD r không áp dụng 0 – Không đính kèm VBUS
1 – VBUS đính kèm
6 VBUSV[6] r không áp dụng 6400mV
4 VBUSV[4] r không áp dụng 1600mV ADC chuyển đổi điện áp VBUS (VBUS)
Độ lệch:
2.6V Phạm vi 2.6V (0000000) – 15.3V (1111111)
2 VBUSV[2] r không áp dụng 400mV Mặc định: 2.6V (0000000)
8.4.19 REG12

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
r r r r r r r r

7 chưa sử dụng r không áp dụng

Luôn đọc 0
6 ICHGR[6] r không áp dụng 3200mA
5 ICHGR[5] r không áp dụng 1600mA Chuyển đổi ADC của Dòng sạc (IBAT) khi VBAT >
VBATSHORT
Độ lệch: 0mA
3 ICHGR[3] r không áp dụng 400mA Phạm vi 0mA (0000000) – 6350mA (1111111)
Mặc định: 0mA (0000000)
Ghi chú:
1 ICHGR[1] r không áp dụng 100mA Thanh ghi này trả về 0000000 cho VBAT < VBATSHORT

BQ25895
8.4.20 REG13

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
r r r r r r r r

Trạng thái VINDPM

7 VDPM_STAT r không áp dụng 0 – Không có trong VINDPM
1 – VINDPM
Trạng thái IINDPM

6 IDPM_STAT r không áp dụng 0 – Không có trong IINDPM
1 – IINDPM
5 IDPM_LIM[5] r không áp dụng 1600mA

Giới hạn dòng điện đầu vào có hiệu lực trong khi Trình tối ưu hóa dòng
điện đầu vào (ICO)
2 r 200mA được bật Độ lệch: 100mA (mặc định)

IDPM_LIM[2] không áp dụng
Phạm vi 100mA (0000000) – 3,25mA (1111111)

8.4.21 REG14
Hình 8-38. REG14

7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0
R/W R/W r r r r r r
Bảng 8-28. REG14

Đăng ký Đặt lại

0 – Giữ cài đặt thanh ghi hiện tại (mặc định)
7 REG_RST R/W không áp dụng
1 – Đặt lại giá trị thanh ghi mặc định và đặt lại bộ hẹn giờ an toàn
Ghi chú:
Đặt lại về 0 sau khi hoàn thành đặt lại thanh ghi
Nhập trạng thái trình tối ưu hóa hiện tại (ICO)

6 ICO_OPTIMIZED r không áp dụng
0 – Quá trình tối ưu hóa đang diễn ra
1 – Đã phát hiện dòng điện đầu vào tối đa
5 PN[2] r không áp dụng
Cấu hình thiết bị

111: BQ25895
Hồ sơ nhiệt độ
2 TS_PROFILE r không áp dụng
0 – Lạnh/Nóng (mặc định)
1 DEV_REV[1] r không áp dụng
Sửa đổi thiết bị: 01

0 DEV_REV[0] r không áp dụng

BQ25895
9 Ứng dụng và Thực hiện
Ghi chú
Thông tin trong các phần ứng dụng sau đây không phải là một phần của thông số kỹ thuật thành phần TI và
TI không đảm bảo tính chính xác hoặc tính đầy đủ của thông tin đó. Khách hàng của TI chịu trách nhiệm xác
định tính phù hợp của các thành phần cho mục đích của họ, cũng như xác nhận và thử nghiệm việc triển khai
thiết kế của họ để xác nhận chức năng hệ thống.
9.1 Thông tin ứng dụng Một ứng
dụng điển hình bao gồm thiết bị được định cấu hình là thiết bị quản lý đường dẫn điện được điều khiển I2C và bộ sạc
pin đơn cho pin Li-Ion và Li-polymer được sử dụng trong nhiều loại điện thoại thông minh và các thiết bị di động
khác. Nó tích hợp FET khối đảo ngược đầu vào (RBFET, Q1), FET chuyển mạch phía cao (HSFET, Q2), FET chuyển mạch
phía thấp (LSFET, Q3) và BATFET (Q4) giữa hệ thống và pin. Thiết bị này cũng tích hợp một diode bootstrap cho biến
tần cổng cao.
9.2 Ứng dụng điển hình

5V ở 2.4A OTG
Điện thoại PMID 2.2H

HỆ THỐNG 3.5V±4.5V
Đầu SW
vào 3,9V ± 14V ở 3A 40F
VBUS 47nF 10F 10F
1F BTST
ĐĂNG KÝ
USB D+ 4,7F
Đ.
PGND
260Q
ILIM
SYS
SYS
Íchg=5A
CON DƠI
10uF
VREF QON
2.2<Q
THỐNG KÊ
10<Q 10<Q 10<Q
Chủ nhà SDA Không bắt buộc

ĐĂNG KÝ
SCL
5.23<Q
INT
OTG TS.
/CE
30.1<q 10<q
BQ25895
Hình 9-1. BQ25895 với Giao diện D+/D- và Đầu ra Chế độ Tăng cường 2.4-A
9.2.1 Yêu cầu thiết kế Đối
với ví dụ thiết kế này, hãy sử dụng các tham số trong Bảng 9-1.
Bảng 9-1. Thông số thiết kế

THÔNG SỐ GIÁ TRỊ
Dải điện áp đầu vào 3,9 V đến 14 V
Giới hạn dòng điện đầu vào 1,5 A
Dòng sạc nhanh 5000mA
Điện áp đầu ra 4.352 V
Điện áp kéo lên của hệ thống VREF 1,8V - 3,3V

BQ25895
9.2.2 Quy trình thiết kế chi tiết

9.2.2.1 Lựa chọn cuộn cảm
Thiết bị có tần số chuyển mạch 1,5 MHz cho phép sử dụng các giá trị cuộn cảm và tụ điện nhỏ. Dòng bão hòa của cuộn
cảm phải cao hơn dòng sạc (ICHG) cộng với một nửa dòng gợn (IRIPPLE):
BÁT CHG GỢI (5)

+ (1/2) Tôi
TÔI
TÔI
Dòng điện gợn của cuộn cảm phụ thuộc vào điện áp đầu vào (VBUS), chu kỳ làm việc (D = VBAT/VVBUS), tần số chuyển
mạch (fs) và độ tự cảm (L):
= V XEx D x (1-D)
TÔI
GỢI
BUÝT f sx L (6)
Dòng điện gợn cuộn cảm tối đa xảy ra với D = 0,5 hoặc gần 0,5. Thông thường, độ gợn của cuộn cảm được thiết kế trong
phạm vi dòng sạc tối đa (20–40%) như một sự đánh đổi giữa kích thước cuộn cảm và hiệu suất cho một thiết kế thực tế.
9.2.2.2 Tụ điện đầu vào Buck
Tụ điện đầu vào phải có đủ định mức dòng gợn để hấp thụ dòng gợn chuyển đổi đầu vào. Trường hợp xấu nhất RMS gợn
dòng điện là một nửa dòng sạc khi chu kỳ nhiệm vụ là 0,5. Nếu bộ chuyển đổi không hoạt động ở chu kỳ làm việc 50%,
thì IPMID hiện tại RMS của tụ điện trong trường hợp xấu nhất xảy ra khi chu kỳ làm việc gần nhất với 50% và có thể
được ước tính bằng Công thức 7:
PMID CHG
= tôi
(7)
x D x (1 - D)
TÔI
Tụ gốm có ESR thấp như X7R hoặc X5R được ưu tiên sử dụng cho tụ tách rời đầu vào và nên được đặt gần cống của MOSFET
phía cao và nguồn của MOSFET phía thấp càng gần càng tốt. Định mức điện áp của tụ điện phải cao hơn mức điện áp đầu
vào bình thường. Tụ điện định mức 25 V hoặc cao hơn được ưu tiên cho điện áp đầu vào lên đến 14 V. Điện dung 8,2-μF
được đề xuất cho dòng sạc 3 A – 5 A điển hình.
9.2.2.3 Tụ điện đầu ra hệ thống
Tụ điện đầu ra cũng phải có đủ định mức dòng gợn để hấp thụ dòng gợn chuyển mạch đầu ra. ICOUT hiện tại của tụ điện
đầu ra RMS được đưa ra:
= GỢI 2 x
0,29 x I GỢI
TÔI
TÔI
CSYS
3 (số 8)
Độ gợn điện áp đầu ra của tụ điện có thể được tính như sau:
V SYS V SYS
VÔ = 1
2 VXE BUÝT
8 LCSYS
sf (9)
Ở điện áp đầu vào/đầu ra và tần số chuyển mạch nhất định, có thể giảm gợn điện áp bằng cách tăng bộ lọc đầu ra LC.
Thiết bị sạc có bộ bù vòng bên trong. Để có độ ổn định vòng lặp tốt, nên sử dụng tụ điện đầu ra 1-µH và tối thiểu 20-
µF. Tụ gốm ưu tiên có định mức 6V trở lên, X7R hoặc X5R.

BQ25895
9.2.3 Đường cong ứng dụng
VBAT = 3,2 V
VBAT = 3,2 V IILIM = 500 mA
Hình 9-3. Power Up với sạc bị vô hiệu hóa
Hình 9-2. Cấp nguồn từ USB100
VBAT = 3,2 V Hình 9-5. Tăng sức mạnh khi bật sạc
Hình 9-4. Power Up với sạc bị vô hiệu hóa
VBUS = 5 V VBUS = 12 V
Hình 9-6. Kích hoạt tính phí Hình 9-7. Sạc vô hiệu hóa

BQ25895
VBUS = 5 V IIN = 3 A Sạc vô hiệu hóa VBUS = 9 V IIN = 1,5 VBAT = 3,8 V
ICHG = 2 A A ISYS = 0 A - 4 A
Hình 9-8. Đầu vào Phản hồi DPM hiện tại mà không cần
pin Hình 9-9. Tải thoáng qua trong chế độ bổ sung
VBUS = 12 V VBAT = 3,8 V ICHG = 3 A VBUS = 9V ISYS = 10 mA, Sạc vô hiệu hóa
Không có pin
Hình 9-10. Dạng sóng chuyển mạch PWM
Hình 9-11. Dạng sóng chuyển mạch PFM
VBAT = 3,8 V ILOAD = 1 A VBAT = 3,8 V ILOAD = 0 A - 1 A
Hình 9-12. Dạng sóng chuyển đổi chế độ tăng cường Hình 9-13. Chế độ Boost Tải thoáng qua

BQ25895
9.3 Các ví dụ về hệ thống
NSR10F20NXT5G
5V ở 3.1A OTG
Điện thoại PMID 2.2H

HỆ THỐNG 3.5V±4.5V
Đầu SW
vào 3,9V ± 14V ở 3A 60F
VBUS 47nF 10F 10F
1F BTST
ĐĂNG KÝ
USB D+ 4,7F
Đ.
PGND
260Q
ILIM
SYS
SYS
Íchg=5A
CON DƠI
10uF
VREF QON
2.2<Q
THỐNG KÊ
10<Q 10<Q 10<Q
Chủ nhà SDA Không bắt buộc

ĐĂNG KÝ
SCL
10<q
INT
OTG TS.
/CE
10<q
BQ25895
Hình 9-14. BQ25895 với Giao diện D+/D-, Đầu ra Chế độ Tăng cường 3.1-A và Không có Kết nối Nhiệt điện trở

BQ25895
10 Khuyến nghị về nguồn điện

Để cung cấp điện áp đầu ra trên SYS, thiết bị cần có nguồn điện giữa đầu vào 3,9 V và 14 V với định mức dòng điện
ít nhất 100 mA được kết nối với VBUS hoặc pin Li-Ion một ô có điện áp > VBATUVLO được kết nối với BAT . Định mức
dòng điện của nguồn ít nhất phải là 3 A để bộ chuyển đổi buck của bộ sạc cung cấp công suất đầu ra tối đa cho SYS.

BQ25895
11 Bố cục
11.1 Nguyên tắc bố cục
Thời gian tăng và giảm của nút chuyển mạch phải được giảm thiểu để giảm tổn thất chuyển mạch. Việc bố trí hợp lý các
bộ phận để giảm thiểu vòng lặp đường dẫn dòng điện tần số cao (xem Hình 11-1) là rất quan trọng để ngăn bức xạ điện
trường và từ trường cũng như các vấn đề về cộng hưởng tần số cao. Đây là danh sách ưu tiên bố trí PCB để bố trí phù
hợp. Bố trí PCB theo thứ tự cụ thể này là điều cần thiết.
1. Đặt tụ điện đầu vào càng gần càng tốt với các kết nối chân PMID và chân GND và sử dụng kết nối vệt đồng ngắn
nhất hoặc mặt phẳng GND.
2. Đặt cực đầu vào của cuộn cảm với chân SW càng gần càng tốt. Giảm thiểu diện tích đồng của vết này để giảm bức xạ
điện trường và từ trường nhưng làm cho vết đủ rộng để mang dòng điện sạc. Không sử dụng song song nhiều lớp cho
kết nối này. Giảm thiểu điện dung ký sinh từ khu vực này sang bất kỳ dấu vết hoặc mặt phẳng nào khác.
3. Đặt tụ điện đầu ra gần cuộn cảm và IC. Các kết nối mặt đất cần được nối với mặt đất IC bằng một kết nối vết
đồng ngắn hoặc mặt phẳng GND.
4. Định tuyến nối đất analog riêng biệt với nối đất nguồn. Kết nối mặt đất tương tự và kết nối mặt đất nguồn
riêng biệt. Kết nối mặt đất tương tự và mặt đất nguồn với nhau bằng cách sử dụng bàn phím nguồn làm điểm
kết nối mặt đất duy nhất. Hoặc sử dụng điện trở 0Ω để nối đất tương tự với đất nguồn.
5. Sử dụng kết nối mặt đất duy nhất để nối đất nguồn của bộ sạc với mặt đất tương tự của bộ sạc. Ngay bên dưới IC.
Sử dụng đổ đồng nối đất nhưng tránh cắm chân nguồn để giảm nhiễu điện dung và cảm ứng ghép nối.
6. Các tụ tách rời nên được đặt bên cạnh các chân IC và thực hiện kết nối dấu vết càng ngắn càng tốt.
7. Điều quan trọng là miếng đệm nguồn lộ ra ở mặt sau của gói IC phải được hàn vào mặt đất PCB.
Đảm bảo rằng có đủ đường dẫn nhiệt trực tiếp dưới IC, kết nối với mặt đất trên các lớp khác.
8. Kích thước và số thông qua phải đủ cho một đường dẫn hiện tại nhất định.
Xem thiết kế EVM để biết vị trí thành phần được đề xuất với các vị trí theo dõi và thông qua. Để biết thông tin về
VQFN, hãy tham khảo Báo cáo ứng dụng gói logic không có chì của Quad Flatpack và Báo cáo ứng dụng đính kèm QFN và SON
PCB .
11.2 Ví dụ về bố cục
Hình 11-1. Đường dẫn hiện tại tần số cao

BQ25895
12 Hỗ trợ Thiết bị và Tài liệu 12.1 Hỗ trợ

Thiết bị
12.1.1 Tuyên bố miễn trừ trách nhiệm đối với sản phẩm của bên thứ ba
VIỆC CÔNG BỐ THÔNG TIN LIÊN QUAN ĐẾN CÁC SẢN PHẨM HOẶC DỊCH VỤ CỦA BÊN THỨ BA KHÔNG CẤU THÀNH SỰ XÁC NHẬN VỀ SỰ PHÙ HỢP CỦA CÁC SẢN PHẨM HOẶC
DỊCH VỤ NÀY HOẶC SỰ BẢO HÀNH, ĐẠI DIỆN HOẶC XÁC NHẬN CÁC SẢN PHẨM HOẶC DỊCH VỤ NÀY, DÙ RIÊNG HOẶC KẾT HỢP VỚI BẤT KỲ SẢN PHẨM HOẶC DỊCH VỤ
NÀO CỦA TI.
12.2 Nhận thông báo cập nhật tài liệu
Để nhận thông báo cập nhật tài liệu, hãy điều hướng đến thư mục sản phẩm thiết bị trên ti.com. Nhấp vào Đăng ký cập nhật để đăng ký và nhận
thông báo hàng tuần về bất kỳ thông tin sản phẩm nào đã thay đổi. Để biết chi tiết thay đổi, hãy xem lại lịch sử sửa đổi có trong bất kỳ tài
liệu sửa đổi nào.
12.3 Tài nguyên hỗ trợ
Diễn đàn hỗ trợ TI E2E™ là nguồn truy cập của kỹ sư để có câu trả lời nhanh, đã được xác minh và trợ giúp thiết kế — trực tiếp từ
các chuyên gia. Tìm kiếm các câu trả lời hiện có hoặc đặt câu hỏi của riêng bạn để nhận trợ giúp thiết kế nhanh mà bạn cần.
Nội dung được liên kết được cung cấp "NGUYÊN TRẠNG" bởi những người đóng góp tương ứng. Chúng không cấu thành thông số kỹ thuật của TI và
không nhất thiết phản ánh quan điểm của TI; xem Điều khoản sử dụng của TI.
12.4 Thương hiệu
PowerPAD™ và TI E2E™ là thương hiệu của Texas Instruments.
Tất cả thương hiệu là tài sản của chủ sở hữu tương ứng của họ.
12.5 Thuật ngữ
Thuật ngữ TI Bảng thuật ngữ này liệt kê và giải thích các thuật ngữ, từ viết tắt và định nghĩa.
12.6 Phóng tĩnh điện Thận trọng

Mạch tích hợp này có thể bị hư hỏng do ESD. Texas Instruments khuyến cáo rằng tất cả các mạch tích hợp nên được xử lý bằng
các biện pháp phòng ngừa thích hợp. Việc không tuân thủ các quy trình lắp đặt và xử lý thích hợp có thể gây ra hư hỏng.
Thiệt hại do ESD có thể từ suy giảm hiệu suất tinh tế đến lỗi hoàn toàn thiết bị. Các mạch tích hợp chính xác có thể dễ bị hỏng
hơn do những thay đổi rất nhỏ về tham số có thể khiến thiết bị không đáp ứng các thông số kỹ thuật đã công bố.
13 Thông tin về cơ khí, đóng gói và có thể đặt hàng Các trang sau
bao gồm thông tin về cơ khí, đóng gói và có thể đặt hàng. Thông tin này là dữ liệu mới nhất có sẵn cho các
thiết bị được chỉ định. Dữ liệu này có thể thay đổi mà không cần thông báo và sửa đổi tài liệu này. Đối với
các phiên bản dựa trên trình duyệt của bảng dữ liệu này, hãy tham khảo điều hướng bên trái.

PHỤ LỤC TÙY CHỌN GÓI
www.ti.com 10-Dec-2020
THÔNG TIN BAO BÌ
Thiết bị có thể đặt hàng Trạng thái Loại gói Gói Gói ghim kế hoạch sinh thái Kết thúc chì / Nhiệt độ đỉnh MSL Nhiệt độ hoạt động (°C) đánh dấu thiết bị Mẫu
(1) Vẽ số lượng (2) Chất liệu bóng (3) (4/5)
(6)
BQ25895RTWR WQFN HOẠT ĐỘNG RTW 24 3000 RoHS & Xanh NIPDAU Cấp-2-260C-1 NĂM -40 đến 85 BQ25895
BQ25895RTWT WQFN HOẠT ĐỘNG RTW 24 250 RoHS & Màu xanh lá cây NIPDAU Cấp-2-260C-1 NĂM -40 đến 85 BQ25895
(1)
Các giá trị trạng thái tiếp thị được xác định như sau:
HOẠT ĐỘNG: Thiết bị sản phẩm được đề xuất cho các thiết kế mới.
LIFEBUY: TI đã thông báo rằng thiết bị sẽ bị ngừng sản xuất và thời hạn mua trọn đời có hiệu lực.
NRND: Không nên dùng cho các thiết kế mới. Thiết bị đang được sản xuất để hỗ trợ khách hàng hiện tại, nhưng TI không khuyến nghị sử dụng bộ phận này trong thiết kế mới.
XEM TRƯỚC: Thiết bị đã được công bố nhưng không được sản xuất. Các mẫu có thể có hoặc có thể không có sẵn.
LỖI THỜI: TI đã ngừng sản xuất thiết bị.
(2)
RoHS: TI định nghĩa "RoHS" có nghĩa là các sản phẩm bán dẫn tuân thủ các yêu cầu RoHS hiện tại của EU đối với tất cả 10 chất RoHS, bao gồm cả yêu cầu rằng chất RoHS không vượt quá 0,1% tính theo trọng lượng trong
vật liệu đồng nhất. Khi được thiết kế để hàn ở nhiệt độ cao, các sản phẩm "RoHS" phù hợp để sử dụng trong các quy trình không có chì cụ thể. TI có thể coi các loại sản phẩm này là "Không chứa Pb".
Miễn trừ RoHS: TI định nghĩa "Miễn trừ RoHS" có nghĩa là các sản phẩm có chứa chì nhưng tuân thủ RoHS của EU theo một miễn trừ RoHS cụ thể của EU.
Màu xanh lục: TI định nghĩa "Xanh lục" có nghĩa là hàm lượng chất chống cháy gốc Clo (Cl) và Brôm (Br) đáp ứng các yêu cầu về lượng halogen thấp của JS709B ở ngưỡng <=1000ppm. Chất chống cháy gốc antimon trioxide cũng
phải đáp ứng yêu cầu ngưỡng <=1000ppm.
(3)
MSL, Nhiệt độ cực đại. - Xếp hạng Mức độ nhạy cảm với độ ẩm theo phân loại tiêu chuẩn ngành của JEDEC và nhiệt độ hàn cao nhất.
(4)
Có thể có nhãn bổ sung, liên quan đến logo, thông tin mã theo dõi lô hoặc danh mục môi trường trên thiết bị.
(5)
Nhiều nhãn hiệu thiết bị sẽ nằm trong dấu ngoặc đơn. Chỉ một Nhãn hiệu thiết bị nằm trong dấu ngoặc đơn và được phân tách bằng dấu "~" mới xuất hiện trên thiết bị. Nếu một dòng được thụt vào thì đó là phần tiếp
theo của dòng trước đó và cả hai dòng kết hợp đại diện cho toàn bộ Đánh dấu thiết bị cho thiết bị đó.
(6)
Lớp hoàn thiện chì/Vật liệu bóng - Thiết bị có thể đặt hàng có thể có nhiều tùy chọn lớp hoàn thiện vật liệu. Các tùy chọn kết thúc được phân tách bằng một đường kẻ dọc. Kết thúc chì / Giá trị vật liệu bóng có thể bao thành hai
dòng nếu giá trị kết thúc vượt quá chiều rộng cột tối đa.
Thông tin quan trọng và tuyên bố từ chối trách nhiệm: Thông tin được cung cấp trên trang này thể hiện kiến thức và niềm tin của TI kể từ ngày cung cấp. TI dựa trên hiểu biết và niềm tin của mình về
thông tin do bên thứ ba cung cấp và không đưa ra tuyên bố hay bảo đảm nào về tính chính xác của thông tin đó. Những nỗ lực đang được tiến hành để tích hợp tốt hơn thông tin từ các bên thứ ba. TI đã
thực hiện và tiếp tục thực hiện các bước hợp lý để cung cấp thông tin đại diện và chính xác nhưng có thể chưa tiến hành thử nghiệm phá hủy hoặc phân tích hóa học đối với các vật liệu và hóa chất đầu vào.
TI và các nhà cung cấp TI coi một số thông tin nhất định là độc quyền và do đó, số CAS và thông tin giới hạn khác có thể không có sẵn để phát hành.
Trong mọi trường hợp, trách nhiệm pháp lý của TI phát sinh từ thông tin đó sẽ không vượt quá tổng giá mua của (các) bộ phận TI được đề cập trong tài liệu này mà TI bán cho Khách hàng trên cơ sở hàng năm.
Phụ lục-Trang 1
PHỤ LỤC TÙY CHỌN GÓI
www.ti.com 10-Dec-2020
Phụ lục-Trang 2
THÔNG TIN VẬT LIỆU GÓI
www.ti.com 3-Jun-2022
THÔNG TIN VỀ BĂNG VÀ CUỘN
KÍCH THƯỚC Guồng KÍCH THƯỚC BĂNG
K0 P1
W
B0
cuộn
Đường kính
Lỗ A0
A0 Kích thước được thiết kế để chứa chiều rộng thành phần

B0 Kích thước được thiết kế để phù hợp với chiều dài thành phần
K0 Kích thước được thiết kế để phù hợp với độ dày thành phần
W Chiều rộng tổng thể của băng mang
P1 Khoảng cách giữa các trung tâm khoang liên tiếp
Chiều rộng cuộn (W1)
CHỈ ĐỊNH GÓC PHẦN MƯA CHO ĐỊNH HƯỚNG PIN 1 TRONG BĂNG
lỗ bánh xích
Q1 Q2 Q1 Q2
Q3 Q4 Q3 Q4 Hướng người dùng của nguồn cấp dữ liệu
Góc phần tư bỏ túi
* Tất cả các kích thước là danh nghĩa
Thiết bị Bưu kiện Bưu kiện Chân cuộn SPQ cuộn A0 B0 K0 P1 W Pin1
Kiểu Vẽ Đường kính Chiều (mm) (mm) (mm) (mm) (mm) góc phần tư
rộng (mm) W1 (mm)

BQ25895RTWR WQFN RTW 24 3000 330.0 12.4 4,25 4,25 1,15 8,0 12,0 quý 2
BQ25895RTWT WQFN RTW 24 250 180.0 12.4 4,25 4,25 1,15 8,0 12,0 quý 2
Đóng Gói Vật Liệu-Trang 1

THÔNG TIN VẬT LIỆU GÓI
www.ti.com 3-Jun-2022
KÍCH THƯỚC HỘP BĂNG VÀ CUỘN
h
Chiều rộng (mm)
W
L
* Tất cả các kích thước là danh nghĩa
Thiết bị Loại gói hàng Chốt vẽ gói SPQ Chiều dài (mm) Chiều rộng (mm) Chiều cao (mm)
BQ25895RTWR WQFN RTW 24 3000 367.0 367.0 35,0
BQ25895RTWT WQFN RTW 24 250 210.0 185.0 35,0
Đóng Gói Vật Liệu-Trang 2

XEM GÓI CHUNG
RTW 24 WQFN - chiều cao tối đa 0,8 mm

ỐP NHỰA QUAD - KHÔNG CHÌ
4 x 4, khoảng cách 0,5 mm
Hình ảnh này đại diện cho họ gói, gói thực tế có thể thay đổi.
Tham khảo bảng dữ liệu sản phẩm để biết chi tiết gói.
4224801/A
www.ti.com
THÔNG BÁO QUAN TRỌNG VÀ TUYÊN BỐ TỪ CHỐI
TI CUNG CẤP DỮ LIỆU KỸ THUẬT VÀ ĐỘ TIN CẬY (BAO GỒM BẢNG DỮ LIỆU), TÀI NGUYÊN THIẾT KẾ (BAO GỒM CÁC THIẾT KẾ THAM KHẢO), ỨNG DỤNG HOẶC TƯ VẤN THIẾT KẾ KHÁC, CÔNG
CỤ WEB, THÔNG TIN AN TOÀN VÀ CÁC TÀI NGUYÊN KHÁC “NGUYÊN TRẠNG”
VÀ VỚI MỌI LỖI, VÀ TỪ CHỐI TẤT CẢ CÁC ĐẢM BẢO, RÕ RÀNG VÀ NGỤ Ý, BAO GỒM KHÔNG GIỚI HẠN BẤT KỲ BẢO ĐẢM NGỤ Ý NÀO VỀ KHẢ NĂNG BÁN ĐƯỢC, SỰ PHÙ HỢP CHO MỘT MỤC
ĐÍCH CỤ THỂ HOẶC SỰ KHÔNG VI PHẠM QUYỀN SỞ HỮU TRÍ TUỆ CỦA BÊN THỨ BA.
Những tài nguyên này dành cho các nhà phát triển có kỹ năng thiết kế với các sản phẩm TI. Bạn hoàn toàn chịu trách nhiệm về (1) lựa chọn các sản phẩm TI phù hợp cho
ứng dụng của mình, (2) thiết kế, xác thực và thử nghiệm ứng dụng của bạn và (3) đảm bảo ứng dụng của bạn đáp ứng các tiêu chuẩn hiện hành cũng như mọi yêu cầu về
an toàn, bảo mật, quy định hoặc các yêu cầu khác .
Những tài nguyên này có thể thay đổi mà không cần thông báo trước. TI cấp cho bạn quyền sử dụng các tài nguyên này chỉ để phát triển ứng dụng sử dụng các
sản phẩm TI được mô tả trong tài nguyên. Nghiêm cấm sao chép và hiển thị các tài nguyên này. Không có giấy phép nào được cấp cho bất kỳ quyền sở hữu trí tuệ nào khác
của TI hoặc bất kỳ quyền sở hữu trí tuệ nào của bên thứ ba. TI từ chối trách nhiệm và bạn sẽ bồi thường đầy đủ cho TI và các đại diện của TI trước mọi khiếu nại,
thiệt hại, chi phí, tổn thất và trách nhiệm pháp lý phát sinh từ việc bạn sử dụng những thông tin này.
tài nguyên.
Các sản phẩm của TI được cung cấp tuân theo Điều khoản bán hàng của TI hoặc các điều khoản áp dụng khác có sẵn trên ti.com hoặc được cung cấp cùng với các sản phẩm
TI đó. Việc TI cung cấp các tài nguyên này không mở rộng hoặc thay đổi các bảo hành hiện hành của TI hoặc tuyên bố từ chối bảo hành đối với các sản phẩm của TI.
TI phản đối và từ chối mọi điều khoản bổ sung hoặc khác mà bạn có thể đã đề xuất. THÔNG BÁO QUAN TRỌNG
Địa chỉ gửi thư: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Bản quyền © 2022, Texas Instruments Incorporated

bq25895 Datasheet

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

bq25895 Datasheet

Uploaded by

Copyright:

Available Formats

Machine Translated by Google

sạc – – Điều chỉnh nhiệt và ngắt nhiệt

(9 V đến 12 V) • Sạc dự phòng, điểm truy cập Wi-Fi di động •

4,5 V đến 5,5 V

có thể điều chỉnh – Hỗ trợ trong giai đoạn xả.

đầu vào (100 mA đến 3,25 A với

• Điều khiển BATFET để hỗ trợ Chế độ Ship, đánh thức và thiết

lập lại toàn bộ hệ thống

tối ưu • Tích hợp cao

bao gồm tất cả MOSFET, hiện tại

cảm biến và bù vòng lặp • Dòng điện rò

rỉ pin thấp 12-µA để hỗ trợ Tàu

• Độ chính xác cao –

±0,5% Điều chỉnh điện áp sạc – ±5% Điều

chỉnh dòng sạc – ±7,5% Điều chỉnh dòng

điện đầu vào

1 Tính 8.4 Đăng ký Bản đồ.................................................. .............32

năng ............................................................. ............................1

2 Các ứng dụng................... .................................................... dụng.................................................. 49 9.2 Ứng dụng điển

4 Lịch sử sửa đổi...................... .................................... 2 5 Mô dụ về hệ thống......................................... ............. 53 10

chân và Chức năng...................................4 7 Thông số kỹ bày................................................. .................................55

biểu.................................. ..............12 8 Mô tả chi 12.5 Thuật ngữ ............................................................ ..................56

4 Lịch sử sửa đổi

• Đã xóa WEBENCH trong toàn bộ bảng dữ liệu............................................. .................................................... ...........1

Thay đổi mô tả PMID ...................................... .................................................... ........................................4 •

8-7 ...................... .................................................... ...................................22 • Thay đổi VVREF thành VREGN

trong Công thức 2 ...... .................................................... .................................................... 22 • Thay đổi

VREF thành VREGN ở F hình 8-8 ................................................. .................................................... .............23

Từ: 0 Đến: 1 trong Hình 8-21 ................................................. .................................................... .....35 • Thay

đổi ................... .................................................... .................................................... ..................51

và Thông tin có thể đặt

Liên kết thư mục sản phẩm: BQ25895

Liên kết thư mục sản phẩm: BQ25895

Cấu hình và chức năng 6 chân

DSEL PMID BTST SW SW

SCL 5 14 CON DƠI

SDA 6 13 con dơi

Hình 6-1. BQ25895 RTW (WQFN) Nhìn từ trên xuống

Bảng 6-1. Chức năng ghim

Điện áp đầu vào của bộ sạc.

Đường dương của cặp đường dữ liệu USB.

Đường âm của cặp đường dữ liệu USB.

I 2C Đồng hồ giao diện.

I 2C Dữ liệu giao diện.

Đầu ra ngắt mở cống.

Pin kích hoạt chế độ tăng cường.

Pin Kích hoạt sạc thấp đang hoạt động.

mA không được hỗ trợ trên chân ILIM.

Liên kết thư mục sản phẩm: BQ25895

Bảng 6-1. Chức năng Pin (tiếp theo)

Đầu vào điện áp định mức nhiệt độ.

BATFET bật/đặt lại đầu vào điều khiển.

Điểm kết nối pin với cực dương của bộ pin.

Điểm kết nối hệ thống.

Đầu ra chế độ tăng cường pin.

Điều khiển lựa chọn bộ ghép kênh D+/D- cống mở.

Liên kết thư mục sản phẩm: BQ25895

7.1 Xếp hạng tối đa tuyệt đối (1) trong phạm

VBUS (bộ chuyển đổi không chuyển đổi) –2 22 V

PMID (bộ chuyển đổi không chuyển đổi) –0,3 22 V

BAT, SYS (bộ chuyển đổi không chuyển đổi) –0,3 6 V

SDA, SCL, INT, OTG, REGN, TS, CE, QON –0,3 7 V

BTST ĐẾN SW –0,3 7 V