Nmos 1.

Σε NAND CMOS πύλη δύο εισόδων υπάρχει χωρητικότητα C μεταξύ των δύο Ν-MOS
Body effect τρανζίστορ Ν1 και Ν2 (Ν2 στη γή, Ν1 συνδέεται στο N2).
favorite ✓Nl # a. η τάση κατωφλίου του Ν2 είναι μεγαλύτερη αυτής του Ν1
Vwr
N, > Nz ①b. οι τάσεις κατωφλίου των Ν1 και Ν2 είναι ίσες
c. η τάση κατωφλίου του Ν1 είναι μεγαλύτερη αυτής του Ν2
Cmos ofay d. η τάση VSB του Ν2 είναι ίση με 0
.

Er ER 2. CMOS πύλη NAND 4 εισόδων υλοποιείται με αναστροφέα αναφοράς

a. Τα PMOS είναι 4 φορές μικρότερα αυτών του αναστροφέα αναφοράς
b. Ta ΝΜΟΣ είναι 4 φορές μικρότερα αυτών του αναστροφέα αναφοράς

§
c. Τα NMOS είναι 4 φορές μεγαλύτερα αυτών του αναστροφέα αναφοράς
d. Τα PMOS δεν αλλάζουν μέγεθος αυτών του αναστροφέα αναφοράς

2
3. Σε CMOS αναστροφέα με Kn=Kp=80 μA/V , VDD=3.3 V, Vtn=-Vtp=0.4 V, η τιμή του Vi για
Vo=0.4 V είναι
a. 2.35 V V, = VDDTVTPTVTNTKRZ
Firm
:#
b. 1.89 V
c. 1.32 V
d. 1.54 V "
f
rotifer am " →
Nde
m
Tres
4. Σε αναστροφέα CMOS όταν αυξηθεί το KR
Kherson )
a. ελαττώνεται το NMH

Mother b. αυξάνει το NMH

;
Oc. Παραμένει σταθερό το NMH
d. Παραμένει σταθερό το NMH αλλά μικραίνει το NML

5. Για NMOS inverter με φορτίο αντίσταση ισχύουν τα ακόλουθα:

Kr
a. Η τιμή του KnRL επηρεάζει κυρίως την ταχύτητα

Vh1
←Ob. Η αύξηση του K R αυξάνει τα περιθώρια θορύβου
n L
c. Η τιμή του KnRL επηρεάζει κυρίως τα περιθώρια θορύβου
d. Η αύξηση του KnRL μειώνει την κλίση της χαρακτηριστικής μεταφοράς.

6. Συγκρίνοντας τις καθυστερήσεις tPHL και tPLH στους διάφορους NMOS inverters
ισχύουν:
a. Ο αναστροφέας με φορτίο αντίσταση είναι ο πιο γρήγορος
b. Ο αναστροφέας με φορτίο pseudo-NMOS εχει το μεγαλύτερο tPLH
 c. Το φαινόμενο σώματος δεν μεταβάλλει την ταχύτητα στους αναστροφείς
που επηρεάζονται απ’ αυτό

j O
d. Οι χρόνοι tPHL και tPLH για τον αναστροφέα με φορτίο pseudo-NMOS έχουν
συγκρίσιμες τιμές

7. Έστω ο παρακάτω ασύγχρονος απαριθμητής Βρείτε τι είδους απαρίθμηση εκτελεί εάν

τα FFs είναι positive edge triggered και τι θα συμβεί εάν αλλάξουν οι συνδέσεις ώστε σε
κάθε είσοδο clock να συνδέεται το Q’ κάθε προηγούμενης βαθμίδας

O
a) Εκτελεί κατερχόμενη απαρίθμηση και αν αλλάξουν οι συνδέσεις τότε αλλάζει σε
ανερχόμενη απαρίθμηση
b) Εκτελεί ανερχόμενη απαρίθμηση και αν αλλάξουν οι συνδέσεις τότε αλλάζει σε
κατερχόμενη απαρίθμηση

c) Εκτελεί ανερχόμενη απαρίθμηση και αν αλλάξουν οι συνδέσεις τότε η απαρίθμηση

γίνεται ακανόνιστη
d) Δεν ισχύει τίποτε από τα παραπάνω
* '

r
f 010
8. Έστω ότι έχετε στην διάθεσή σας έναν 4-bit ασύγχρονο απαριθμητή, του οποίου τα
-
t ¥ rg
Flip- Flops είναι εναλλάξ positive και negative edge triggered με το LSB Flip-Flop (FF0)
±
Is ¥ E να είναι positive edge triggered. Βρείτε τι είδους συνδέσεις πρέπει να υπάρχουν
-

Es
-

Et μεταξύ των εξόδων Q, Q’ (Q’=συμπληρωματική έξοδος του Q) ενός σταδίου και της
εισόδου clock του επόμενου για να εκτελεί ανερχόμενη απαρίθμηση
E i
O
-

a. Οι έξοδοι Q0, Q1’, Q2 πρέπει να συνδέονται στις εισόδους clocks των FF1 FF2 και FF3
*
"
E
b. Οι έξοδοι Q0, Q2 πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3 και η

it?
g έξοδος Q1’ στην είσοδο clock του FF2
c) Οι έξοδοι Q1’, Q2’ πρέπει να συνδέονται στις εισόδους clocks των FF2 και FF3 και η
έξοδος Q0 στην είσοδο clock του FF1
d) Οι έξοδοι Q0’, Q2’ πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3 και η
έξοδος Q1 στην είσοδο clock του FF2)

f- FO
÷#¥÷t¥ FF
9. Εάν θέλουμε να χρησιμοποιήσουμεI απαριθμητή σε εφαρμογή όχι ιδιαίτερης ακρίβειας
, η οποία δεν θέλουμε να λειτουργεί σε ιδιαίτερα υψηλή συχνότητα, και θέλουμε να
χρησιμοποιήσουμε όσο το δυνατόν λιγότερο hardware τι απαριθμητή θα
χρησιμοποιήσουμε?
 a. ) Σύγχρονο απαριθμητή
O
b. Ασύγχρονο απαριθμητή
c. Απαριθμητή μεικτής λογικής-μερικώς σύγχρονο-μερικώς ασύγχρονο
d. Οι προδιαγραφές δεν μπορούν να ικανοποιηθούν ούτε από σύγχρονο ούτε
από ασύγχρονο απαριθμητή
= i

* a
10. Έστω ασύγχρονος 4-bit απαριθμητής ανερχόμενης απαρίθμησης του οποίου τα FFs
013 Q2 Qi Ko διαθέτουν μόνον LOAD είσοδο η οποία ενεργοποιείται με «1» οπότε και F ET
O
O O l l 3 φορτώνονται τα δεδομένα που βρίσκονται στις αντίστοιχες preset εισόδους των FFs. N
o
j
Με βάση αυτά αν θέλουμε να εκτελούνται δύο άλματα, από 3-> 5 και από 8-> 12, τι
O l O O 4
από τα παρακάτω ισχύει σχετικά με την ενεργοποίηση των LOADs? A e
01 0 I a. Σύνδεση των εξόδων των AND ανίχνευσης του «3» και του «8» σε μία πύλη ie
dd H
Thorsen
x
xx NAND η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs Seo
-
- - -
-
b. Σύνδεση των εξόδων των AND ανίχνευσης των «3 και «8» σε μία πύλη NOR η
- -

I O O O 8 έξοδος της οποίας τροφοδοτεί τα LOADS των FFs

5
10 o l g O c. Σύνδεση των εξόδων AND ανίχνευσης του «3» και του «8» σε μία πύλη OR η
E
έξοδος της οποίας τροφοδοτεί τα LOADS των FFs
O O 12 I
l l
d. Σύνδεση των εξόδων ΝAND ανίχνευσης του «3» και του «8» σε μία πύλη OR >
FORCE X STOP
y η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs f
A⑦ NANDO
11. Έστω ένας σύγχρονος 3 bit απαριθμητής ανερχόμενης απαρίθμησης με εξόδους Qi,
i=0,…, k-1 , Γνωστού όντος ότι για να εκτελέσει ένας σύγχρονος απαριθμητής ένα άλμα
από μία κατάσταση α σε μία κατάσταση β (α β) αυτό μεταφράζεται σε μία σειρά από
απαγορεύσεις ή/και επιβολές αλλαγής των εξόδων του στο επόμενο ρολόι (από την

Q2 Q Ro κατάσταση “α”), βρείτε τι ισχύει εάν θέλουμε ο απαριθμητής να εκτελέσει άλμα από
.
την κατάσταση “4” (Q2, Q1, Q0)= (1,0,0) στην κατάσταση “6” (Q2, Q1, Q0)=(1,1,0), 4 6,
όπου Q0=LSB
r O Ou
a. Θα πρέπει να λάβουν χώρα επιβολές αλλαγής στις εξόδους Q1 και Q2 (στο
l o l S επόμενο ρολόι μετά την κατάσταση a)

l l O 60
b. BΘα πρέπει να λάβει χώρα απαγόρευση αλλαγής της εξόδου Q0 και επιβολή
αλλαγής στην έξοδο Q1 (στο επόμενο ρολόι μετά την κατάσταση a)
c. Θα πρέπει να λάβουν χώρα απαγορεύσεις αλλαγής στις εξόδους Q0 και Q1
X FORE# Top
(στο επόμενο ρολόι μετά την κατάσταση a)
d. Θα πρέπει να λάβει χώρα απαγόρευση αλλαγής της εξόδου Q0 και επιβολή
αλλαγής στην εξοδο Q2 (στο επόμενο ρολόι μετά την κατάσταση a)
 1. Η πολύ μεγάλη τιμή του tR (rise time) για αναστροφέα κορεσμένου φορτίου οφείλεται:

:(
a. Στο φαινόμενο σώματος
b. Στο χαμηλότερο VH σε σύγκριση με τους υπόλοιπους αναστροφείς
c. Στη διαφορά ροής ρεύματος στο φορτίο σε σύγκριση με τους υπόλοιπους
αναστροφείς
d. Στα μικρότερα περιθώρια θορύβου

2. Για NMOS αναστροφέα με φορτίο τρανζιστορ depletion μετάθεση της χαρακτηριστικής

μεταφοράς (VTC) προς τα δεξιά σημαίνει:
a. Ελάττωση της τιμής της VM
b. Ελάττωση της τιμής της VIH
c. Ελάττωση της τιμής του KR
d. Η Vo πλησιάζει το 0 για μικρότερες τιμές της Vi

2
3. Σε αναστροφέα NMOS με αντίσταση έχουμε VDD=3 V, W/L=5, Kn’=60 μA/V , VTN =0.5 V.
Εάν για Vi=3V η τιμή της Vo=0,1 V, τότε η τιμή της αντίστασης R είναι:
6.151 -

TR a. 20.5 KΩ
Vol Vdd ID R
D= Vddj!
-

61,22 ke
- - -

b. 39.5 ΚΩ
.

R ¥020 c. 63.8 ΚΩ
(E)
-
-
'
ku
eggs
so kn
guarding
-

d. 50.2 ΚΩ
-7,35-10
-

-
'
60.10-6 Sfr Vat '
-

,
-
, .

t 4. Αύξηση του λόγου W/L στα transistors διακόπτη και φορτίου σε NMOS inverter εχει ως
αποτέλεσμα:
Larco
a. μεγαλύτερο delay και μεγαλύτερη κατανάλωση

:
b. μικρότερο delay και μεγαλύτερη κατανάλωση
c. μικρότερο delay και μικρότερη κατανάλωση
d. μεγαλύτερο delay και μικρότερη κατανάλωση

5. Σε αναστροφέα NMOS με κορεσμένο φορτίο έχουμε κατανάλωση 0.2mW για (W/L)S

=4.5/1 και (W/L)L = 1/1.6. Για να μειωθεί η κατανάλωση στο μισό χωρις άλλες αλλαγές
θα πρέπει οι διαστάσεις των τρανζίστορς να γίνουν:
a. (W/L)S= 9/1, (W/L)L=1/3.2
b. (W/L)S = 2.25/1, (W/L)L =1/3.2
c. (W/L)S = 9/1, (W/L)L =1/0.8
d. (W/L)S = 2.25/1, (W/L)L =1/0.8

ii. in His -

-
'

T I ⇐ little
-
-
'

Eh :-( Ellie ,
'
Eli .
→
 6. Για τον pseudo-NMOS Inverter ισχύουν τα εξής:
a. Εχει χειρότερες επιδόσεις όσον αφορά την ταχύτητα σε σύγκριση με τους
υπόλοιπους αναστροφείς
° b. Συνδυάζει μεγαλύτερη ταχύτητα με τη μικρότερη περιοχή ολοκλήρωσης
c. Εχει συγκρίσιμα περιθώρια θορύβου με τον αναστροφέα κορεσμένου
φόρτου
d. Η χαρακτηριστική μεταφοράς είναι κάθετη στην περιοχή που και τα δύο
transistor είναι στον κόρο (SAT-SAT).
IF EET
7. Έστω ότι έχετε στην διάθεσή σας έναν σύγχρονο απαριθμητή ανερχόμενης
etTETTEH απαρίθμησης, ο οποίος αποτελείται εξ’ ολοκλήρου από positive edge triggered FFs (Flip
et IT Flops) . Εξηγήσατε πως επηρεάζεται η απαρίθμηση εάν αλλάξουμε σε negative edge
triggered μόνον το LSB FF (το FF0)
Oa. Αλλάζει η φορά της απαρίθμησης σε κατερχόμενη

f
b. Δεν αλλάζει η φορά της απαρίθμησης
c. Αλλάζει ακανόνιστα φορά (εναλλάσσεται σε άνω-κάτω απαρίθμηση με τυχαίο
roti τρόπο)
d. Αλλάζει διαδοχικά φορά (εναλλάσσεται σε άνω-κάτω απαρίθμηση σε κάθε
κύκλο ρολογιού)

lo e
→ f ft
r r old
8. Έστω ότι έχετε στην διάθεσή σας έναν 4-bit ασύγχρονο απαριθμητή, του οποίου τα
δύο πρώτα Flip- Flops (FFO, FF1) είναι negative και τα δύο υπόλοιπα (FF2, FF3 ) είναι
OT.

8¥ rg positive edge triggered. Βρείτε τι είδους συνδέσεις πρέπει να υπάρχουν μεταξύ των
-

E s e e Q → f- F 2
,

it
-

εξόδων Q, Q’ (Q’=συμπληρωματική έξοδος του Q) ενός σταδίου και της εισόδου clock
I
f
es Et του επόμενου για να εκτελεί κατερχόμενη απαρίθμηση
Qz → Ff 3
a. Οι έξοδοι Q0’, Q1’ πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF2

17mm
E i και η έξοδος Q2 στην είσοδο clock του FF3)
÷ b. BΟι έξοδοι Q0, Q2 πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3 .

και η έξοδος Q’1 στην είσοδο clock του FF2

I
: c. Οι έξοδοι Q1’, Q2’ πρέπει να συνδέονται στις εισόδους clocks των FF2 και FF3
και η έξοδος Q0 στην είσοδο clock του FF1
d. Οι έξοδοι Q0, Q2 πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3
..

και η έξοδος Q’1 στην είσοδο clock του FF2

9. Σχετικά με τα πλεονεκτήματα/μειονεκτήματα σύγχρονων και ασύγχρονων

απαριθμητών τι από τα παρακάτω ισχύει ?

° a. Ένας σύγχρονος απαριθμητής μπορεί να δουλέψει σε σχετικά υψηλές

συχνότητες έχει καλή ακρίβεια αλλά χρειάζεται περισσότερο hardware από ότι
ένας ασύγχρονος απαριθμητής
 b. Ένας ασύγχρονος απαριθμητής χρειάζεται λιγότερο hardware από ότι ένας
σύγχρονος δε δουλεύει σε ιδιαίτερα υψηλές συχνότητες έχει όμως καλή
ακρίβεια
c. Ένας σύγχρονος απαριθμητής μπορεί να δουλέψει σε σχετικά υψηλές
συχνότητες , χρειάζεται περισσότερο hardware από ότι ένας ασύγχρονος
απαριθμητής αλλά δεν έχει τόσο καλή ακρίβεια όσο ο ασύγχρονος
απαριθμητής
d. Δεν ισχύει τίποτε από τα παραπάνω

10. Έστω ασύγχρονος 4-bit απαριθμητής ανερχόμενης απαρίθμησης του οποίου τα FFs
διαθέτουν μόνον LOAD είσοδο η οποία ενεργοποιείται με «0» οπότε και
φορτώνονται τα δεδομένα που βρίσκονται στις αντίστοιχες preset εισόδους των FFs.
Με βάση αυτά αν θέλουμε να εκτελούνται δύο άλματα, από 5-> 8 και από 10-> 12, τι
από τα παρακάτω ισχύει με την ενεργοποίηση των LOADs?
a. Σύνδεση των εξόδων των AND ανίχνευσης των «5» και «10» σε μία πύλη
NAND η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs
b. Σύνδεση των εξόδων των AND ανίχνευσης των «5» και «10» σε μία πύλη NOR
η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs

O c. Σύνδεση των εξόδων ΝAND ανίχνευσης των «5» και «10» σε μία πύλη OR η
έξοδος της οποίας τροφοδοτεί τα LOADS των FFs
d. Σύνδεση των εξόδων των NAND ανίχνευσης των «5» και «10» σε μία πύλη
NAND η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs

l
11. Έστω ένας σύγχρονος 3 bit απαριθμητής ανερχόμενης απαρίθμησης με εξόδους Qi,
.

i=0,…, k-1 , Γνωστού όντος ότι για να εκτελέσει ένας σύγχρονος απαριθμητής ένα άλμα
από μία κατάσταση α σε μία κατάσταση β (α β) αυτό μεταφράζεται σε μία σειρά από
απαγορεύσεις ή/και επιβολές αλλαγής των εξόδων του στο επόμενο ρολόι (από την
κατάσταση “α”,) βρείτε τι ισχύει εάν θέλουμε ο απαριθμητής να αρχίζει την μέτρησή
του από την κατάσταση “5” (Q2, Q1, Q0)= (1,0,1) –άλμα από (1,1,1) (1,0,1)- όπου
Q0=LSB
a. Θα πρέπει να λάβουν χώρα επιβολές αλλαγής στις εξόδους Q1 και Q2 (στο
επόμενο ρολόι μετά την κατάσταση a)
b. Θα πρέπει να λάβει χώρα απαγόρευση αλλαγής της εξόδου Q0 και επιβολή
αλλαγής στην εξοδο Q2 (στο επόμενο ρολόι μετά την κατάσταση a)
c. Θα πρέπει να λάβουν χώρα απαγορεύσεις αλλαγής στις εξόδους Q0 και Q2 DE
bpf
(στο επόμενο ρολόι μετά την κατάσταση a)
d. Θα πρέπει να λάβει χώρα απαγόρευση αλλαγής της εξόδου Q2 και επιβολή
αλλαγής στην εξοδο Q0 (στο επόμενο ρολόι μετά την κατάσταση a)
Varda
count down father 0,000
117
7- → S qua, Eron → 101
' l l

µ
' '

÷:!.si lois
'

Xstopx
 1. Η κλίση της χαρακτηριστικής μεταφοράς (VTC) ενός αναστροφέα με κορεσμένο φορτίο
στην περιοχή SAT/SAT: '

reaffirm cyber
a. Είναι ίση με KR
b. Είναι ίση με 1/ KR b. rely on
neutron
c. είναι ίση με την τετραγωνική ρίζα του KR
0
d. Δεν είναι σταθερή

2. Τάση εισόδου μεταξύ VIL και VOL VOL θεωρείται

✓ Tw
a. Λογική στάθμη 1
b. Λογική στάθμη 0 Eihl U
olio
c. Απροσδιόριστο
t " Mam O -
I
d. Τίποτα από τα παραπάνω

3. Όταν το κύριο φορτίο ενός αναστροφέα CMOS είναι η χωρητικότητα της επόμενης
βαθμίδας η καθυστέρηση του inverter είναι ανάλογη
°a. Του λόγου W/L
b. Του μήκους L
2
c. Του L
d. Τίποτα από τα παραπάνω

Hulu 4. Σε αναστροφέα με NMOS και φορτίο αντίσταση, αν αυξηθεί το φορτίο R

2040120 R a. Αυξάνεται η κλίση της χαρακτηριστικής VTC
b. Ελαττώνεται το VM
Oc. Αυξάνεται το VIH
d. Αυξάνεται το VOL

5. Αν η καθυστέρηση μετάδοσης ενός CMOS αναφοράς για φορτίο C=1pF είναι 3nsec η
καθυστέρηση ενός αναστροφέα με τρανζίστορ τετραπλάσιου μεγέθους και φορτίο 2 pF
είναι
a. 3 nsec C xraidego K-
Iuoiieims Ipa L
,

O b. 6 nsec
c. 1.5 nsec f. = Ttpu+tpEH
d. 4.5 nsec 2

2
6. Η τιμή του {W/L)n για αναστροφέα CMOS με Κn’=100 μΑ/V , τPHL= 250 psec, VDD=2.5 V,

Ron
-

-
52983 VTN=-VTP=0.6 V, φορτίο C=0.4 pF είναι:
a. 3.8
b. 9.2

Thilo ,
'
- -
i
O
c.
d.
11.7
7.1

Iran C
 7. Έστω ασύγχρονος απαριθμητής ανερχόμενης απαρίθμησης ο οποίος αποτελείται από
positive edge triggered FFs. Εάν αντικαταστήσουμε όλα τα FFs με αντίστοιχα latches (τα
οποία ενεργοποιούνται δηλ. καθ’ όλη την διάρκεια που το clock στο αντίστοιχο FF είναι
«1») τι ισχύει από τα παρακάτω?
a. Δεν επηρεάζεται η απαρίθμηση
b. Αλλάζει φορά η απαρίθμηση
O c. Δεν μπορεί να υπάρξει σωστή απαρίθμηση λόγω του φαινομένου του rat race
(για j,k =1)
d. Δεν ισχύει τίποτε από τα παραπάνω

D- or 8. Έστω ότι έχετε στην διάθεσή σας έναν 4-bit ασύγχρονο απαριθμητή, του οποίου τα
q 9010 δύο πρώτα Flip- Flops (FFO, FF1) είναι positive και τα δύο υπόλοιπα (FF2, FF3 ) είναι
P
e.
s 't
gg negative edge triggered. Βρείτε τι είδους συνδέσεις πρέπει να υπάρχουν μεταξύ των
-

t s e t εξόδων Q, Q’ (Q’=συμπληρωματική έξοδος του Q) ενός σταδίου και της εισόδου clock
-

of I t
-

one
es
ji of του επόμενου για να εκτελεί κατερχόμενη απαρίθμηση
et a. Οι έξοδοι Q0, Q2 πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3
o
S
o
s
και η έξοδος Q’1 στην είσοδο clock του FF2
I w
b. Οι έξοδοι Q0, Q2 πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3
* a

s
'
C.
§ και η έξοδος Q1’ στην είσοδο clock του FF2
o
S e w
c. Οι έξοδοι Q1’, Q2’ πρέπει να συνδέονται στις εισόδους clocks των FF2 και FF3

E
: και η έξοδος Q0 στην είσοδο clock του FF1
d. Οι έξοδοι Q0’, Q2’ πρέπει να συνδέονται στις εισόδους clocks των FF1 και FF3
και η έξοδος Q1 στην είσοδο clock του FF2)

9. Εάν θέλουμε να χρησιμοποιήσουμε απαριθμητή σε εφαρμογή η οποία θέλουμε να

λειτουργεί σε σχετικά υψηλή συχνότητα, καλής ακρίβειας, και δεν πειράζει να
χρησιμοποιήσουμε και λίγο παραπάνω hardware τι απαριθμητή θα
χρησιμοποιήσουμε?
Oa. Σύγχρονο απαριθμητή
b. Ασύγχρονο απαριθμητή
c. Απαριθμητή μεικτής λογικής-μερικώς σύγχρονο-μερικώς ασύγχρονο

d. Οι προδιαγραφές δεν μπορούν να ικανοποιηθούν ούτε από σύγχρονο ούτε

από ασύγχρονο απαριθμητή

10. Έστω ασύγχρονος 4-bit απαριθμητής κατερχόμενης απαρίθμησης του οποίου τα FFs
διαθέτουν μόνον LOAD είσοδο η οποία ενεργοποιείται με «1» οπότε και
φορτώνονται τα δεδομένα που βρίσκονται στις αντίστοιχες preset εισόδους των FFs.
Με βάση αυτά αν θέλουμε να εκτελούνται δύο άλματα, από 11-> 9 και από 7-> 5, τι
από τα παρακάτω ισχύει με την ενεργοποίηση των LOADs?
a. Σύνδεση των εξόδων των AND ανίχνευσης του «11» και του «7» σε μία πύλη
NAND η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs
 > Avixueooy BIRD LOAD I
" "

(
F:-#
" "
" "" °

b. Σύνδεση των εξόδων των AND ανίχνευσης των «11» και «7» σε μία πύλη NOR
η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs
c. Σύνδεση των εξόδων ΝAND ανίχνευσης του «11» και του «7» σε μία πύλη OR
η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs
same
result
0 d. Σύνδεση των εξόδων των NAND ανίχνευσης του «11» και του «7» σε μία
πύλη NAND η έξοδος της οποίας τροφοδοτεί τα LOADS των FFs

11. Έστω ένας σύγχρονος 3 bit απαριθμητής κατερχόμενης απαρίθμησης με εξόδους Qi,
i=0,…, k-1 , Γνωστού όντος ότι για να εκτελέσει ένας σύγχρονος απαριθμητής ένα άλμα
από μία κατάσταση α σε μία κατάσταση β (α β) αυτό μεταφράζεται σε μία σειρά από
απαγορεύσεις ή/και επιβολές αλλαγής των εξόδων του στο επόμενο ρολόι (από την
κατάσταση “α”), βρείτε τι ισχύει εάν θέλουμε ο απαριθμητής να εκτελέσει άλμα από
t την κατάσταση “5” (Q2, Q1, Q0)= (1,0,1) στην κατάσταση “2” (Q2, Q1, Q0)=(0,1,0),5 2,
όπου Q0=LSB
S→2 O
a. Θα πρέπει να λάβουν χώρα επιβολές αλλαγής στις εξόδους Q1 και Q2 (στο
επόμενο ρολόι μετά την κατάσταση a)
b. Θα πρέπει να λάβει χώρα απαγόρευση αλλαγής της εξόδου Q0 και επιβολή

io.gl:
αλλαγής στην εξοδο Q2 (στο επόμενο ρολόι μετά την κατάσταση a)
1015 c. Θα πρέπει να λάβουν χώρα απαγορεύσεις αλλαγής στις εξόδους Q0 και Q1
(στο επόμενο ρολόι μετά την κατάσταση a)
d. Θα πρέπει να λάβει χώρα απαγόρευση αλλαγής της εξόδου Q2 και επιβολή
αλλαγής στην έξοδο Q0 (στο επόμενο ρολόι μετά την κατάσταση a)

portporcex