CHƯƠNG 5

TRANSISTOR HIỆU ỨNG TRƯỜNG

(FET: FIELD EFFECT TRANSISTORS)
5.1 GIỚI THIỆU
Trong chương này ta giới thiệu một loại transistor thứ hai: transistor hiệu
ứng trường (FET). Cũng tương tự như transistor tiếp giáp (BJT) ta đã học
ở chương 4, FET cho phép người dùng điều khiển dòng điện bằng một
tín hiệu khác. Điểm khác biệt chính là tín hiệu điều khiển FET là một
điện áp trong khi tín hiệu điều khiển BJT là một dòng điện. Một điểm
khác biệt nữa là ngõ vào điều khiển FET (được gọi là cực cổng) có tổng
trở ngõ vào cao hơn tổng trở ngõ vào cực B của BJT. Thật vậy, tổng trở
cực cổng ở chế độ DC đối với FET thay đổi từ vài megaohm (M) tới
các giá trị đáng kinh ngạc lớn hơn 1014. Tổng trở ngõ vào cao là một
đặc điểm mong muốn làm đơn giản hóa việc phân tích mạch.
BJT có ba chân : cực C (cực thu), cực B (cực nền) và cực E (cực
phát). Các chân tương ứng đối với FET được gọi là cực D (cực tháo), cực
cổng (cực G), và cực S (cực nguồn). Vài loại FET có một chân thứ tư
được gọi là chân đế (bulk). BJT chỉ có hai loại với cực tính ngược là loại
npn và loại pnp. FET thì đa dạng hơn. Ngoài cặp cực tính (được gọi là
kênh n và kênh p), có những dạng khác nhau về cấu tạo cực cổng (loại
tiếp giáp và loại oxide kim loại), và loại kích tạp (loại hiếm và loại tăng).
Về mặt phân tích, chúng rất giống nhau, vì vậy ta sẽ không khảo sát mỗi
loại riêng rẽ. Tương tự như ta đã làm với BJT, ta sẽ tập trung vào một
loại cực tính (kênh n) vì loại cực tính khác chỉ bao gồm việc hoán đổi cực
n và cực p và thay đổi dấu điện áp và chiều dòng điện.
Khi so sánh với BJT, FET vừa có ưu điểm vừa có nhược điểm. Như
đã đề cập ở trên, FET có tổng trở cực cổng rất cao làm cho chúng trở nên
lý tưởng như mạch đệm (buffer) hay tầng ngõ vào đối với một mạch
phức tạp. Chúng cũng không nhạy đối với sự biến thiên nhiệt độ và rất
thích hợp với khả năng tích hợp lớn trong chế tạo vi mạch. Tuy nhiên,
mạch khuyếch đại FET có độ lợi thấp hơn của BJT cùng công suất. Cấu
tạo cực cổng bằng bản cực oxide kim loại của FET dễ bị hư hỏng với
điện trường tĩnh, điều này có nghĩa là bạn có thể làm hư transistor một
cách đơn giản bằng cách sờ vào nó. Cuối cùng, việc sàn xuất ra FET đòi
hỏi nhiều thông số hơn BJT, do đó việc thiết kế mạch với qui mô lớn trở
nên khó khăn và yêu cầu kỹ năng cao.
5.2 LÝ THUYẾT CƠ SỞ CỦA FET
5.2.1 TRANSISTOR JFET (JUNCTION FET)
Ta xét đầu tiên transistor JFET. Loại JFET kênh n được trình bày
trong hình 5.1 với điện áp phân cực tiêu biểu. Cực cổng của linh kiện là
một miếng bán dẫn loại p được đặt trên một miếng bán dẫn loại n lớn

122
hơn. Hai đầu tận cùng của bán dẫn loại n được gọi là cực S và cực D, và
miền bao quanh mối nối p-n được gọi là kênh (channel). Dòng điện đi
vào cực D, đi qua kênh và thoát ra khỏi cực S. Vì dòng điện đi qua một
vật liệu duy nhất, đặc tuyến I-V giữa dòng điện cực D (Id) và điện áp
giữa cực D và S (Vds) là đặc tuyến của một điện trở (tức là tuyến tính).
Tuy nhiên, tính chất này được biến đổi khi một điện áp được đưa vào cực
cổng hay khi điện áp Vds quá lớn.

Hình 5.1 Một JFET kênh n với điện áp phân cực tiêu biểu
Như được trình bày trong hình, cực tính của điện áp đặt vào giữa cực
G và cực S (Vgs) là cực tính sao cho phân cực ngược mối nối p-n của linh
kiện. Như được ghi chú trong chương 3, một mối nối p-n phân cực ngược
cho dòng điện đi qua rất ít, và đây là lý do tại sao tổng trở ngõ vào cực
cổng của linh kiện rất cao. Cũng cần nhớ lại rằng có một miền hiếm ở
vùng lân cận của mối nối p-n tại đó mật độ của các hạt tải điện tích suy
giảm một cách đáng kể, và kích thước miền hiếm tăng lên khi phân cực
ngược. Do đó, khi điện áp Vgs trở nên âm hơn, miền hiếm mở rông hơn
vào trong kênh, làm giảm đáng kể tiết diện của nó. Vì giá trị điện trở của
một vật liệu biến thiên tỉ lệ nghịch với tiết diện (so sánh với phương trình
(1.6) trong chương 1), điều này làm giảm dòng điện cực D và độ dốc của
đường đặc tính I-V.
Tuy nhiên, câu chuyện không kết thúc tại đây. Điện thế của kênh so
với cực S biến thiên từ zero tới Vds khi ta di chuyển hoàn toàn qua kênh
từ cực S tới cực D. Do đó, phân cực ngược mối nối p-n và việc mở rộng
miền hiếm cũng làm thay đổi theo vị trí. Điều này được hiển thị trong
hình 5.1 bằng đường đứt đoạn biểu diễn biên giới của miền hiếm.
Nếu phân cực ngược mối nối p-n tại một vị trí nào đó vừa đủ, miền
hiếm sẽ mở rộng qua toàn bộ kênh và biên giới sẽ chạm tới đáy của kênh.
Đây được gọi là điểm bão hòa hay điểm tắt nghẽn (pinchoff). Nếu điện
áp Vds tăng lên sau bão hòa, dòng điện cực D giữ nguyên không đổi,
phản ánh một sự cân bằng giữa điện áp tăng và tính dẫn điện giảm của
kênh.
123
 Một họ đặc tuyến I-V tiêu biểu minh họa đặc điểm này được cho
trong hình 5.2 và đồng thời cũng dùng để giới thiệu thêm một số thuật
ngữ. Những đường cong khác biểu diễn những giá trị khác của điện áp
Vgs, tất cả được vẽ bên trên giá trị ngưỡng Vt , giá trị của Vgs làm giảm
dòng cực D về zero đối với tất cả giá trị Vds .Với Vds nhỏ, các đường
cong trở thành tuyến tính, nhưng đường cong bên trên đạt giá trị cực đại
Id(sat) tại điện áp Vds(sat). Biên giới của miền tuyến tính này (linear region)
(cũng gọi là miền điện trở hay miền không bão hòa) được hiển thị bằng
đường đứt đoạn. Đối với các giá trị Vds > Vds(sat), dòng cực D có giá trị
không đổi. Đây được gọi là miền bão hòa (saturation region) (cũng còn
gọi là miền tích cực hay miền tắt nghẽn). Mặc dù không được trình bày
trong hình 5.2, đối với điện áp Vds khá lớn ta đi vào một miền đánh thủng
tại đó dòng cực D tăng lên theo độ dốc đứng.

Hình 5.2 Họ đặc tuyến I-V của FET

Các đường đặc tính cũng có thể được biểu diễn bằng một hệ thống
các phương trình mạch tương đương. Giá trị bão hòa của điện áp giữa
cực D và cực S đối với điện áp giữa cực G và cực S cho sẵn được xác
định như sau:
Vds(sat) = Vgs - Vt (5.1)
ở đây Vt là điện áp ngưỡng được cho trước. Trong miền tuyến tính tại đó
Vds < Vds(sat) , dòng điện cực D được tính bởi phương trình sau:
Id = K[2(Vgs – Vt) – Vds]Vds = K[2Vds(sat) – Vds]Vds (5.2)
124
ở đây K là hằng số. Từ phương trình này ta có thể thấy rằng một quan hệ
tuyến tính gần đúng giữa Id và Vds yêu cầu phải có Vds << Vds(sat). Cuối
cùng, trong miền bão hòa tại đó Vds < Vds(sat), ta có:
Id = Id(sat) = K(Vgs – Vt)2 = KVds(sat)2 (5.3)
Ký hiệu đối với cả hai loại FET kênh n và kênh p được trình bày
trong hình 5.3. Mũi tên biểu diễn diode được hình thành bởi mối nối
transistor. Một điểm cần phải ghi nhớ là trong JFET mối nối này thường
được phân cực ngược.

Hình 5.3 Ký hiệu JFET kênh n (trái) và JFET kênh p (phải)

5.2.2 TRANSISTOR MOSFET (METAL OXIDE
SEMICONDUCTOR FET)
Loại FET thứ hai ta sẽ khảo sát là transistor MOSFET. Các transistor
này được chia thành loại tăng (enhancement) và loại hiếm (depletion).
MOSFET kênh n loại tăng và loại hiếm được trình bày trong hình 5.4 và
hình 5.5 tương ứng với điện áp phân cực tiêu biểu. Tương tự như JFET,
tên gọi của linh kiện này liên quan đến cấu trúc của cực cổng. Đối với
MOSFET, chân cực cổng của linh kiện nối với một lớp kim loại hay vật
liệu có tính dẫn điện cao khác. Lớp kim loại được đặt trên một lớp oxide
Silicon hay vật liệu cách điện khác, lớp này lần lượt được đặt trên chất
bán dẫn. Vì vật liệu cách điện, cực cổng cách điện với chất bán dẫn và có
tổng trở ngõ vào DC rất cao.

Hình 5.4 MOSFET kênh n loại tăng với điện áp phân cực tiêu biểu

125
Hình 5.5 MOSFET kênh n loại hiếm với điện áp phân cực tiêu biểu
Để tìm hiểu hoạt động của MOSFET, hãy xét hình 5.4. Cực s và cực
D được nối tới hai miếng bán dẫn loại n, cả hai miếng này được cắm vào
một chân đế bán dẫn loại p. Không có một điện áp cực cổng, các mối nối
giữa chân đế và cực S và giữa chân đế và cực D hình thành hai diode
mắc ngược chiều nhau và không có dòng điện chạy từ cực D tới cực S.
Khi một điện áp dương được đưa vào cực cổng, các điện tử thiểu số trong
bán dẫn loại p bị hút vào miền cực cổng và hình thành một lớp cực tính
ngược (inversion layer). Các điện tử trong lớp cực tính ngược này cho
phép dòng điện chạy từ cực D tới cực S. Điện áp cực cổng càng lớn, càng
có nhiều điện tử trong lớp cực tính ngược và dòng cực D càng lớn. Loại
MOSFET này tại đó một kênh dẫn điện được tạo ra dưới tác động của
điện áp cực cổng, được gọi là MOSFET loại tăng (enhancement mode).
Ngược lại, MOSFET loại hiếm trình bày trong hình 5.5 có sẵn một
kênh dẫn điện thường trực giữa cực S và cực D, vì vậy dòng điện cực D
sẽ chạy ngay cả khi điện áp cực cổng bằng zero. Khi một điện áp âm
được đặt vào, các điện tử trong kênh này bị đẩy, làm khan hiếm dòng hạt
tải điện tích và làm giảm dòng cực D. Thêm vào tính linh hoạt của linh
kiện này là một điện áp cực cổng dương sẽ hút các điện tử di chuyển trên
kênh và làm tăng dòng cực D. Tính linh hoạt này gây xáo trộn về mặt
khái niệm: MOSFET loại hiếm có thể được hoạt động ở chế độ hiếm
(điện áp cực cổng âm) hay chế độ tăng (điện áp cực cổng dương), trong
khi đó MOSFET loại tăng chỉ có thể được hoạt động ở chế độ tăng.
Ký hiệu đối với MOSFET được minh họa trong hình 5.6 và hình 5.7. Có
sự đa dạng trong cách biểu diễn MOSFET, và trong mỗi hình ta trình bày
hai loại, một loại có tính đặc trưng hơn (hàng trên cùng) và một loại đơn
giản hơn (hàng dưới cùng). Đối với MOSFET loại tăng trong hình 5.6,
loại hàng trên cùng có một khe hở giữa cực D và cực S đặc trưng cho sự
vắng mặt kênh dẫn điện thường trực. Cùng hàng với sơ đồ này, ký hiệu
MOSFET loại hiếm trong hình 5.7 có một đường liền giữa cực D và cực
126
S. Một số MOSFET còn có một chân riêng cho chân đế (cũng còn gọi là
chân nền) và điều này được trình bày trong các ký hiệu hàng trên cùng.
Các ký hiệu hàng dưới cùng có ưu điểm là giống với các ký hiệu của
transistor lưỡng cực và phản ảnh một điều là chân đế thường được cột
chặt vào chân nguồn S.
Hình 5.6 Các ký hiệu cho các
MOSFET loại tăng kênh n (trái) và
kênh p (phải). Hàng thứ hai biểu
diễn dạng đơn giản hóa của ký
hiệu.

Hình 5.7 Các ký hiệu cho các

MOSFET loại hiếm kênh n (trái)
và kênh p (phải). Hàng thứ hai
biểu diễn dạng đơn giản hóa của
ký hiệu.

Tính đa dạng của transistor FET có thể dễ gây nản lòng khi tìm hiểu,
nhưng các dạng khác nhau này thực chất đều hoàn toàn giống nhau về
phương diện phân tích mạch. Đặc tuyến I-V trong hình 5.2 có thể áp
dụng cho bất kỳ FET nào ta đã trình bày, sự khác nhau duy nhất là các
giá trị Vgs được gán cho các đường cong. Đối với JFET kênh n, điện áp
ngưỡng luôn luôn âm và không có cách nào làm cho điện áp cực cổng
lớn hơn zero. Đối với MOSFET loại tăng kênh n, điện áp ngưỡng bằng
zero và các đường cong cao hơn sẽ tương ứng với các giá trị dương tăng
của Vgs. Đối với MOSFET loại hiếm kênh n, điện áp ngưỡng âm và một
giá trị zero của Vgs sẽ tương ứng với đường cong ở mức giữa. Các đường
cong cao hơn sẽ tương ứng với các giá trị dương của Vgs .
Một phương pháp đồ thị để thấy điều này là vẽ đồ thị đường cong
hàm truyền đối với các linh kiện khác nhau. Đường cong hàm truyền là
127
một đồ thị giữa dòng điện Id so với điện áp Vgs ứng với một giá trị cố
định của điện áp Vds trong miền bão hòa. Trong hình 5.8 ta đã vẽ các
đường cong hàm truyền đặc trưng cho ba loại FET đã được giới thiệu. Sự
phụ thuộc về tính năng được cho trong phương trình (5.3). Người học có
thể xác nhận rằng các đường cong này phản ảnh sự mô tả về thuộc tính
được trình bày bên trên.

Hình 5.8 Các đường cong hàm truyền đối với (từ trái qua phải) JFET,
MOSFET loại hiếm, và MOSFET loại tăng (tất cả đều là kênh n)
5.3 ỨNG DỤNG DC VÀ NGẮT DẪN
Tương tự như với BJT, đầu tiên ta xét công dụng của FET để tạo ra
chế độ làm việc DC hay chế độ điều khiển on-off qua dòng điện. Mạch
điện có liên quan được trình bày bằng cách dùng transistor JFET trong
hình 5.9, nhưng việc phân tích với MOSFET cũng tương tự. Ở đây Vdd là
điện áp nguồn không đổi và Vg là điện áp điều khiển, dùng để điều khiển
dòng điện qua điện trở Rd . Tương tự như phần trên, cả hai điện áp đều
được hiểu là so với mass.
Việc phân tích mạch điều khiển được đơn giản hóa bằng cách coi
FET là linh kiện điều khiển áp. Ta chỉ cần tìm điện áp giữa cực G và cực
S gọi là Vgs , và, vì cực S được nối mass, Vgs = Vg . Phân tích mạch cực
D ta có Vdd – IdRd – Vds = 0, ở đây Vds là điện áp giữa cực D và cực S của
FET. Giải phương trình để tìm Id ta có :

128
 (5.4)

Hình 5.9 Mạch ngắt dẫn dùng JFET

Một lần nữa, ta đối diện với một phương trình siêu việt
(transcendental equation) vì Id là một hàm phức tạp của Vds , nhưng ta có
thể đạt được một lời giải bằng đồ thị như trong hình 5.10. Việc phân tích
phương trình (5.4) cho ta giao điểm của trục y với đường tải là Vdd / Rd
và giao điểm với trục x là Vdd . Nghiệm số của phương trình (5.4) được
xác định bằng giao điểm của đường tải với đường cong đặc tính của
transistor ứng với giá trị đã biết Vgs .
Trong hình 5.10 ta đã đánh dấu các đường cong với các giá trị tiêu
biểu Vgs đối với JFET, MOSFET loại tăng (e-mosfet) và MOSFET loại
hiếm (d-mosfet) để nhấn mạnh đặc tính chung cũng như đặc tính riêng
khi sử dụng những linh kiện này. Giả sử, ta muốn chuyển đổi dòng điện
qua Rd từ trạng thái on sang trạng thái off. Để làm điều này với JFET thì
trong mạch điện điện áp điều khiển Vg phải chuyển từ zero (đối với Id on)
xuống khoảng - 6V (đối với Id off) . Giả sử bây giờ ta chỉ có sẵn điện áp
dương đối với Vg . Mạch này có thể được điều chỉnh sang tình huống này
bằng cách chỉ dùng e-mosfet thay vỉ JFET. Bây giờ +5V sẽ làm cho Id on
và 0V sẽ làm cho nó off. Cuối cùng, như lưu ý thường xuyên, thiết kế
mạch bị giới hạn bởi công suất định mức của FET được dùng và điểm
làm việc phải nằm bên trái của đường công suất cực đại được biểu diễn
bằng đường đứt đoạn.
5.4 MẠCH KHUYẾCH ĐẠI
Bây giờ ta chuyển sang ứng dụng của FET trong mạch khuyếch đại. Một
lần nữa, việc khai triển phân tích rất giống như đã được dùng đối với
mạch khuyếch đại BJT trong chương 4. Công việc đầu tiên là xác định
điểm làm việc DC của transistor ở phần chính giữa của miền bão hòa. Ta
sẽ dùng mạch phân cực DC vạn năng để hoàn thành điều này. Sau đó ta
sẽ khai triển mạch tương đương AC để mô tả các đại lượng biến thiên
xung quanh điểm làm việc. Mạch tương đương này lúc đó được dùng để
phân tích các dạng mạch khuyếch đại tiêu biểu và đạt được bốn đại lượng

129
(α, g, Zin ,và Zout) được yêu cầu đối với mạch tương đương hộp đen của
mạch khuyếch đại.

Hình 5.10 Giải bằng đồ thị mạch điện hình 5.9

5.4.1 MẠCH PHÂN CỰC DC VẠN NĂNG
Mạch phân cực DC được giới thiệu trong hình 5.11. Trong ví dụ này
ta đã dùng transistor e-mosfet, nhưng việc phân tích vẫn được dùng cho
bất kỳ transistor FET nào. Các mạch phân cực khác có thể có được từ
mạch này bằng cách điều chỉnh các giá trị điện trở (R=0 đối với điện trở
nối tắt và R=∞ đối với điện trở hở mạch hay bỏ trống)
Việc phân tích phần bên trái của mạch được đơn giản hóa bằng điện
trở ngõ vào rất cao của FET. Do đó, ta có thể bỏ qua dòng điện cực kỳ bé
đi vào cực cổng và có được điện áp phân cực cực cổng Vg từ phương
trình cầu phân thế

(5.5)
Tuy nhiên, transistor được điều khiển bằng điện áp giữa cực G và cực
S (Vgs) , không phải bằng điện áp Vg. Để đạt được điều này, ta bắt đầu ở
cực cổng và thực hiện phương trình mạch vòng áp tới mass, ta có kết quả
sau Vg – Vgs – IdRs = 0. Cần chú ý ở đây là vì thiếu dòng điện cực cổng,
dòng điện đi ra cực S bằng với dòng điện đi vào cực D, Id. Giải phương
trình để tìm Id ta có

130
 (5.6)
Thông thường, phương trình này có vẻ đơn giản nhưng dễ bị mắc lừa vì
Id là hàm của Vgs và Vds . Vì ta có ý định tìm kiếm điểm làm việc trong
miền bão hòa, sự phụ thuộc vào Vds có thể bỏ qua và sự phụ thuộc vào
Vgs được cho bởi phương trình (5.3) hay đường cong hàm truyền. Dùng
phương trình (5.3), ta có

(5.7)

Hình 5.11 Mạch phân cực DC

Hình 5.12 Giải bằng đồ thị đối với phương trình (5.6)

131
Phương trình này có thể được viết

(5.8)
Phương trình bậc hai này có thể được giải ra để tìm Vgs . Giá trị này
sau đó được dùng trong phương trình (5.6) để có được dòng Id . Ngoài ra,
một giải pháp đồ họa có thể đạt được bằng cách vẽ đồ thị đường tải
phương trình (5.6) và tìm giao điểm của nó với đường cong hàm truyền,
như được minh họa trong hình 5.12.
Quay sang vế phải của mạch phân cực và áp dụng định luật mạch vòng
áp, ta có Vdd – IdRd – Vds – IdRs = 0 hay

(5.9)
ở đây Vds là điện áp giữa cực D và cực S của transistor. Vì ta biết Id từ
đáp số của phương trình (5.6), ta có thể giải phương trình này để tìm Vds
và hoàn thành việc xác định điểm làm việc. Ngoài ra, ta có thể có được
một giải pháp đồ thị bằng phương pháp đường tải. Đồ thị có được sẽ
tương tự như đồ thị trong hình 5.10 ngoại trừ giao điểm của trục y với
đường tải biến thành Vdd / (Rs + Rd).
5.4.2 MẠCH TƯƠNG ĐƯƠNG AC ĐỐI VỚI FET
Bây giờ ta khai triển một mạch tương đương đối với các đại lượng
biến thiên xung quanh điểm làm việc để khảo sát đặc tính của transistor.
Các giá trị điểm làm việc ta ghi chú như VgsDC, VdsDC, và IdDC . Dùng ký
hiệu chữ viết thường, ta xác định thành phần AC của điện áp giữa cực G
và cực S như sau vgs = Vgs – VgsDC , và tương tự với id và vds . Vì tổng trở
ngõ vào cao của FET ta không cần quan tâm đến dòng cực cổng.
Quay sang phần cực D và cực S của transitor, ta để ý rằng, một cách
tổng quát, dòng cực D (Id) là hàm của cả hai Vgs và Vds . Do đó ta dùng
khai triển Taylor hai biến để biểu diễn đại lượng biến thiên xung quanh
điểm làm việc.

(5.10)
Giới thiệu các đại lượng AC như phần trên, ta có:

(5.11)
ở đây

(5.12)
là điện trở ngõ ra (cực D)

132
 (5.12)
là điện dẫn xuyên dẫn (transconductance) . Đơn vị của đại lượng này
được gọi bằng những tên gọi khác nhau như ampere trên volt (A/V), mho
(Ω-1) hay siemen (S). Giá trị của gm biến thiên từ một vài mA/V đến vài
A/V. Điện dẫn xuyên dẫn còn được gọi là điện dẫn hay tổng dẫn truyền
thuận và ký hiệu là yfs . Tương tự, nghịch đảo của rout được gọi là tổng
dẫn tín hiệu nhỏ , yos .
Vì điểm làm việc được chọn ở miền bão hòa, dòng cực D trong hai
phương trình (5.12) và (5.13) là giá trị bão hòa Id = Id(sat) . Lúc đó ta có
thể dùng phương trình (5.13) để có được gm = 2K(Vgs – Vt).
Người học cũng lưu ý rằng các đường đặc tính được cho trong hình 5.2
và hình 5.10 trở nên bằng phẳng trong miền bão hòa, do đó rout = ∞.
Trong FET thực tế, có một độ dốc dương một chút đối với những đường
này do hiệu ứng gọi là biến điệu độ dài kênh. Ta có thể tham khảo tài liệu
để tìm hiểu thêm về hiệu ứng này. Để đơn giản hóa vấn đề, ta sẽ bỏ qua
hiệu ứng này và lấy rout = ∞ .
Mạch tương đương của phương trình (5.11) được minh họa trong hình
5.13. Dòng cực D (id) là tổng của dòng cực S có giá trị được xác định bởi
điện áp giữa cực G và cực S và điện dẫn xuyên dẫn với dòng điện qua
điện trở rout xác định bởi vds / rout .

Hình 5.13 Mạch tương đương AC đầy đủ đối với FET

5.4.3 MẠCH KHUYẾCH ĐẠI FET CỰC S CHUNG
Bây giờ ta dùng mạch tương đương AC để phân tích mạch khuyếch
đại FET được trình bày trong hình 5.14. Ngoại trừ việc thay thế một
transistor FET (ở đây bằng e-mosfet), nói chung đối với BJT, dạng mạch
này giống như mạch khuyếch đại cực E chung đã học trong chương 4.
Việc phân tích mạch khuyếch đại cực S chung cũng tương tự, nhưng phải
đưa vào tính toán các đại lượng khác nhau trong mạch tương đương AC.
Một cách cụ thể, ta sẽ biểu diễn các đại lượng vin , vout , iin , và iout theo
đại lượng vgs thay vì ib .
Tiếp theo trình tự ba bước như chương 4, ta bắt đầu xem các tụ ngõ
vào và ngõ ra nối tắt và nguồn cung cấp DC nối mass. Nhớ lại rằng tính
toán gần đúng này là hợp lý khi dung kháng của tụ có thể bỏ qua. Mạch
điện kết quả được trình bày trong hình 5.15.
Bước kế tiếp là chèn mạch tương đương AC đối với transistor. Điều
này được thực hiện trong hình 5.16. Cuối cùng, ta đơn giản hóa mạch
133
điện có được bằng cách bỏ qua rout và thay thế mạch ghép song song R1
và R2 bằng RG và mạch ghép song song Rd và RL bằng RL’ Kết quả được
trình bày trong hình 5.17.

Hình 5.14 Mạch khuyếch đại cực S chung

Hình 5.15 Mạch khuyế ch đại cực S chung sau khi áp dụng bước 1

Hình 5.16 Mạch cực S chung sau khi chèn mạch tương đương transistor

Hình 5.17 Mạch cực S chung sau khi đơn giản

134
 Bây giờ ta sẵn sàng tính toán các đại lượng của mạch khuyếch đại
trong hộp đen như α, g, Zin ,và Zout bằng cách biểu diễn vin, vout, iin ,và iout
theo vgs . Vì dòng điện của nguồn dòng cực S gmvgs phải đi qua điện trở
RL’ , ta có vout = - gmvgsRL’ . Điện áp ngõ vào vin là điện áp vgs (giữa cực
G và cực S) cộng với điện áp trên Rs , ta có vin = vgs + gmvgsRs . Do đó độ
lợi áp là

(5.14)
Để ý rằng ta đã biểu diễn cả hai phần trên và phần dưới của tỉ số theo
vgs để khử và còn lại một biểu thức theo thông số của mạch. Như thường
lệ, dấu trừ trong biểu thức chỉ ra tín hiệu bị đảo pha.
Kế tiếp ta tính độ lợi dòng và do đó cần biểu thức tính iout và iin .Nhớ
lại rằng iout là dòng điện qua điện trở tải RL, đơn giản ta có iout = vout / RL.
Tính iin trở nên đơn giản vì cực cổng của FET không tiêu thụ dòng điện,
ta có iin = vin / RG . Do đó,

(5.15)
ở đây ta đã thay thế các biểu thức của vout và vin có được khi tính α .
Việc tính toán các tổng trở ngõ vào và ngõ ra được tính trực tiếp vì ta
đã có vin, vout, iin ,và iout . Do đó,

(5.16)
Và

(5.17)
Tương tự như mạch khuyếch đại transistor lưỡng cực, các kết quả
tính toán chỉ phụ thuộc vào các thông số mạch đã biết, vì vậy, về nguyên
tắc, ta có thể điều chỉnh các giá trị để thỏa mãn yêu cầu. Cụ thể cần quan
tâm là kết quả Zin = RG = R1//R2 . Do đó, ta có thể làm cho tổng trở ngõ
vào mạch khuyếch đại càng cao tùy ý bằng cách chọn các điện trở R1 và
R2 lớn. Tuy nhiên, có một giới hạn đối với cách tính này. Trong khi tổng
trở cực cổng của FET rất lớn, dòng cực cổng tiêu thụ một dòng điện DC
khá nhỏ. Nếu ta chọn các điện trở phân cực cực cổng R1 và R2 quá lớn,
dòng điện này sẽ tạo ra một điện áp rơi đủ lớn trên các điện trở làm đảo
lộn phân cực DC. Mặc dù ta có thể tính đến hiệu ứng này trong mạch
tương đương, việc bỏ qua dòng cực cổng thường hay làm trong điều kiện
gần đúng nhưng cần giữ các giá trị R1 và R2 thấp hơn tổng trở ngõ vào
cực cổng.
5.4.4 MẠCH KHUYẾCH ĐẠI FET CỰC D CHUNG

135
 Một ví dụ thứ hai của mạch khuyếch đại FET là mạch khuyếch đại
cực D chung (còn gọi là mạch lặp lại ở cực S) được giới thiệu trong hình
5.18. Tương tự như mạch khuyếch đại BJT cực C chung, ngõ ra được lấy
từ cực S của transistor và bỏ điện trở cực D. Áp dụng các bước phân tích
thông thường dẫn đến hình 5.19 ở đó RL’ là ghép song song của Rs và
RL; các chi tiết còn lại coi như bài tập. Bây giờ ta có thể tính độ lợi áp 
như phần trước. Vì dòng điện của nguồn dòng gmvgs phải đi qua điện trở
RL’ , ta có vout = gmvgsRL’. Điện áp ngõ vào vin là điện áp vgs (giữa cực G
và cực S) cộng với điện áp trên RL’ , ta được vin = vgs + gmvgsRL’. Do đó,
độ lợi áp là

(5.18)
Để ý rằng, cũng tương tự như mạch khuyếch đại cực C chung, độ lợi áp
này luôn nhỏ hơn 1.
Tính toán các phần còn lại như g, Zin, và Zout được coi như phần bài tập.
Các kết quả như sau

(5.19)
Zin = RG (5.20)
Và Zout = Rs (5.21)

Hình 5.18 Mạch khuyếch đại cực D chung

Hình 5.19 Mạch khuyếch đại cực D chung sau khi đơn giản
5.4.5 MẠCH KHUYẾCH ĐẠI FET CỰC G CHUNG
136
 Một ví dụ cuối cùng của mạch khuyếch đại FET là mạch khuyếch đại
cực G chung được trình bày trong hình 5.20. Đây là mạch tương tự như
mạch khuyếch đại BJT cực B chung. Đối với mạch khuyếch đại này ta
dành toàn bộ phân tích tính toán vào phần bài tập. Các kết quả là
 = gmRL’ (5.22)

(5.23)

(5.24)
Và Zout = Rd (5.25)
Ở đây RL’ là ghép song song của Rd và RL

Hình 5.20 Mạch khuyếch đại cực G chung

137
BÀI TẬP
1 Xét đặc tuyến của transistor trong hình 5.21. (a) Đây là đặc tuyến của
JFET, d-mosfet hay e-mosfet? (b) Lập một bảng với những giá trị Vgs cho
sẵn và những giá trị Id(sat) tương ứng. Bảng này cũng bao gồm một cột
tính .(c) Vẽ một đồ thị của theo Vgs . Tìm độ dốc và giao
điểm của trục y với đồ thị và dùng những giá trị này để tính K và Vt
trong phương trình (5.3).

Hình 5.21 Đặc tuyến I-V của transistor cho bài tập 1
2 Xác định điểm làm việc (Vgs, Id ,và Vds) của một mạch phân cực
transistor DC vạn năng khi Vdd =15V, R1 = 1M, R2 = 100K, Rd =
3000, và Rs = 1000. Dùng các giá trị của K và Vt được xác định trong
bài tập 1.
3 Để có điểm làm việc như bài tập 2, hãy xác định các thông số AC của
mạch tương đương gồm gm và rout .
4 Nếu mạch điện của bài tập 2 có dạng mạch khuyếch đại cực S chung,
hãy tính độ lợi áp và độ lợi dòng. Giả sử điện trở tải 10K và dùng các
thông số AC của mạch tương đương được xác định trong bài tập 3.
5 Xây dựng các biểu thức tính độ lợi dòng g, tổng trở ngõ vào Zin, và
tổng trở ngõ ra Zout đối với mạch khuyếch đại cực D chung.
6 Xây dựng các biểu thức tính độ lợi áp  , độ lợi dòng g, tổng trở ngõ
vào Zin, và tổng trở ngõ ra Zout đối với mạch khuyếch đại cực G chung.

138