Chương 3.

Transitor hiệu ứng

trường
Field Effect Transistor- FET

1
 Nội dung
• Khái niệm chung
• JFET
• MOSFET
• Phân cực cho FET
• Sơ đồ mắc FET trong mạch điện

2
 I. Cấu tạo, ký hiệu
1. Khái niệm:
• Tranzito trường - FET (Field Effect Transistor) là
một cấu kiện điện tử gồm 3 cực.
• Khác với BJT sử dụng hai loại hạt dẫn đồng thời
(n và p) và điều khiển bằng dòng thì FET chỉ
dùng một loại hạt dẫn (hoặc n hoặc p) và điều
khiển bằng điện áp.
• FET đặc biệt có nhiều ưu điểm như tiêu thụ rất ít
năng lượng, trở kháng vào lớn, thuận tiện trong
công nghệ chế tạo.
3
Ưu nhược điểm của FET so với BJT
• Một số ưu điểm:
– Dòng điện qua transistor chỉ do một loại hạt dẫn đa
số tạo nên. Do vậy FET là loại cấu kiện đơn cực
(unipolar device).
– FET có trở kháng vào rất cao.
– Nhiễu trong FET ít hơn nhiều so với transistor lưỡng
cực.
– Nó không bù điện áp tại dòng ID = 0 và do đó nó là
Khóa ngắt điện tốt.
– Có độ ổn định về nhiệt cao.
– Tần số làm việc cao.
• Một số nhược điểm: Nhược điểm chính của FET là
hệ số khuếch đại thấp hơn nhiều so với transistor
lưỡng cực.
Giống và khác nhau giữa FET so với BJT
• Giống nhau:
– Sử dụng làm bộ khuếch đại.
– làm thiết bị đóng ngắt bán dẫn.
– Thích ứng với những mạch trở kháng.
• Một số sự khác nhau:
– BJT phân cực bằng dòng, còn FET phân cực
bằng điện áp.
– BJT có hệ số khuếch đại cao, FET có trở
kháng vào lớn.
– FET ít nhạy cảm với nhiệt độ, nên thường
được sử dụng trong các IC tích hợp.
– Trạng thái ngắt của FET tốt hơn so với BJT
 2. Phân loại

• JFET- Junction field effect transistor) :Transistor trường có cực Cửa

chuyển tiếp.
• MOSFET (metal oxide semiconductor field effect transistor):
Transistor trường có cực cửa cách điện.
• MOSFET kênh có sẵn (còn gọi là DMOSFET - Depleted)
• MOSFET kênh cảm ứng (còn gọi là EMOSFET – Enhanced).
6
 3. Ký hiệu
• S: source – cực nguồn là nơi các hạt dẫn đa số xuất phát đi
vào kênh và tạo ra dòng điện trong kênh dẫn ID.
• D: drain – cực máng là cực mà ở đó các hạt dẫn đa số rời
khỏi kênh dẫn.
• G: gate – cực cửa là cực điều khiển dòng điện chạy qua
kênh dẫn

Kênh có sẵn Kênh cảm ứng 7

 II. JFET
1. Cấu tạo, ký hiệu

8
 1. Cấu tạo, ký hiệu

ồ ộ ế ẫ ạ ạ ở ẫ ườ ấ đ
ớ ẫ ạ đượ ạ ớ ồ độ ơ đầ ủ ế ẫ ạ
ắ đệ ự ự ự ồ Đệ ự ứ ự ử
ố ớ ớ ẫ ạ ẫ ạ đượ ố ữ ự ự
ớ ự ử ở ớ ể ế ự đượ ọ ự đề ể
9
 2. Nguyên tắc hoạt động
• Để đảm bảo JFET có khả năng hoạt động như khóa điện tử (có trạng
thái dẫn bão hòa và ngắt) hoặc như phần tử khuếch đại (có trạng thái
điều khiển được dòng) thì JFET phải được phân cực như sau:
– UGS có chiều sao cho 2 chuyển tiếp P - N phân cực ngược
– UDS có chiều sao cho hạt dẫn đa số trong kênh dẫn di chuyển từ S tới D

• Điều kiện phân cực cho JFET (kênh N) là:

• 0 >UGS > UGS ngắt
• UDS > 0
• Điều kiện phân cực cho JFET (kênh P) là:
• 0 < UGS < UGS ngắt
• UDS < 0

10
JFET kênh N khi chưa phân cực
Drain
(D)

Khi các cực để hở, JFET

chưa hoạt động.

P N P Miền nghèo được hình

Gate thành giữa 2 lớp bán dẫn
(G) P-N một cách tự nhiên

Source
(S)
 JFET kênh N khi đặt điện áp vào D và S,
chân G để hở

ID Drain Cực G để hở, đặt nguồn

(D) điện áp dương giữa D và S

Xuất hiện dòng điện trong

kênh dẫn chạy từ D tới S
` (hạt dẫn điện tử chạy từ S
VDS tới D)
P P
Gate Miền nghèo giữa 2 lớp bán
(G) dẫn P-N được mở rộng về
phía D do càng gần D thì
chuyển tiếp P-N càng được
phân cực ngược mạnh
hơn phía S
Source
(S)
 JFET kênh N khi phân cực bão hòa
Cực G được nối với cực S,
đặt nguồn điện áp dương
ID Drain giữa D và S
(D)
Dòng điện trong kênh dẫn
mạnh dần theo sự gia tăng
` của điện áp VDS
VDS
Miền nghèo giữa 2 lớp bán
P P dẫn P-N được mở rộng về
Gate
phía D, nghĩa là kênh dẫn
(G)
hẹp lại về phía D
VGS=0V

Tới một giá trị VDS xác định

thì dòng trong kênh dẫn
Source không tăng được nữa, IDSS,
(S) JFET ở trạng thái bão hòa
(khóa điện tử đóng)
 JFET kênh N phân cực UGS < 0

ID Drain
Đặt nguồn điện áp âm giữa
(D)
G và S còn nguồn điện áp
dương giữa D và S
`
Dòng điện trong kênh dẫn
VDS có giá trị nhỏ hơn và sớm
P P bão hòa hơn trong trường
Gate hợp VGS = 0 (nếu cùng
(G) chung giá trị VDS). Dòng
điện trong kênh được điều
khiển bởi điện áp VGS,
VGS<0V

JFET làm việc như phần tử

Source
khuếch đại
(S)
 JFET kênh N bị thắt kênh dẫn

ID Drain
(D) Nếu tiếp tục tăng VGS theo
chiều âm thì tới một giá trị
VGS=-Ve

xác định (ký hiệu là Ve, VP

` hoặc VGS off) trong kênh
dẫn không có dòng nữa.
VDS
P P Kênh dẫn bị thắt do miền
Gate nghèo từ 2 phía mở rộng
(G) ra và tiếp xúc nhau,
JFET ở trạng thái ngắt
(khóa điện tử mở)

Source
(S)
Minh họa hoạt động của JFET kênh N

16
 JFET kênh N
Đặc tuyến ra (1)
I D  f U DS U  const
GS

 Khi UDS nhỏ độ rộng kênh dẫn có dạng đều đặn về cả hai phía D và S.
Kênh dẫn có đặc tính trở kháng tuyến tính
Khi UDS tăng lên kênh dẫn có xu hướng hẹp lại về phía D (do chuyển tiếp
P-N có xu hướng phân cực ngược mạnh hơn ở phía D).
Tới một giá trị UDS xác định dòng trong kênh dẫn không tăng nữa 17
 JFET kênh N
Đặc tuyến ra(2)
ID(mA)
Vùng dòng điện ID không đổi
10 UGS=-0V
Vùng I D  f U DS U  const
thuần 8 UGS=-0.5V
GS

trở • UGS càng âm thì điểm

6 UGS=-1V A và B càng gần gốc,
nghĩa là quá trình bão
UGS=-2V hoà và đánh thủng
4 đánh
thủng sớm xảy ra khi tăng
UGS=-4V dần UDS.
2
• Tại UGS ngắt miền
UUDSDSsat
bh nghèo của 2 chuyển
0 2 3 4 6 8 10 UDS(V) tiếp PN chạm nhau thì
kênh dẫn không cho
UGS ngắt hạt dẫn qua, JFET ở
trạng thái ngắt 18
 JFET kênh N
Đặc tuyến ra (3)
• Trên đặc tuyến, ta thấy có 3 vùng rõ rệt:
• Vùng UDS < UDS bh: Dòng tăng nhanh theo sự gia tăng của UDS, khá
tuyến tính. Kênh dẫn điện giống như một điện trở nên vùng này được
gọi là vùng tuyến tính hay vùng điện trở thuần.
• Vùng UDS bh < UDS < UDS thủng: dòng cực máng gần như không tăng khi
tăng giá trị của UDS, gọi là vùng bão hòa
• Vùng UDS  UDS thủng: tiếp giáp PN bị đánh thủng, dòng ID tăng vọt.
Vùng này gọi là vùng đánh thủng.

• UDS bh là giá trị UDS mà bắt đầu từ đó dòng cực máng không tăng nữa
• Giá trị dòng bão hòa với trường hợp UGS = 0 được ký hiệu là IDSS.

19
 JFET
Đặc tuyến truyền đạt
2
 U 
• Công thức Shockley I D  I DSS .1  GS 
 U 
 GS ( off ) 

20
 Các tham số của JFET
• Tham số giới hạn gồm có:
• Dòng cực máng cực đại cho phép IDmax là dòng điện ứng với điểm B
trên đặc tuyến ra (ứng với giá trị UGS = 0); giá trị IDmax khoảng 50mA.
• Điện áp UDSmax. Giá trị UDSmax trong khoảng UB/ (1.2 1.5) với UB là
điện áp đánh thủng chuyển tiếp p-n.
• Điện áp ngắt UGS(off) hay giá trị Up
• Tham số làm việc gồm có:
• Điện trở cực máng rD : rD  U DS I D U GS  const
• Độ hỗ dẫn S (hay gm) cho biết tác dụng điều khiển của điện áp cực
cửa đến dòng cực máng: S  I D U GS U DS  const
• Điện trở giữa cực cửa và cực nguồn rGS rGS  U GS I G
• Tại tần số làm việc cao cần quan tâm đến điện dung giữa các cực
CDS và CGS (cỡ vài pF)
21
 III. MOSFET
• Metal Oxyde Semiconductor Field Effect Transistor hay
IGFET (Isolated Gate FET)
• D-MOSFET (Depletion type MOSFET - tức là MOSFET loại
nghèo): MOSFET kênh đặt sẵn
– Kênh dẫn được hình thành sẵn trong quá trình chế tạo.
– Hoạt động cả trong chế độ làm nghèo và chế độ làm giầu hạt dẫn.
• E-MOSFET (Enhancement type MOSFET - tức là MOSFET
loại giầu hoặc loại tăng cường): MOSFET kênh cảm ứng
– Kênh không được chế tạo trước mà hình thành khi đặt một điện áp nhất
định lên cực G. Quá trình hình thành kênh chính là quá trình làm giầu hạt
dẫn nhờ hiện tượng cảm ứng tĩnh điện từ cực G.
– Chỉ làm việc được ở chế độ làm giầu (E-mode).

22
 MOSFET kênh có sẵn (DMOSFET)
S G D
Cấu tạo, ký hiệu Kim lo¹ i SiO2
TiÕp ®iÓm
Kªnh N Kªnh P
D D

Kªnh dÉn N G SS G SS

S S
§ ÕP
D D

G G

S S
Cùc ®ÕSS
(Substrate)
a) CÊu tróc vËt lý DMOSFET kªnh N b) Ký hiÖu DMOSFET

Nguyên tắc hoạt động

• Kênh dẫn được cách ly với đế bằng tiếp xúc p-n phân cực ngược nhờ
điện áp phụ đưa đến cực đế (thường được nối chung với cực S).
• Cấp UDS sao cho các hạt dẫn đa số trong kênh dẫn có chiều từ S sang
D (UDS > 0 với DMOSFET kênh N).
• UGS điều khiển hoạt động của DMOSFET hoạt động trong chế độ giàu
hạt dẫn hoặc nghèo hạt dẫn.
23
 MOSFET kênh có sẵn (DMOSFET)
Đặc tuyến ra/truyền đạt
Đặc tuyến ra của DMOSFET loại N • Đặc tuyến truyền đạt

ID(mA) ChÕ®é giµu

ChÕ®é nghÌ o
Vï ng tuyÕn tÝnh Vï ng b· o hoµ (th¾t kªnh)

UGSo = +4V
A

ChÕ®é giµu I DSS

UGS1 = 0V
I DSS

UGS2 = -2V ChÕ®é nghÌ o

I DSS/4
UGS < UGSng¾t UGS3 = -4V
UGS (V)
Up UDS (V) UGS(off) /2
UGS(off)

DMOSFET có quan hệ ID= f(UGS) giống của JFET:

2
 U GS 

I D  I DSS . 1 
 U  24
 GS ( off ) 
 MOSFET kênh có sẵn (DMOSFET)
Đặc tuyến ra / truyền đạt
• Khi UGS = 0 kênh dẫn có tác dụng như một điện trở khi tăng
UDS. Khi UDS tăng đến điện áp xác định, dòng ID đạt giá trị
bão hoà (IDSS).
• Khi UGS <0 thì cực G có điện thế âm sẽ đẩy các điện tử ra xa
kênh dẫn làm mật độ hạt dẫn trong kênh giảm nên dòng ID
giảm, DMOSFET hoạt động ở chế độ nghèo. Nếu UGS âm
đến một giá trị mà kênh dẫn bị mất thì dòng ID không còn
nữa và UGS này là UGS ngắt (UGS(off)).
• Khi UGS > 0 thì cực G có điện thế dương sẽ hút các điện tử
về phía kênh dẫn làm mật độ hạt dẫn trong kênh tăng dẫn
đến dòng ID tăng, DMOSFET hoạt động ở chế độ giàu.
Trường hợp này ID tăng cao hơn trị số bão hoà IDSS. Khi
dùng ở chế độ này cần chú ý đến giới hạn chịu dòng của
MOSFET.
 MOSFET kênh cảm ứng (EMOSFET)
Cấu tạo, ký hiệu
• Kênh dẫn được hình thành trong quá trình làm việc

S G D

Kim lo¹ i M¸ ng
Kªnh N Kªnh P
D D
Nguån
SS G SS
G
S S

D D
§ Õ(th©n)
G G

Cùc ®ÕSS S S
(Substrate)
a) CÊu tróc vËt lý EMOSFET kªnh N b) Ký hiÖu EMOSFET

26
 MOSFET kênh cảm ứng (EMOSFET)
Nguyên tắc hoạt động

Kªnh
D D dÉn N
D

G G
UDS SS UDS<Up
SS G SS
UDS>Up

S S UGS>UT
UGS<UT UGS>UT

b) Kªnh dÉn h×nh thành UGS > UT , khi t¨ ng UGS, c) Khi t¨ ng UDS > Up, kªnh dÉn bÞ
a) Chưa có kênh dẫn UGS < UT kªnh dÉn sÏ dµy h¬n. NÕu UDS < Up th×dßng I D th¾t vµ dßng I D ®¹ t gi¸ trÞb· o hoµ.
sÏ t¨ ng tuyÕn tÝnh khi t¨ ng UDS

27
 MOSFET kênh cảm ứng (EMOSFET)
Đặc tuyến ra/truyền đạt
• Phương trình đặc tuyến truyền đạt của EMOSFET
I D  k (UGS  UT )2
• k: là hằng số, đơn vị [A/V2]
• UGS là điện thế phân cực cổng nguồn
• UT: điện thế ngưỡng

U
U
UUGS
GS
GS (V)
GS(V) UDS
U (V)
DS(V)

UTT
U U UGSmax
UTT U UUGSmax
GSmax UGS
U =UTT
GSmax GS=U

§§ Æ
ÆcctuyÕ
tuyÕnn truyÒ
truyÒnn ®
®¹¹ tt §§ Æ
ÆcctuyÕ
tuyÕnn ra
ra 28
 Phân cực cho FET (1)
• Nguyên tắc chung
• Xác định điểm công tác
• Sơ đồ phân cực
• Sơ đồ phân cực cố định
• Sơ đồ tự phân cực
• Sơ đồ phân cực phân áp
• Sơ đồ phân cực bằng hồi tiếp

29
 Phân cực cho FET (2)
Nguyên tắc chung
• Điều kiện phân cực cho JFET (kênh N) là:
• 0 >UGS > UGS ngắt
• UDS > 0
• Điều kiện phân cực cho MOSFET kênh có sẵn (D-MOSFET) (kênh N)
• Chế độ nghèo: 0 >UGS > UGSngắt và UDS >0
• Chế độ giàu: UGS > 0 và UDS >0
• Điều kiện phân cực cho MOSFET kênh cảm ứng (E-MOSFET) (kênh N)
• UGS > UT ( UT là điện áp ngưỡng, là một giá trị dương)
• UDS > 0

• Điều kiện phân cực với các loại FET kênh P ngược lại với các điều
kiện trên.

30
 Phân cực cho FET (3)
Xác định điểm công tác tĩnh Q
• Điểm công tác tĩnh Q (UGSQ, IDQ, UDSQ).
• Khi phân tích dùng các công thức chung với FET :
– Dòng cực cửa IG  0A
– Dòng điện cực nguồn bằng dòng cực máng: IS = ID
– Công thức hàm truyền đạt 2
• JFET và DMOSFET:  U GS 

I D  I DSS . 1 
 U 
 GS ( off ) 

• EMOSFET
I D  k (UGS  UT )2
• Để xác định điểm làm việc tĩnh Q ta dùng 3 bước:
– Áp dụng định luật Krichoff ở mạch phía đầu vào để tìm UGS.
– Dùng công thức của hàm truyền đạt ở trên để xác định dòng ID
– Áp dụng định luật Krichoff ở mạch phía đầu ra để tìm UDS
31
 Sơ đồ phân cực cố định (1)
VDD=20V VDD=20V

RD = 2kW RD = 2kW
C2
Ur
C1
Uv IDSS=10mA
Up=-8V UDS
RG= 1M
UGS

-VGG= -2V -VGG= -2V

a) s¬ ®å ph©n cùc cè ®Þnh cho JFET b) sơ đồ tương đương chế độ tĩnh

• Dùng 2 nguồn VGG và VDD để cấp điện áp cho các cực của JFET.
• RG có nhiệm vụ cách ly tín hiệu đầu vào với nguồn cấp VGG.
32
 Sơ đồ phân cực cố định (2)

• PT Krichoff cho vòng đầu vào ta có:

VGG  U GS  U GSQ  VGG

• UGS = const  phân cực cố định.

• Đường thẳng UGS = -VGG được gọi là đường phân cực.
• Xác định IDQ qua PT truyền đạt
2
 U GSQ 
I DQ  I DSS . 1  
 U
 GS ( off ) 

• PT Krichoff cho vòng đầu ra  PT đường tải tĩnh

VDD  I D .RD  U DS  U DSQ  VDD  I DQ .RD
33
 Sơ đồ phân cực cố định (3)
• Minh hoạ điểm công tác tĩnh trên đồ thị

Đặc tuyến truyền đạt Đặc tuyến ra

IDmax=10mA UGS= 0V

UGS= -1V
Đường phân cực Đường tải tĩnh
UGS = -VGG=-2V IDQ Q
Q UGS= UGSQ=-2V

UGS= -3V

UGS= - 4V

UGS= - 6V

-2V UDSQ= 8,75V UDSmax= 20V

UGS= UGS(off)=-8V
UGS(off) 34
 Sơ đồ tự phân cực (1)
• Sơ đồ tự phân cực cho JFET
VDD VDD

RD RD
C2
Ur
C1
Uv

RG RG
RS CS RS

a) sơ đồ tự phân cực cho JFET b) sơ đồ tương đương chế độ tĩnh

• Chỉ dùng một nguồn một chiều VDD để phân cực cho JFET.
• Dùng thêm điện trở RS, điện áp trên RS được đưa vào cực nguồn S
 Tạo UGS < 0. 35
 Sơ đồ tự phân cực (2)
• PT Krichoff cho vòng đầu vào: IG RG  U GS  I D RS  0
• Mà IG  0A nên ta có UGS   I D RS (1)
•  đây là phương trình đường phân cực
• Để xác định dòng IDQ và UGSQ ta kết hợp (1) và PT hàm
truyền đạt Shockley:  U 
2

I D  I DSS . 1  GS
 (2)
 U
 GS ( off ) 

• Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra

VDD  I D .( RD  RS )  U DS Đường phân cực
I
D max

V
DD
R R Đường tải tĩnh
D S

 U DSQ  VDD  I DQ .( RD  RS ) U GS   I D .RS

I DQ I DQ
U GS  U GSQ

U GSQ U DSQ 36
§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra
 Sơ đồ tự phân cực (3)
VDD=20V VDD=20V

• Ví dụ:
RD =3,3k RD =3,3k
C2
Ur
C1
Uv IDSS=6mA
Up=-6V

RG=10M RG=10M
RS=3,3k CS RS=3,3k

a) sơ đồ tự phân cực cho JFET b) sơ đồ tương đương chế độ tĩnh

• Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc
tuyến ra
37
 Sơ đồ tự phân cực (3)
Đặc tuyến truyền đạt Đặc tuyến ra
IDSS = 6mA UGS= 0V

Đường phân cực

UGS = -IDRS
3,03
Đường tải tĩnh

1,05 Q
Q UGS= UGSQ=-3,465V

-6V -3,465V UDSQ= 13,07V UDSmax= 20V

UGSQ UGS= UGS(off)=-6V

UGS(off)

38
 Sơ đồ phân cực phân áp (1)
• Sơ đồ phân cực phân áp cho JFET kênh N
VDD
VDD

RD RD
C2 R1
R1 Ur
C1
Uv UG

R2 R2
RS CS RS

a) sơ đồ tự phân cực phân áp b) sơ đồ tương đương chế độ tĩnh

• Trong sơ đồ này, hai điện trở R1 và R2 tạo cầu chia điện áp, cung cấp
điện áp cho cực cửa G:
R2
UG  .VDD
R1  R2
39
 Sơ đồ phân cực phân áp (2)
• PT Krichoff cho vòng đầu vào:
U G  U GS  I D .RS  U GS  U G  I D .RS (1)
• Để xác định dòng IDQ và UGSQ ta kết hợp (1)2 và PT hàm truyền đạt
Shockley:  U GS 
I D  I DSS . 1   (2)
 U
 GS ( off ) 

• Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra

VDD  I D .( RD  RS )  U DS
V
 U DSQ  VDD  I DQ .( RD  RS ) Đường phân cực
I
D max
 DD
R R Đường tải tĩnh
D S
U GS  U G  I D .RS

I DQ I DQ
U GS  U GSQ

UG
RS

U GSQ UG U DSQ

§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra 40

 Sơ đồ phân cực phân áp (3)
VDD=16V
VDD=16V

• Ví dụ
RD=2,4k RD=2,4k
C2 R1=2,1M
R1=2,1M Ur
C1
Uv UG
IDSS=8mA
UP=-4V

R2=270k R2=270k
RS=1,5k CS RS=1,5k

a) sơ đồ tự phân cực phân áp b) sơ đồ tương đương chế độ tĩnh

• Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc
tuyến ra
41
 Sơ đồ phân cực phân áp (4)

IDSS=8mA
UGS= 0V
Đường phân cực
U GS  U G  I D .RS Đường tải tĩnh
4,1mA

Q IDQ=2,4mA Q UGSQ=-1,8V
1,21mA

UGSQ=-1,8V UG=-1,82V UDSQ=6,64V

-4V VDD=16V

§Æc tuyÕn truyÒn ®¹ t §Æc tuyÕn ra

42
 Phân cực bằng hồi tiếp âm (1)
• Sơ đồ mạch VDD=12V

• Xác định hệ số k của hàm truyền đạt:

RD =2k
Có: I D  k (UGS  UT )2 C2
Ur
• Cặp điểm làm việc của E-MOSFET: RG=10M
UGS(on) và ID(on) nên tính được hệ số k: C1 UT = 3V
Uv ID(on)=6mA
I D ( on) 6mA UGS(on)=8V
k   0, 24mA / V 2

(U GS ( on)  U T ) 2 (8V  3V ) 2
• PT Krichoff cho vòng đầu vào: VDD  I D RD  I G RG  U GS
vì IG = 0  U GS  VDD  I D RD
• Kết hợp với PT hàm truyền đạt : I  k (U  U )2
D GS T
• PT Krichoff cho vòng đầu ra:
VDD  I D .RD  U DS

•  Xác định được Q có các thông số:

IDQ, UGSQ, UDSQ
43
 Phân cực bằng hồi tiếp âm (2)
• Điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến ra

ID(mA)

6mA 6mA

IDQ=2,8mA Q IDQ=2,8mA Q UGS = UGSQ=6,4V

UUGS
U(V)
GS GS(V) UDS(V)
UT=3V
U UGSQ=6,4V UGSma
12V UDSQ=6,4V
T=3V UT 12V
x
§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra
44
 Sơ đồ mắc FET trong mạch điện

• FET cũng được dùng để khuếch đại tín hiệu nhỏ như
BJT.
• Sự thay đổi dòng đầu ra (dòng ID) được điều khiển bằng
điện thế nhỏ ở đầu vào (điện thế UGS).
• FET cũng có 3 cách mắc trong các sơ đồ mạch khuếch
đại giống như BJT, đó là:
– Sơ đồ mạch cực nguồn chung (SC)
– Sơ đồ cực máng chung (DC)
– Sơ đồ cực cửa chung (GC)

45
 Sơ đồ mạch cực nguồn chung (SC)
VDD

Ur(t)

US(t) RD
• Sơ đồ mạch R1 C2
t

C1
Ur t

Rt
VS(t)
R2
RS CS

• Tín hiệu vào được đưa vào cực cửa G, tín hiệu ra lấy trên cực máng D.
• Đặc điểm của mạch SC :
– Tín hiệu điện áp vào và tín hiệu ra ngược pha nhau.
– Trở kháng vào vô cùng lớn ZV = RGS 
– Trở kháng ra Zra = RD // rd
– Hệ số khuếch đại áp lớn ( khoảng 150300 lần với JFET kênh N và 75150
lần với kênh P)
46
Tương tự mạch E chung của BJT.
 Sơ đồ cực máng chung (DC)
• Sơ đồ mạch
VDD
• Đặc điểm của mạch DC :
– Tín hiệu vào và tín hiệu ra
US(t) R1 RD đồng pha nhau
t Ur(t) – Trở kháng vào rất lớn
C1
t (hơn cả trong sơ đồ SC)
C2 – Trở kháng ra rất nhỏ
Ur
VS(t)
– Hệ số khuếch đại áp nhỏ
R2 hơn 1
RS

Tương tự mạch C chung của

BJT.
• Tín hiệu vào được đưa vào
cực cửa G, tín hiệu ra lấy trên
cực nguồn S.

47
 Sơ đồ cực cửa chung (GC)
• Sơ đồ mạch
VDD
• Đặc điểm của mạch GC :
RD
– Trở kháng vào rất nhỏ:
C1 C2 ZV = RS //(1/gm)
Uv – Trở kháng ra lớn:
Ur
Zr = rd //RD

RS  sơ đồ này rất ít được dùng vì

không phỏt huy được các ưu
điểm của FET

• Tín hiệu vào được đưa vào

cực nguồn S, tín hiệu ra lấy
trên cực máng D.

48