1.6.

Transistor trường
(FET)
Transitor hiệu ứng trường
Field Effect Transistor- FET

2
 Nội dung
Khái niệm chung
JFET
MOSFET
Sơ đồ mắc FET trong mạch điện

3
 Khái niệm chung
 Tranzito trường - FET (Field Effect Transistor) là
một linh kiện điện tử gồm 3 cực, trong đó có một
cực điều khiển.
 Khác với BJT sử dụng hai loại hạt dẫn đồng thời
(điện tử và lỗ trống) và điều khiển bằng dòng thì
FET chỉ dùng một loại hạt dẫn (hoặc điện tử hoặc
lỗ trống) và điều khiển bằng điện áp.
 FET đặc biệt có nhiều ưu điểm như tiêu thụ rất ít
năng lượng, trở kháng vào lớn, thuận tiện trong
công nghệ chế tạo.

4
Dòng vào Bộ Dòng ra
khuếch đại

BJT là phần tử
được điều khiển
bằng dòng
5
Điện áp vào Bộ Dòng ra
khuếch đại

FET là phần tử
được điều
khiển bằng áp
6
 Phân loại

 JFET- Junction field effect transistor) :Transistor trường có

điều khiển bằng tiếp xúc P - N
 MOSFET (metal oxide semiconductor field effect
transistor): Transistor trường có cực cửa cách điện

7
 Ký hiệu
 S: source → cực nguồn
 D: drain → cực máng
 G: gate → cực cửa là cực điều khiển

D D D D D D

G G
G G G G

S S S S S S
Kênh N Kênh P Kênh P Kênh N Kênh P Kênh N

JFET MOSFET kª nh cã s½n MOSFET kª nh c¶m øng

8
 Cấu tạo, ký hiệu của JFET
D D
§ iÖn cùc § iÖn cùc
Kªnh dÉn N Kªnh dÉn P
tiÕp xóc tiÕp xóc

D D

G G G
G N-JFET n p n P-JFET

S S
miÒn tiÕp miÒn tiÕp miÒn tiÕp
miÒn tiÕp
xóc P-N xóc P-N xóc P-N
xóc P-N

S S
b) JFET kênh P
a) JFET kênh N 9
Nguyên lý hoạt động của JFET
 Để phân cực cho JFET hoạt động người ta đưa
điện áp tới các cực của JFET sao cho:
• Chuyển tiếp P_N bao quanh kênh dẫn được phân cực
ngược
• Hạt dẫn đa số trong kênh dẫn dịch chuyển từ cực S tới
cực D
 Điều kiện phân cực cho JFET (kênh N) là:
•
•
 Điều kiện phân cực cho JFET (kênh P) là:

•
10
 JFET kênh N khi chưa phân cực
Drain
• Khi các cực để hở, JFET chưa (D)
hoạt động.
• Miền nghèo được hình thành
giữa 2 lớp bán dẫn P-N một
cách tự nhiên P N P
Gate
(G)

Source
(S)
 JFET kênh N khi , cực G để hở

 Xuất hiện dòng điện trong

ID Drain kênh dẫn chạy từ D tới S
(D)
(điện tử chạy từ S tới D)
`  Miền nghèo giữa 2 lớp bán
VDS
P P
dẫn P-N được mở rộng về
Gate
(G)
phía D do càng gần D thì
chuyển tiếp P-N càng được
phân cực ngược mạnh hơn
Source
(S) phía S
 JFET kênh N khi phân cực bão hòa
 Cực G được nối với cực S (UGS=0)
và đặt UDS>0
ID Drain
• Khi tăng điện áp UDS thì dòng điện (D)

trong kênh dẫn cũng tăng theo

`
• Miền nghèo giữa 2 lớp bán dẫn P-N VDS
được mở rộng về phía cực D, nghĩa là Gate
P P

(G)
kênh dẫn hẹp dần về phía cực D

VGS=0V
• Cứ tiếp tục tăng UDS đến một giá Source
trị nào đó mà dòng IDkhông tăng (S)

được nữa, được gọi là dòng bão

hòa IDSS JFET ở trạng thái bão hòa
(khóa điện tử đóng)
 JFET kênh N phân cực UGS < 0

 Với điều kiện: UGS<0 và

UDS>0 ID Drain
(D)

• Dòng điện trong kênh dẫn có giá

`
trị nhỏ hơn và sớm bão hòa hơn VDS
trong trường hợp UGS = 0 (nếu Gate
P P

(G)
cùng chung giá trị UDS).

VGS<0V
• Dòng điện trong kênh được điều
Source
khiển bởi điện áp UGS, JFET làm (S)

việc như phần tử khuếch đại

 JFET kênh N bị thắt kênh dẫn

• Nếu tiếp tục tăng UGS

theo chiều âm thì tới một ID Drain
(D)
giá trị xác định (ký hiệu

VGS=-Ve
là Ve, VP hoặc VGS off) `

trong kênh dẫn không có VDS

P P
dòng nữa. Gate
(G)
• Kênh dẫn bị thắt do miền
nghèo từ 2 phía mở rộng
ra và tiếp xúc nhau, JFET Source
(S)
ở trạng thái ngắt (khóa
điện tử mở)
 JFET kênh N
Đặc tuyến ra (1)
I D  f U DS U  const
GS

• Khi VDS nhỏ kênh dẫn
được thắt đều từ cực S tới
cực D. Kênh dẫn có đặc
tính trở kháng tuyến tính
• Khi VDS tăng lên kênh dẫn có
xu hướng hẹp lại về phía D (do
chuyển tiếp P-N có xu hướng
phân cực ngược mạnh hơn ở
phía D).
• Tới một giá trị VDS xác
định dòng trong kênh
dẫn không tăng nữa

16
 JFET kênh N
Đặc tuyến ra (2)
ID(mA)
Vùng dòng điện ID không đổi
I D  f U DS U  const
GS
10 UGS=-0V
Vùng  UGS càng âm thì điểm A và
thuần 8 UGS=-0.5V B càng gần gốc, nghĩa là
trở
quá trình bão hoà và đánh
6 UGS=-1V thủng sớm xảy ra khi tăng
UGS=-2V dần UDS.
4 đánh
thủng  Tại UGS ngắt miền nghèo
UGS=-4V
2 của 2 chuyển tiếp PN
UDS bh
chạm nhau thì kênh dẫn
UDSsat không cho hạt dẫn qua,
0 2 3 4 6 8 10 UDS(V)
JFET ở trạng thái ngắt
UGS ngắt
17
 JFET kênh N
Đặc tuyến ra (3)
 Trên đặc tuyến, ta thấy có 3 vùng rõ rệt:
• Vùng UDS < UDSsat: Dòng tăng nhanh theo sự gia tăng của
UDS, khá tuyến tính. Kênh dẫn khi đó tương đương với 1 điện
trở nên vùng này được gọi là vùng tuyến tính hay vùng điện
trở thuần.
• Vùng UDSsat< UDS < UDS thủng: dòng cực máng gần như không
tăng khi tăng giá trị của UDS, gọi là vùng bão hòa
• Vùng UDS  UDS thủng: tiếp giáp PN bị đánh thủng, dòng ID
tăng vọt. Vùng này gọi là vùng đánh thủng.
 UDSsatlà giá trị UDS mà bắt đầu từ đó dòng cực máng không
tăng nữa
 Giá trị dòng bão hòa với trường 18
hợp UGS = 0 được ký hiệu là
 JFET
Đặc tuyến truyền đạt

2
 VGS 
 Công thức Shockley I D  I DSS . 1 
 V 
 GS ( off ) 

19
 Các tham số của JFET
 Tham số giới hạn
• Dòng cực máng cực đại cho phép IDmax là dòng điện ứng
với điểm B trên đặc tuyến ra (ứng với giá trị UGS = 0); giá
trị IDmax khoảng 50mA.

• Điện áp UDSmax. Giá trị UDSmax trong khoảng UB/ (1.2 1.5)
với UB là điện áp đánh thủng chuyển tiếp P_N.

• Điện áp ngắt UGS(off) hay giá trị Up

20
 Các tham số của JFET
 Tham số làm việc
• Điện trở cực máng rD : rD  U DS I D U GS  const

• Độ hỗ dẫn S (hay gm) cho biết tác dụng điều khiển của
điện áp cực cửa đến dòng cực máng:
S  I D U GS U DS  const

• Điện trở giữa cực cửa và cực nguồn:

rGS  U GS I G

• Tại tần số làm việc cao cần quan tâm đến điện dung giữa
các cực CDS và CGS (cỡ vài pF)

21
 MOSFET
 Metal Oxyde Semiconductor Field Effect Transistor hay IGFET
(Isolated Gate FET)
 D-MOSFET (Depletion type MOSFET → MOSFET loại
nghèo): MOSFET kênh đặt sẵn
• Kênh dẫn được hình thành sẵn trong quá trình chế tạo.
• Hoạt động cả trong chế độ làm nghèo và chế độ làm giầu hạt dẫn.
 E-MOSFET (Enhancement type MOSFET → MOSFET loại
giàu hoặc loại tăng cường): MOSFET kênh cảm ứng
• Kênh không được chế tạo trước mà hình thành khi đặt một điện áp
nhất định lên cực G. Quá trình hình thành kênh chính là quá trình làm
giầu hạt dẫn.
• Chỉ làm việc được ở chế độ làm
22 giầu (E-mode).
MOSFET kênh có sẵn (DMOSFET)
 Cấu tạo, ký hiệu

S G D

Kim lo¹ i SiO2

TiÕp ®iÓm
Kª nh N Kª nh P
D D

Kª nh dÉn N G SS G SS

S S
§ ÕP
D D

G G

S S
Cùc ®ÕSS
(Substrate)
a) CÊu tróc vËt lý DMOSFET kª nh N b) Ký hiÖu DMOSFET

23
MOSFET kênh có sẵn (DMOSFET)
Nguyên lý hoạt động
• Kênh dẫn được cách ly với đế bằng tiếp xúc p-n phân cực
ngược nhờ điện áp phụ đưa đến cực đế (thường được nối
chung với cực S).
• Cấp UDS sao cho các hạt dẫn đa số trong kênh dẫn có chiều từ
S sang D (UDS > 0 với DMOSFET kênh N).
• UGS điều khiển hoạt động của DMOSFET hoạt động trong chế
độ giàu hạt dẫn hoặc nghèo hạt dẫn.

24
 MOSFET kênh có sẵn (DMOSFET)
Đặc tuyến ra/truyền đạt
 Đặc tuyến ra của DMOSFET loại N  Đặc tuyến truyền đạt
ID(mA) ChÕ®é nghÌo ChÕ®é giµu

Vï ng tuyÕn tÝnh Vï ng b· o hoµ (th¾t kª nh)

UGSo = +4V
A

IDSS
ChÕ®é giµu
UGS1 = 0V
IDSS

UGS2 = -2V ChÕ®é nghÌo

IDSS/4
UGS < UGSng¾t UGS3 = -4V
UGS (V)
Up UDS (V) UGS(off) UGS(off) /2

DMOSFET có quan hệ ID= f(UGS) giống của JFET:

2
 VGS 
I D  I DSS . 1  
 25V
 GS ( off ) 
 MOSFET kênh có sẵn (DMOSFET)
Đặc tuyến ra / truyền đạt
 Khi UGS = 0 kênh dẫn có tác dụng như một điện trở khi tăng
UDS. Khi UDS tăng đến điện áp xác định, dòng ID đạt giá trị bão
hoà (IDSS).
 Khi UGS <0 thì cực G có điện thế âm sẽ đẩy các điện tử ra xa kênh
dẫn làm mật độ hạt dẫn trong kênh giảm nên dòng ID giảm,
DMOSFET hoạt động ở chế độ nghèo. Nếu UGS âm đến một giá
trị mà kênh dẫn bị mất thì dòng ID không còn nữa và UGS này là
UGS ngắt (UGS(off)).
 Khi UGS > 0 thì cực G có điện thế dương sẽ hút các điện tử về
phía kênh dẫn làm mật độ hạt dẫn trong kênh tăng dẫn đến
dòng ID tăng, DMOSFET hoạt động ở chế độ giàu. Trường hợp
này ID tăng cao hơn trị số bão hoà IDSS. Khi dùng ở chế độ này
cần chú ý đến giới hạn chịu dòng của MOSFET.
 MOSFET kênh cảm ứng
(EMOSFET)
 Cấu tạo và ký hiệu
S G D

Kim lo¹ i M¸ ng
Kª nh N Kª nh P
D D
Nguån
SS G SS
G
S S

D D
§ Õ(th©n)
G G

Cùc ®ÕSS S S
(Substrate)
a) CÊu tróc vËt lý EMOSFET kª nh N b) Ký hiÖu EMOSFET
27
 MOSFET kênh cảm ứng
(EMOSFET)
Nguyên lý hoạt động

Kª nh
D D dÉn N
D

G G
UDS SS UDS<Up
SS G SS
UDS>Up

S S UGS>UT
UGS<UT UGS>UT

b) Kª nh dÉn h×nh thành UGS > UT , khi t¨ ng UGS, c) Khi t¨ ng UDS > Up, kª nh dÉn bÞ
a) Chưa có kênh dẫn UGS < UT kª nh dÉn sÏ dµy h¬n. NÕu UDS < Up th×dßng ID th¾t vµ dßng ID ®¹ t gi¸ trÞb· o hoµ.
sÏ t¨ ng tuyÕn tÝnh khi t¨ ng UDS
28
 MOSFET kênh cảm ứng (EMOSFET)
Đặc tuyến ra/truyền đạt
 Phương trình đặc tuyến truyền đạt của EMOSFET
2
 VGS 
I D  k (VGS  VT )  k .V 1 
2
T
2

 VT 
• k: là hằng số, đơn vị [A/V2]
• UGS là điện thế phân cực cổng
nguồn
• UT: điện thế ngưỡng

UUGSGSGSGS(V) UDSDS(V)
UTT UTTUGSmax
UGSmax
GSmax
GSmax UGSGS=UTT
29
§ Æc tuyÕn truyÒn ®¹t § Æc tuyÕn ra
 Phân cực cho FET (1)

 Nguyên tắc chung

 Xác định điểm công tác
 Sơ đồ phân cực
 Sơ đồ phân cực cố định
 Sơ đồ tự phân cực
 Sơ đồ phân cực phân áp
 Sơ đồ phân cực bằng hồi tiếp

30
 Phân cực cho FET (2)
Nguyên tắc chung
 Điều kiện phân cực cho JFET (kênh N) là:
 0 >VGS > VGSoff
 VDS > 0
 Điều kiện phân cực cho MOSFET kênh có sẵn (D-MOSFET) (kênh N)
 Chế độ nghèo: 0 >VGS > VGSoff và VDS >0
 Chế độ giàu: VGS > 0 và VDS >0
 Điều kiện phân cực cho MOSFET kênh cảm ứng (E-MOSFET) (kênh N)
 VGS > VT ( UT là điện áp ngưỡng, là một giá trị dương)
 VDS > 0

 Điều kiện phân cực với các loại FET kênh P ngược lại với
các điều kiện trên.

31
 Phân cực cho FET (3)
Xác định điểm công tác tĩnh Q
 Điểm công tác tĩnh Q (UGSQ, IDQ, UDSQ).
 Khi phân tích dùng các công thức chung với FET :
• Dòng cực cửa IG  0A
• Dòng điện cực nguồn bằng dòng cực máng: IS = ID
• Công thức hàm truyền đạt 2
 
U GS 
 JFET và DMOSFET: I D  I DSS .1 
 U 
 GS ( off ) 

 EMOSFET
I D  k (U GS  U T ) 2

 Để xác định điểm làm việc tĩnh Q ta dùng 3 bước:

• Áp dụng định luật Krichoff ở mạch phía đầu vào để tìm UGS.
• Dùng công thức của hàm truyền đạt ở trên để xác định dòng ID
32
• Áp dụng định luật Krichoff ở mạch phía đầu ra để tìm UDS
 Sơ đồ phân cực cố định (1)
VDD=20V VDD=20V

RD = 2kW RD = 2kW
C2
Ur
C1
Uv IDSS=10mA
VGS of f=-8V UDS
RG= 1M
UGS

-VGG= -2V -VGG= -2V

a) s¬ ®å ph©n cùc cè ®Þnh cho JFET b) sơ đồ tương đương chế độ tĩnh

 Dùng 2 nguồn VGG và VDD để cấp điện áp cho các cực của
JFET.
 RG có nhiệm vụ cách ly tín hiệu
33
đầu vào với nguồn cấp VGG.
 Sơ đồ phân cực cố định (2)
 PT Krichoff cho vòng đầu vào ta có:
VGG  VGS  VGSQ  VGG

 UGS = const  phân cực cố định.

 Đường thẳng UGS = -VGG được gọi là đường phân cực.
 Xác định IDQ qua PT truyền đạt
2
 VGSQ 
I DQ  I DSS . 1  
 V
 GS ( off ) 

 PT Krichoff cho vòng đầu ra  PT đường tải tĩnh

VDD  I D .RD  VDS  VDSQ  VDD  I DQ .RD

34
 Sơ đồ phân cực cố định (3)
 Minh hoạ điểm công tác tĩnh trên đồ thị

Đặc tuyến truyền đạt Đặc tuyến ra

IDmax=10mA UGS= 0V

UGS= -1V
Đường phân cực Đường tải tĩnh
UGS = -VGG=-2V IDQ Q
Q UGS= UGSQ=-2V

UGS= -3V

UGS= - 4V

UGS= - 6V

-2V UDSQ= 8,75V UDSmax= 20V

UGS= UGS(off)=-8V
UGS(off) 35
 Sơ đồ tự phân cực (1)
 Sơ đồ tự phân cực cho JFET
VDD VDD

RD RD
C2
Ur
C1
Uv

RG RG
RS CS RS

a) sơ đồ tự phân cực cho JFET b) sơ đồ tương đương chế độ tĩnh

 Chỉ dùng một nguồn một chiều VDD để phân cực cho JFET.
 Dùng thêm điện trở RS, điện áp trên RS được đưa vào cực nguồn
S  Tạo UGS < 0. 36
 Sơ đồ tự phân cực (2)
 PT Krichoff cho vòng đầu vào: I G RG  U GS  I D RS  0
 Mà IG  0A nên ta có U GS   I D RS (1)

  đây là phương trình đường phân cực

 Để xác định dòng IDQ và UGSQ ta kết hợp (1) và PT hàm truyền
2
đạt Shockley:  U GS 
I D  I DSS . 1   (2)
 U
 GS ( off ) 

 Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra

VDD  I D .( RD  RS )  U DS Đường phân cực
I
D max

V
DD
R R Đường tải tĩnh
D S

 U DSQ  VDD  I DQ .( RD  RS ) U GS   I D .RS

I DQ I DQ
U GS  U GSQ

37 U GSQ U DSQ
§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra
 Sơ đồ tự phân cực (3)
VDD=20V VDD=20V

 Ví dụ: RD =3,3k RD =3,3k

C2
Ur
C1
Uv IDSS=6mA
Up=-6V

RG=10M RG=10M
RS=3,3k CS RS=3,3k

a) sơ đồ tự phân cực cho JFET b) sơ đồ tương đương chế độ tĩnh

 Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến
ra
38
 Sơ đồ tự phân cực (3)

Đặc tuyến truyền đạt Đặc tuyến ra

IDSS = 6mA UGS= 0V

Đường phân cực

UGS = -IDRS
3,03
Đường tải tĩnh

1,05 Q
Q UGS= UGSQ=-3,465V

-6V -3,465V UDSQ= 13,07V UDSmax= 20V

UGSQ UGS= UGS(off)=-6V

UGS(off)
39
 Sơ đồ phân cực phân áp (1)
 Sơ đồ phân cực phân áp cho JFET kênh N
VDD
VDD

RD RD
C2 R1
R1 Ur
C1
Uv UG

R2 R2
RS CS RS

a) sơ đồ tự phân cực phân áp b) sơ đồ tương đương chế độ tĩnh

 Trong sơ đồ này, hai điện trở R1 và R2 tạo cầu chia điện áp,
cung cấp điện áp cho cực cửa G: R2
UG  .VDD
R1  R2
40
 Sơ đồ phân cực phân áp (2)
 PT Krichoff cho vòng đầu vào:
U G  U GS  I D .RS  U GS  U G  I D .RS (1)
 Để xác định dòng IDQ và UGSQ ta kết hợp (1) và2 PT hàm truyền đạt
Shockley:  U GS 
I  I . 1 (2)  
U GS ( off ) 
D DSS

 Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra
VDD  I D .( RD  RS )  U DS
V
 U DSQ  VDD  I DQ .( RD  RS ) Đường phân cực
I
D max
 DD
R R Đường tải tĩnh
D S
U GS  U G  I D .RS

I DQ I DQ
U GS  U GSQ

UG
RS

U GSQ UG U DSQ

§ Æc tuyÕn truyÒ
41 n ®¹ t § Æc tuyÕn ra
Sơ đồ phân cực phân áp (3)
VDD=16V
VDD=16V

 Ví dụ RD=2,4k RD=2,4k
C2 R1=2,1M
R1=2,1M Ur
C1
Uv UG
IDSS=8mA
UP=-4V

R2=270k R2=270k
RS=1,5k CS RS=1,5k

a) sơ đồ tự phân cực phân áp b) sơ đồ tương đương chế độ tĩnh

 Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc
tuyến ra
42
 Sơ đồ phân cực phân áp (4)

IDSS=8mA
UGS= 0V
Đường phân cực
U GS  U G  I D .RS Đường tải tĩnh
4,1mA

Q IDQ=2,4mA Q UGSQ=-1,8V
1,21mA

UGSQ=-1,8V UG=-1,82V UDSQ=6,64V

-4V VDD=16V

§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra

43
 Phân cực bằng hồi tiếp âm (1)
 Sơ đồ mạch VDD=12V

• Xác định hệ số k của hàm truyền đạt:

RD =2k
Có: I D  k (U GS  U T ) 2 C2
Ur
• Cặp điểm làm việc của E-MOSFET: UGS(on) RG=10M
và ID(on) nên tính được hệ số k: C1 UT = 3V
I D ( on) Uv ID(on)=6mA
6mA
k   0, 24 mA / V 2 UGS(on)=8V
(U GS ( on)  U T ) 2 (8V  3V ) 2
• PT Krichoff cho vòng đầu vào: VDD  I D RD  I G RG  U GS
vì IG = 0 U GS  VDD  I D RD
I
• Kết hợp với PT hàm truyền đạt : D  k (U GS  U T ) 2

• PT Krichoff cho vòng đầu ra:

VDD  I D .RD  U DS
 Xác định được Q có các thông số: IDQ, UGSQ,
UDSQ
44
 Phân cực bằng hồi tiếp âm (2)
 Điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến
ra
ID(mA)

6mA 6mA

IDQ=2,8mA Q IDQ=2,8mA Q UGS = UGSQ=6,4V

UUGS
U(V)
GS GS(V) UDS(V)
UT=3V
U UGSQ=6,4V UGSma
12V UDSQ=6,4V
T=3V UT 12V
x
§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra
45
 Sơ đồ mắc FET trong mạch điện

 FET cũng được dùng để khuếch đại tín hiệu nhỏ

như BJT.
 Sự thay đổi dòng đầu ra (dòng ID) được điều khiển
bằng điện thế nhỏ ở đầu vào (điện thế UGS).
 FET cũng có 3 cách mắc trong các sơ đồ mạch
khuếch đại giống như BJT, đó là:
• Sơ đồ mạch cực nguồn chung (SC)
• Sơ đồ cực máng chung (DC)
• Sơ đồ cực cửa chung (GC)

46
Sơ đồ mạch cực nguồn chung (CS)
VDD

Ur(t)

 Sơ đồ mạch US(t) RD
R1 C2
t

C1
Ur t

Rt
VS(t)
R2
RS CS

 Tín hiệu vào được đưa vào cực cửa G, tín hiệu ra lấy trên cực máng D.
 Đặc điểm của mạch SC :
• Tín hiệu điện áp vào và tín hiệu ra ngược pha nhau.
• Trở kháng vào vô cùng lớn ZV = RGS 
• Trở kháng ra Zra = RD // rd
• Hệ số khuếch đại áp lớn ( khoảng 150300 lần với JFET kênh N và
75150 lần với kênh P)
47
Tương tự mạch E chung của BJT.
 Sơ đồ cực máng chung (CD)
 Sơ đồ mạch
VDD

 Đặc điểm của mạch

US(t) R1 RD
CD :
t Ur(t) • Tín hiệu vào và tín hiệu
C1
t ra đồng pha nhau
C2
Ur • Trở kháng vào rất lớn
VS(t) (hơn cả trong sơ đồ CS)
R2
RS • Trở kháng ra rất nhỏ
• Hệ số khuếch đại áp
 Tín hiệu vào được đưa vào nhỏ hơn 1
cực cửa G, tín hiệu ra lấy trên
cực nguồn S. Tương tự mạch C C của
48 BJT.
 Sơ đồ cực cửa chung (CG)
 Sơ đồ mạch
VDD
 Đặc điểm của mạch GC :
• Trở kháng vào rất nhỏ:
RD

C1 C2
ZV = RS //(1/gm)
Uv
Ur • Trở kháng ra lớn:
Zr = rd //RD
RS

→ sơ đồ này rất ít được

dùng vì không phát
 Tín hiệu vào được đưa vào cực huy được các ưu điểm
nguồn S, tín hiệu ra lấy trên của FET
cực máng D.

49
1.7. Một số linh kiện bán
dẫn khác
 Transistor đơn nối (UJT)
 Cấu tạo, ký hiệu, sơ đồ tương đương B2

B2 B2
RB2
D
E
B2 B2
E
p
E
n
A
E E
n- p-
RB1
B1 B1

B1 B1 B1
a) CÊu t¹ o vµ ký hiÖu cña UJT lo¹ i N b) CÊu t¹ o vµ ký hiÖu cña UJT lo¹ i P Sơ đồ tương đương của UJT

 UJT có một lớp tiếp giáp p-n và 3 điện cực: hai cực bazơ
(B1 và B2) và một cực phát (E)
 Hoạt động của UJT (1)
 Sơ đồ phân cực
B2

RB2
VD
E B2 E
A VBB
+
RE VBB
B1 RB1
VE IE V1 VBB
VEE
- -
B1

a) Sơ đồ phân cực UJT loại N b) Sơ đồ tương đương

 Khi dòng IE=0 thì B1B2 sẽ hoạt động giống như một bộ
phân áp với tỷ số phân áp là . Ta có:
RB1
VA  VBB   .VBB
RB1  RB 2
 Hoạt động của UJT (2)
 Nếu VEE< (.VBB + VD) ( VD = 0.5V0.7V) thì diode D sẽ phân cực
ngược, chỉ có dòng ngược IE chảy qua. Lúc này UJT chưa làm việc
(khoá), qua UJT chỉ có dòng rò rất nhỏ.
 Nếu VEE> (VBB + VD)  diode D phân cực thuận có dòng IE do lỗ
trống chảy từ E sang B1 và điện tử chảy từ B1 sang E.
 Điện trở rB1 phụ thuộc vào dòng IE. Khi IE tăng rB1 giảm đáng kể, ví dụ
nếu dòng IE tăng từ 0 đến 50A thì rB1 có thể giảm từ 5K xuống còn
50.
 Kết quả là dòng IE tăng và điện thế UE giảm. Ta có một vùng điện trở
âm của đặc tuyến Von-Ampe.
 Khi dòng IE bão hoà (IE = IV), điện áp UE đạt giá trị nhỏ nhất Vv được
gọi là điện áp trũng. Sau đó muốn tăng IE phải tăng UE vì số lượng
điện tử và lỗ trống đã đạt đến tình trạng di chuyển bão hoà, đặc tuyến
chuyển sang vùng điện trở dương.
 Đặc tuyến V-A của UJT
 Đường cong đặc tuyến của UJT Vùng điện trở âm
có 3 miền làm việc: Ve Vùng bão hoà
Vùng ngắt
 Vùng ngắt: trong vùng này
điện áp VE < VP , dòng IE là rất
Vp Điểm đỉnh
nhỏ và trở kháng vào rất cao.
 Vùng điện trở âm: VP >VE >Vv :
trở kháng vào là âm, có nghĩa Điểm trũng
một sự gia tăng dòng sẽ khiến Vv
cho điện áp giảm.
 Vùng bão hoà: VE > Vv : trở
kháng vào lại trở nên dương và 0 Ip Iv Ie
có giá trị tương tự với trở
kháng của diode khi dẫn.
 Các giá trị đặc trưng của UJT
 VP : điện áp đỉnh là điện áp tối đa đặt cực E để UJT làm
việc trong vùng điện trở âm và bằng:
VP = VBB + VD
 Vv : điện áp điểm trũng, là điện áp tối thiểu đặt cực E để
UJT làm việc trong vùng điện trở âm.
 Iv : dòng điện điểm trũng là dòng tối đa của cực phát E để
UJT hoạt động trong vùng điện trở âm.
 Ip: dòng điện đỉnh là dòng tối thiểu của cực phát E để UJT
hoạt động trong vùng điện trở âm.
 Ứng dụng UJT
 UJT thường dùng trong các mạch tạo dao động nhờ
đoạn đặc tuyến điện trở âm.
 Mạch tạo xung răng cưa dùng UJT.

VE
C1 nạp C1 xả (rất nhanh)
RE R2
VC1 =Vp

E B2
VBB
CE B1

R1
T1 T2
SCR (Thysistor - Silicon Controlled
Rectifier)

 SCR (diode chỉnh lưu có điều khiển) dùng thông

dụng nhất trong các bộ điều khiển công suất điện.
 SCR - Cấu tạo và ký hiệu
 SCR là một linh kiện bán dẫn 4 lớp pnpn.
 SCR có 3 cực Anode (A), cathode (K) và cực cửa (G) hay
còn gọi là cực điều khiển.

T1 T2 T3

(c)
 SCR- Nguyên tắc hoạt động
 Khi UAK> 0 thì 2 chuyển tiếp T1 và T2
Vùng dẫn (ON)
được phân cực thuận còn chuyển
tiếp T2 ở giữa phân cực ngược nên
không qua dòng qua SCR.
IG2>IG1>IG0
 Khi điện áp UAK đạt giá trị ngưỡng
Dòng duy trì IH
thủng (thời điểm đánh thủng chuyển
tiếp T2) thì SCR sẽ chuyển sang trạng Dòng ngược IR

thái dẫn. Đưa dòng vào cực G sẽ điều

Điện áp ngưỡng
khiển mức điện áp ngưỡng thủng này. Điện áp đánh thủng VBo
 Khi SCR đã dẫn thì cực G sẽ mất tác thủng VBR
dụng điều khiển. Cách duy nhất để
chuyển SCR sang trạng thái ngắt là
giảm dòng anode xuống dưới mức
dòng duy trì IH.
 SCR - Ứng dụng
 SCR thường được dùng trong  Sơ đồ mạch và dạng sóng của
các mạch điều khiển nguồn mạch chỉnh lưu nửa chu kỳ
điện (các mạch chỉnh lưu có dùng SCR.
điều khiển), điều khiển động SCR ngắt SCR dẫn

cơ, đèn…
Utải
 Trong các mạch ứng dụng này

Tải
Utải

thường đặt UAK nào đó lên SCR

để nó chỉ làm việc ở vùng
ngược (trong vùng này SCR
hoạt động giống một diode) và
dùng dòng IG để điều khiển
 Xung đưa vào cực cửa G sẽ quyết
thời điểm dẫn của SCR (tăng IG
định thời điểm dẫn của SCR. Khi
đến khi UAK = VBo). SCR dẫn cả SCR dẫn mới có điện áp ra trên
khi ngắt IG. tải.
 DIAC- cấu tạo, ký hiệu
 Diac là một linh kiện 3 lớp
với 2 tiếp giáp bán dẫn và
đưa ra 2 điện cực
 Nguyên lý hoạt động của
diac tương tự Thysistor
chỉ khác là nó có khả năng
dẫn cả 2 chiều khi có tín
hiệu khởi động.
 DIAC-Đặc tuyến V-A
 Khi đặt hiệu điện thế một
chiều theo chiều nhất định
đạt đến giá trị VBO thì diac sẽ
dẫn điện.
 Khi đặt hiệu điện thế theo
chiều ngược lại đến trị số –
VBO thì DIAC cũng dẫn điện và
DIAC giống như một điện trở
âm (điện thế 2 đầu DIAC giảm
khi dòng điện qua Diac tăng).
 DIAC-Đặc tuyến V-A
 Điện áp VBO được gọi là điện
áp ngưỡng thủng của DIAC,
có giá trị như nhau ở hai
hướng.
 DIAC được dùng để mở các
thysistor lớn hơn như SCR và
Triac.
 TRIAC
 Triac là một chuyển mạch bán dẫn 3 cực.
 Triac được coi là một SCR dẫn cả 2 hướng tương tự như
diac. Tuy nhiên, điểm khác của triac so với diac là có thể
điều khiển điện áp ngưỡng thủng VBo nhờ dòng cực cửa
I G.
 Cấu trúc và ký hiệu của triac
MT2

MT2 MT1
MT1
TRIAC-đặc tuyến V-A
 TRIAC-Cấp điện áp phân cực
 Khi điện áp cực MT2 dương hơn cực MT1, để TRIAC dẫn
điện cần kích dòng IG dương.
 Khi điện áp cực MT2 âm hơn đầu MT1, để TRIAC dẫn điện
cần kích dòng IG âm.
 TRIAC dẫn điện khi điện áp giữa 2 cực MT1 và MT2 lớn
hơn giá trị điện áp ngưỡng thủng VBO. Giống SCR, giá trị
ngưỡng VBO có thể được điều khiển bằng dòng IG. TRIAC
có thể dẫn theo 2 hướng
 Các cách cấp điện áp cho TRIAC
 TRIAC-Ứng dụng
 Do tính chất dẫn dẫn điện cả 2 chiều nên Triac được ứng
dụng trong mạch xoay chiều thuận lợi hơn SCR để điều
khiển nguồn điện
 Mạch dùng Triac điều khiển nguồn điện