2.3.

1 Design, simulate and implement a D Flip-flop using J-K Flip-flops (allowed to use other logic
gates if necessary)

 Flip-Flop có sẵn: JK Flip-Flop

 Flip-Flop đề bài yêu cầu: D Flip-Flop
 Bảng chân trị:

Qn D Qn+1 J K
0 0 0 0 x
0 1 1 1 x
1 0 0 x 1
1 1 1 x 0

 K- map cho J:

D 0 1
Qn
0 0 1
1 x x

 J=D
 K - Map cho K:

D 0 1
Qn
0 x x
1 1 0

 K= D
 Mô phỏng:

 Sơ đồ nối mạch:
 Netlist:

STT Đầu thứ nhất Đầu còn lại

1 5V Chân 14 của U1 và chân 4 của
U2
2 GND Chân 7 của U1 và chân 11 của
U2
3 SW0 Chân 1 của U1 và chân 14 của
U2
4 SW1 (luôn bật) Chân 2 của U2

5 Chân 2 của U1 Chân 3 của U2

6 Chân 1 của U2 KEY0

7 LED0 Chân 12 của U2

8 LED1 Chân 13 của U2

 Checklist:

STT Nội dung Hoàn thành

1 KIT thí nghiệm đã tắt trước khi cắm IC

2 Kiểm tra và nắn lại chân IC

3 Các chân IC đã được đặt chuẩn xác vị trí vào các lỗ trên breadboard

4 Các chân IC đã được kết nối điện với breadboard

5 Tất cả các kết nối giữa KIT và chân IC đều tốt

6 VCC và GND trên KIT không bị chạm nhau (không đoản mạch)

7 Chân CLK không chập với VCC hoặc GND

8 Hiệu điện thế giữa VCC và GND của IC đạt 5V

9 Đã test và chụp hình đủ các trường hợp