BÁO CÁO THỰC HÀNH

IT2140 – 143622 – THỰC HÀNH ĐIỆN TỬ CHO CNTT

Tuần 13: FLIP FLOP.
Họ và tên Nguyễn Văn Thành Đạt
Mã số sinh viên 20225606
Nhóm 9

Bài 1. Xây dựng flip flop loại D theo sơ đồ logic ở Hình 1, sử dụng các
IC 74LS00 (NAND) và IC 74LS04 (NOT)

Yêu cầu:
• Kiểm tra hoạt động các IC, thiết bị trước khi lắp mạch.
• Lắp mạch flip flop loại D trên bo mạch từ các linh kiện được cung cấp.
• Sử dụng 1 công tắc gạt (slide switch) để tạo tín hiệu ở đầu vào D và 1
nút bấm (button) để tạo tín hiệu ở đầu vào Clock. Sử dụng điện trở và
LED để minh họa trạng thái của các đầu ra Q và 𝑄̅ của flip flop. Sử dụng
máy tạo nguồn để cấp nguồn 5V/GND cho mạch.

• Dựa vào bảng thật flip flop loại D để kiểm tra chức năng của mạch đã
lắp và viết báo cáo về kết quả thu được.

CLK D Qn+1 Qn+1 Ảnh

 0 -> 1 1 1 0

0 -> 1 0 0 1

0 X Qn Qn

Nhận xét:
- Khi tín hiệu của Clock thay đổi từ 0 -> 1:
+) Nếu D =1 thì Qn+1 = 1(LED sáng) và Qn+1 = 0(LED tắt)
+) Nếu D =0 thì Qn+1 = 0(LED tắt) và Qn+1 = 1(LED sáng)
-Trong các trường hợp còn lại của Clock, trạng thái của Qn+1, Qn+1 không
đổi.
=> Dựa vào bảng thật, ta thấy chức năng của mạch phù hợp với lý thuyết
Giải thích:
Khi tín hiệu Clock thay đổi trạng thái từ 0 -> 1(tạo ra một sườn dương
rising edge), thì là Qn+1 = D, tức là nếu D = 1 thì Qn+1 = 1 và Qn+1 = 0;
ngược lại D = 0 thì Qn+1 = 0 và Qn+1 = 1; các trường hợp còn lại của tín
hiệu Clock, các đầu ra Qn+1 và Qn+1 không thay đổi.
Bài 2. Xây dựng flip flop loại J-K theo sơ đồ logic ở Hình 2, sử dụng các
IC 74LS08 (AND) và IC 74LS00 (NAND) hoặc chỉ sử dụng IC 74LS00
(NAND).

Yêu cầu:
• Kiểm tra hoạt động các IC, thiết bị trước khi lắp mạch.
• Lắp mạch flip flop loại J-K trên bo mạch từ các linh kiện được cung
cấp.
• Sử dụng 2 công tắc gạt (slide switch) để tạo tín hiệu ở đầu vào J, K và 1
nút bấm (button) để tạo tín hiệu ở đầu vào Clock. Sử dụng điện trở và
LED để minh họa trạng thái của các đầu ra Q và 𝑄̅ của flip flop. Sử dụng
máy tạo nguồn để cấp nguồn 5V/GND cho mạch.
• Dựa vào bảng thật flip flop loại J-K để kiểm tra chức năng của mạch đã
lắp và viết báo cáo về kết quả thu được.
CLK J K Qn+1 Qn+1 Ảnh
0 -> 1 1 0 1 0

0 -> 1 0 1 0 1

0 -> 1 0 0 Qn Qn
 0 X X Qn Qn

0 -> 1 1 1 Toogle

Nhận xét:
- Khi tín hiệu Clock thay đổi trạng thái từ 0 →1 :
+) Nếu J=K=0, thì các đầu ra của flip flop được giữ nguyên trạng
thái trước đó.
+) Nếu J=1 và K=0 thì Qn+1 = 1 ( LED sáng ) và ̅̅̅̅̅̅̅̅
𝑄𝑛+1 = 0 (
LED tắt) .
+) Nếu J=0 và K=1 thì Qn+1 = 0 ( LED tắt ) và ̅̅̅̅̅̅̅̅
𝑄𝑛+1 = 1 (
LED sáng)
.

+) Nếu J=K=1 , thì các đầu ra của flip flop lật ngược trạng thái
trước ( 0 →1 và 1 →0 ).
>> Dựa vào bảng thật , ta thấy chức năng của mạch phù hợp với lý thuyết
.
Giải thích:
Khi tín hiệu Clock thay đổi trạng thái từ 0 →1 :
+) Nếu J=K=0, thì các đầu ra của flip flop được giữ nguyên trạng
thái trước đó, tức Qn+1 = Qn và ̅̅̅̅̅̅̅̅
𝑄𝑛+1 = ̅̅̅̅̅
𝑄𝑛 .
+) Nếu J=1 và K=0 thì Qn+1 = 1 và ̅̅̅̅̅̅̅̅
𝑄𝑛+1 = 0 .
+) Nếu J=0 và K=1 thì Qn+1 = 0 và ̅̅̅̅̅̅̅̅
.
𝑄𝑛+1 = 1 .
+) Nếu J=K=1 , thì các đầu ra của flip flop lật ngược trạng thái
trước ( 0 →1 và 1 →0 ) ( hay còn gọi là “ toggle “ ).
Bài 3. Xây dựng flip flop loại J-K theo cấu hình Master-Slave dựa vào sơ
đồ logic ở Hình 3, chỉ sử dụng các IC 74LS00 (NAND).

Yêu cầu:
• Lắp mạch flip flop loại J-K theo cấu hình Master-Slave trên bo mạch từ
các linh kiện được cung cấp. Các yêu cầu khác tương tự ở Bài 2.
• Dựa vào bảng thật flip flop loại J-K để kiểm tra chức năng của mạch đã
lắp và so sánh với chức năng của mạch đã lắp ở Bài 2. Viết báo cáo về
kết quả thu được.

CLK J K Qn+1 Qn+1 Ảnh

0 -> 1 1 0 1 0
0 -> 1 0 1 0 1

0 -> 1 0 0 Qn Qn

0 X X Qn Qn
 0 -> 1 1 1 Toogle

Nhận xét:
Sau khi lắp mạch, dựa vào bảng thật của J-K flip flop ta thấy chức năng
của mạch phù hợp với lý thuyết.
So sánh với mạch Bài 2
Master-Slave J-K flip flop hạn chế sự bất ổn định ở đầu ra khi J=K=1 do
hiện tượng “race problem” (hay “race around condition”).Thêm vào đó,
cấu hình Master-Slave cho phép các đầu vào J, nhận giá trị mới mà không
ảnh hưởng đến đầu ra Q và ̅̅̅
̅ 𝑄 , chừng nào tín hiệu chưa chuyển trạng
thái.