Professional Documents
Culture Documents
Q
_
Q
Khoa KTMT Vũ Đức Lung 3
SR-latch
D Q D Q(t+1)
Q 0 0 Clear to 0
C
1 1 Set to 1
U 1
2
D 1 2
U 3
3 1
_
3 Q
AN D 2
N O R 2
U 4
U 2 2
2 1
U 5
1 3
Q
2 1 3
N O R 2
AN D 2
N O T
Từ mạch lật SR
Khắc phục nhược điểm của SR
J K Q(t+1)
J Q
0 0 Q(t) No change
C Q 0 1 0 Clear to 0
K 1 0 1 Set to 1
1 1 Q (t ) Complement
Từ JK latch
Nối J với K
T Q T Q(t+1)
Q 0 Q(t) No change
C
1 Q (t ) Complement
Mạch lật kích thích bằng mức (level triggered),còn mạch lật lề kích thích
bằng biên (edge triggered)
Flip-flop D với chuyển tiếp dương:
D Q
C Q
Time
Khoa KTMT
Đồ thị dạngVũtínĐức
hiệu
Lung 9
Flip-flop D
D Q
C
Q
1 1 X 0 1 1 0
Thiết kế mạch tuần tự dùng mạch lật SR. Khi ngõ nhập x=0, trạng thái
mạch lật lề không thay đổi, ngõ xuất y=0. Khi x=1, dãy trạng thái là
11,10,01,00 và lặp lại còn ngõ xuất y sẽ có giá trị là 1 khi số bit trạng thái
mạch lật lề bằng 1 là lẻ, các trường hợp còn lại thì bằng 0.
S R Q(t+1)
0 0 Q(t) No change
0 1 0 Clear to 0
1 0 1 Set to 1
1 1 X Indeterminate
CLR
• Thanh ghi nạp
song song I1 D Q A1
CLK
CLR
I2 D Q A2
CLK
CLR
I3 D Q A3
Thanh ghi nạp song song CLK
CLR
Clear
Khoa KTMT Vũ Đức Lung 15
Thanh ghi dịch 4 bit
• Thanh ghi có khả năng dịch thông tin nhị phân theo một hoặc
cả 2 hướng được gọi là thanh ghi dịch
Serial
input D Q D Q D Q D Q
Serial
output
CLK CLK CLK CLK
Clock