TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐẠI HỌC ĐÀ NẴNG

KHOA ĐIỆN TỬ VIỄN THÔNG

---🙡🕮🙣---

BÁO CÁO THÍ NGHIỆM KĨ THUẬT SỐ

Môn học:

Họ và tên sinh viên: Trần Thị Thanh Tùng

Lớp: 19DTCLC4
Nhóm: 19.38A
Mã sinh viên: 106190185
 Đà Nẵng, ngày 23 tháng 1 năm 2022

MỤC LỤC
1. Các cổng logic cơ bản...................................................................................................2
1.1. Cổng BUFFER (cổng đệm) :.................................................................................2
1.2. Cổng NOT (cổng Đảo):..........................................................................................3
1.3. Cổng AND (cổng Và).............................................................................................4
1.4. Cổng OR (cổng Hoặc)............................................................................................5
1.5. Cổng NAND ( cổng Và – Không ).........................................................................6
1.6. Cổng XOR..............................................................................................................8
1.7. Cổng XNOR...........................................................................................................9
2. Sử dụng cổng AND và NAND để đóng mở tín hiệu :................................................10
2.1. Cổng AND và NAND cho tín hiệu đi qua khi ngõ vào......................................10
3. Sử dụng XOR và XNOR để đệm và đảo mức tín hiệu:..............................................12
3.1. Cổng XOR và XNOR cho tín hiệu đi qua khi ngõ vào......................................12
3.2. Cổng XOR và XNOR cho tín hiệu đi qua khi ngõ vào......................................13
4. Cấu tạo ngõ ra của cổng TTL.....................................................................................14
4.1. Khảo sát với IC74LS14:......................................................................................14
4.2. Tribuffer...............................................................................................................15
4.2. Khảo sát thực tế IC74LS00:................................................................................18
4.3. Khảo sát với IC74LS14:......................................................................................20
5. Khảo sát hoạt động của các Flip – Flop.....................................................................23
5.1. Khảo sát DFF ( 74LS74)......................................................................................23
5.2. Khảo sát JKFF (74LS76).....................................................................................26
6. Dùng JKFF thức hiện chức năng của RSFF, TFF và DFF.....................................29
7. Ứng dụng JKFF và DFF thực hiện các mạch chia tần số........................................30
7.1.a. Sơ đồ sử dụng DFF thực hiện mạch chia 2 tần số xung CLK........................30
7.1.b. Sơ đồ sử dụng DFF thực hiện mạch chia 2 tần số xung CLK........................31
7.2.a. Sơ đồ sử dụng DFF thực hiện mạch chia 4 tần số xung CLK........................31

2
 7.2.b. Sơ đồ sử dụng JKFF thực hiện mạch chia 4 tần số xung CLK.....................32
7.3.a. Sơ đồ mạch đếm nhị phân 4 bit sử dụng JKFF..............................................33
7.3.b. Sơ đồ mạch đếm nhị phân 4 bit sử dụng DFF................................................34
1. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp)....................................................35
1.1. Khảo sát tác dụng của các ngõ vào CLR và PR.................................................35
1.2. Khảo sát hoạt động đếm lên................................................................................36
2. Khảo sát mạch đếm đồng bộ (74LS193 hoặc 74LS192)............................................43
2.1. Mạch thực hiện đếm xuống với IC 74LS192......................................................43
2.2. Mạch thực hiện đếm lên với IC 74LS192...........................................................43
2.3. Nhập dữ liệu thích hợp để định thời các khoảng thời gian...............................43
3. Khảo sát mạch so sánh 4 bit (74LS85).......................................................................45
3.1. So sánh các số nhị phân 4 bit...............................................................................45
3.2. Thực hiện mạch đếm modulo M:........................................................................48
4. Khảo sát thanh ghi dịch 4 bit (74LS194)....................................................................49
4.1. Hoạt động dịch phải dữ liệu................................................................................49
4.2 Hoạt động dịch trái dữ liệu..................................................................................50
5. Khảo sát mạch cộng nhớ nhanh 4 bit (74LS283)......................................................50

3
1. Các cổng logic cơ bản
1.1. Cổng BUFFER (cổng đệm) :

+ Với ngõ vào là mức 1 thì ngõ ra ở mức 1.

+ Với ngõ vào là mức 0 thì ngõ ra ở mức 0.

1.2. Cổng NOT (cổng Đảo):

+ Với ngõ vào là mức 1 thì ngõ ra ở mức 0.

4
+ Với ngõ vào là mức 0 thì ngõ ra ở mức 0.

1.3. Cổng AND (cổng Và)

+ Với ngõ vào A mức 0 và ngõ vào B mức 0 thì ngõ ra Y có mức 0.

+ Với ngõ vào A mức 0 và ngõ vào B mức 1 thì ngõ ra Y có mức 0.

5
+ Với ngõ vào A mức 1 và ngõ vào B mức 0 thì ngõ ra Y có mức 0.

+ Với ngõ vào A mức 1 và ngõ vào B mức 1 thì ngõ ra Y có mức 1.

1.4. Cổng OR (cổng Hoặc)

6
+ Với ngõ vào A mức 0 và ngõ vào B mức 0 thì ngõ ra Y có mức 0.

+ Với ngõ vào A mức 0 và ngõ vào B mức 1 thì ngõ ra Y có mức 1.

+ Với ngõ vào A mức 1 và ngõ vào B mức 1 thì ngõ ra Y có mức 1.

+ Với ngõ vào A mức 1 và ngõ vào B mức 0 thì ngõ ra Y có mức 1.

7
1.5. Cổng NAND ( cổng Và – Không )
A B Y Điện áp VY Proteus (V Y )

0 0 1 5V 5V
0 1 1 5V 5V
1 0 1 5V 0V
1 1 0 1.7mV 0V

+ Với ngõ vào A mức 0 và ngõ vào B mức 0 thì ngõ ra Y có mức 1.

8
+ Với ngõ vào A mức 0 và ngõ vào B mức 1 thì ngõ ra Y có mức 1.

+ Với ngõ vào A mức 1 và ngõ vào B mức 0 thì ngõ ra Y có mức 1.

+ Với ngõ vào A mức 1 và ngõ vào B mức 1 thì ngõ ra Y có mức 0.

9
1.6. Cổng XOR
A B Y Vy

0 0 0 0

1 0 1 5

0 1 1 5

1 1 0 0

+ Với ngõ vào A mức 0 và ngõ vào B mức 0 thì ngõ ra Y có mức 0.

+ Với ngõ vào A mức 0 và ngõ vào B mức 1 thì ngõ ra Y có mức 1.

10
+ Với ngõ vào A mức 1 và ngõ vào B mức 0 thì ngõ ra Y có mức 1.

+ Với ngõ vào A mức 1 và ngõ vào B mức 1 thì ngõ ra Y có mức 0.

1.7. Cổng XNOR

A B Y Vy

0 0 1 5

1 0 0 0

0 1 0 0

1 1 1 5

+ Với ngõ vào A mức 0 và ngõ vào B mức 0 thì ngõ ra Y có mức 1.

+ Với ngõ vào A mức 0 và ngõ vào B mức 1 thì ngõ ra Y có mức 0.

11
+ Với ngõ vào A mức 1 và ngõ vào B mức 0 thì ngõ ra Y có mức 0.

+ Với ngõ vào A mức 1 và ngõ vào B mức 1 thì ngõ ra Y có mức 1.

2. Sử dụng cổng AND và NAND để đóng mở tín hiệu :

2.1. Cổng AND và NAND cho tín hiệu đi qua khi ngõ vào : A= 1 (5V)

12
- Dạng sóng ta quan sát được :
+ KHI 1 đóng , 2 hở :

13
+ KHI 2 KHÓA , 1 HỞ :

14
3. Sử dụng XOR và XNOR để đệm và đảo mức tín hiệu:
3.1. Cổng XOR và XNOR cho tín hiệu đi qua khi ngõ vào : A= 1 (5V)

15
- Dạng sóng ta quan sát được :
Kết quả mô phỏng :
+ Khi 1 đóng , 2 hở:

3.2. Cổng XOR và XNOR cho tín hiệu đi qua khi ngõ vào : A= 0 (0)

16
- Dạng sóng ta quan sát được :
Khi 1 hở , 2 đóng :

4. Cấu tạo ngõ ra của cổng TTL

4.1. Khảo sát với IC74LS14:

- Ta quan sát được qua DC Sweep:

17
4.2. Tribuffer
Cổng điều khiển mức cao:

Kết quả mô phỏng :

Cổng điều khiển mức thấp:

18
Kết quả mô phỏng :

* Khảo sát thực tế :

19
20
21
- Từ đó ta có bảng thống kê giá trị Vout phụ thuộc vào Vin như sau:
A Y Điện áp Proteus
VY (V Y )
0 1 5V 5V
1 0 8mV 0

- Sử dụng cổng đảo Schmit Trigger đối với các tín hiệu biến thiên chậm ( tần số thấp )
dạng sóng ngõ ra sẽ tốt hơn, loại bỏ được các nhiễu không mong muốn.

4.2. 2.Schmitt Trigger (74LS14)

Khảo sát Truthtable IC 74LS14(NAND)

Bảng chân trị
A B Y Vy

0 0 1 5

1 0 1 5

0 1 1 5

1 1 0 0

22
23
24
- Ta thu được kết quả bảng giá trị như sau:

4.3. Khảo sát với IC74LS14:

25
Kiểm tra dạng song ngõ ra của Schmitt Trigger IC 74LS14

26
5. Khảo sát hoạt động của các Flip – Flop.
5.1. Khảo sát DFF ( 74LS74)

Ngõ vào D Ngõ ra Q Ngõ ra Q bù V in V out

27
 0 0 1 0.00091648 SLO
1 1 0 4.9999 SHI

+ Ngõ vào D mức 0 thì ngõ ra Q mức 0 và Q bù mức 1

+ Ngõ vào D mức 1 thì ngõ ra Q mức 1 và Q bù mức 0

- Kiểm tra ngõ vào điều khiển trực tiếp CLEAR (S) và PRESET (R) đối với DFF

28
 ( CLEAR và PRESET mức 0 )

( CLEAR mức 1 và PRESET mức 0 )

( CLEAR mức 0 và PRESET mức 1 )

29
 ( CLEAR mức 1 và PRESET mức 1 )

5.2. Khảo sát JKFF (74LS76)

Ngõ Ngõ Ngõ ra Ngõ ra V in (J) V in (K) V out Vout (Q
vào J vào K Q Q bù (Q) bù )

0 0 0 1 0.00091648 0.00091648 SLO SHI

0 1 0 1 0.00091648 4.9999 SLO SHI

1 0 1 0 4.9999 0.00091648 SHI SLO

1 1 Đảo Trạng thái 4.9999 4.9999 X X

(hình 1& 2)

30
 ( Ngõ vào J và K mức 0 thì ngõ ra Q mức 0 và ngõ ra Q bù mức 1 )

( Ngõ vào J mức và K mức 1 thì ngõ ra Q mức 0 và ngõ ra Q bù mức 1 )

( Ngõ vào J mức 1 và K mức 0 thì ngõ ra Q mức 1 và ngõ ra Q bù mức 0 )

Trường hợp đảo trạng thái của JKFF

31
 ( Hình 1 )

( Hình 2 )
- Kiểm tra ngõ vào điều khiển trực tiếp CLEAR(S) và PRESET(R) đối với JKFF.

( CLEAR và PRESET đều mở mức 0 )

32
 ( CLEAR mức 1 và PRESET mức 0 )

( CLEAR mức 0 và PRESET mức 1 )

( CLEAR mức 1 và PRESET mức 1 )

6. Dùng JKFF thức hiện chức năng của RSFF, TFF và DFF.
- Sơ đồ sử dụng JKFF thực hiện chức năng của RSFF :
33
- Sơ đồ sử dụng JKFF thực hiện chức năng của TFF :

- Sơ đồ sử dụng JKFF thực hiện chức năng của DFF :

34
7. Ứng dụng JKFF và DFF thực hiện các mạch chia tần số.
7.1.a. Sơ đồ sử dụng DFF thực hiện mạch chia 2 tần số xung CLK

+ Dạng sóng của mạch DFF:

35
7.1.b. Sơ đồ sử dụng DFF thực hiện mạch chia 2 tần số xung CLK.

+ Dạng sóng của mạch JKFF:

36
7.2.a. Sơ đồ sử dụng DFF thực hiện mạch chia 4 tần số xung CLK.

+ Dạng sóng của mạch DFF:

37
7.2.b. Sơ đồ sử dụng JKFF thực hiện mạch chia 4 tần số xung CLK.

+ Dạng sóng của mạch JKFF:

38
7.3.a. Sơ đồ mạch đếm nhị phân 4 bit sử dụng JKFF.

+ Dạng sóng của mạch JKFF:

39
7.3.b. Sơ đồ mạch đếm nhị phân 4 bit sử dụng DFF.

+ Dạng sóng của mạch DFF:

Bài 2: Khảo sát hệ tổ hợp và hệ tuần tự

1. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp)
2. Khảo sát mạch đếm đồng bộ:

40
b. Hoạt động mạch đếm xuống:

1.2. Khảo sát hoạt động đếm lên

41
 ( Bộ đếm đang có giá trị 0001)

( Bộ đếm đang có giá trị 0010 )

( Bộ đếm đang có giá trị 0010 )

42
 ( Bộ đếm đang có giá trị 0100 )

( Bộ đếm đang có giá trị 0101 )

43
 ( Bộ đếm đang có giá trị 0110 )

( Bộ đếm đang có giá trị 0111 )

( Bộ đếm đang có giá trị 1000 )

44
 ( Bộ đếm đang có giá trị 1001 )

( Bộ đếm đang có giá trị 1010 )

( Bộ đếm đang có giá trị 1011 )

45
 ( Bộ đếm đang có giá trị 1100 )

( Bộ đếm đang có giá trị 1101 )

( Bộ đếm đang có giá trị 1110 )

46
 ( Bộ đếm đang có giá trị 1111)
- Sau đó chung ta tăng tần số lên 2Hz, 3Hz, 4Hz .... để xem tốc độ đếm của các giá trị
trong mạch .
- Sau khi càng tăng tần số lên thì tốc độ đếm càng nhanh. Đến tấn số xung CLOCK bằng
1M ( 1 triệu Hz) trở lên thì xem như trạng thái của cả 4 đèn đều sáng.

2. Khảo sát mạch đếm đồng bộ (74LS193 hoặc 74LS192)

2.1. Mạch thực hiện đếm xuống với IC 74LS192.

47
2.2. Mạch thực hiện đếm lên với IC 74LS192.

2.3. Nhập dữ liệu thích hợp để định thời các khoảng thời gian là 5s, 6s, 12s, 15s.
2.3.1. Mạch đếm xuống 5s :

2.3.2. Mạch đếm xuống 6s :

48
2.3.3. Mạch đếm xuống 12s

2.3.4. Mạch đếm xuống 15s

49
3. Khảo sát mạch so sánh 4 bit (74LS85)
3.1. So sánh các số nhị phân 4 bit sau đây :

Các ngõ ra
A B Kết luận
A<B A=B A>B

0001 0011 1 0 0

1101 1100 0 0 1

1010 1010 0 1 0

0110 1001 1 0 0

Dưới đây là hình ảnh của mạch so sánh nhị phân 4 bit:

50
 ( A= 0001 và B =0011 )

( A= 1101 và B =1100 )

51
 ( A=1010 và B =1010 )

( A= 0110 và B =1001 )
3.2. Thực hiện mạch đếm modulo M:
a) Đếm lên đếm 5 (M=4)

52
b) Đếm lên đếm 8 (M=7)

c) Đếm lên đếm 10 (M=9)

53
4. Khảo sát thanh ghi dịch 4 bit (74LS194)
4.1. Hoạt động dịch phải dữ liệu
- Nhập dữ liệu “0001” vào thanh ghi (D=0, C=0, B=0, A=1). Thiết lập ngõ vào dữ liệu
dịch phải SR=1. Cấp xung clock sườn lên cho thanh ghi từ khối tạo xung PULSE
GENERATOR. Chuyển sang chế độ dịch phải (S1=0, S0=1). Cho SL = 0.

54
4.2 Hoạt động dịch trái dữ liệu
- Nhập dữ liệu “1000” vào thanh ghi (D=1, C=0, B=0, A=0). Thiết lập ngõ vào dữ liệu
dịch trái SL=0. Cấp xung clock sườn lên cho thanh ghi từ khối tạo xung PULSE
GENERATOR. Chuyển sang chế độ dịch trái (S1=1, S0=0). Cho SL =1.

5. Khảo sát mạch cộng nhớ nhanh 4 bit (74LS283)

Giá trị đầu vào Kết quả phép toán

16 8 4 2 1
C0 A B Số thập phân
C4 4 3 2 1

0 0101 0100 0 1 0 0 1 9

0 1100 1011 1 1 1 1 0 7

0 0111 1000 0 1 1 1 1 15

1 0111 1000 1 0 0 0 0 0

0 1111 1111 1 0 1 1 1 14

55
 1 1111 1111 1 1 1 1 1 15

Dưới đây là hình ảnh của sự khảo sát mạch cộng

------------------------- HẾT -------------------------

56
57