Tổ chức và cấu trúc máy tính 2

Tên SV: Võ Minh Quyền

MSSV: 22521227
Lớp: IT012.O13.2

Báo cáo LAB 01

2. Thực hành:
2.1 Mô phỏng chức năng các cổng luận lý AND, OR, NOT, XOR, XNOR, NAND, NOR
-AND:

Cổng AND khi A=0 ,B=0

Cổng AND khi A=1,B=0 Cổng AND khi A=0,B=1

Cổng AND khi A=1,B=1

Bảng mô phỏng AND
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
-OR:

Cổng OR khi A=0,B=0

Cổng OR khi A=1,B=0 Cổng OR khi A=0,B=1

Cổng OR khi A=1,B=1

Bảng mô phỏng OR
A B Y
0 0 0
0 1 1
1 0 1
1 1 1

-NOT:

Cổng NOT khi A=0 Cổng NOT khi A=1

 Bảng mô phỏng NOT
A ¬A
0 1
1 0

-XOR:

Cổng XOR khi A=0,B=0

Cổng XOR khi A=1,B=0 Cổng XOR khi A=0,B=1

Cổng XOR khi A=1,B=1

Bảng mô phỏng XOR

A B Y
0 0 0
0 1 1
1 0 1
1 1 0
-XNOR:

Cổng XNOR khi A=0,B=0

Cổng XNOR khi A=1,B=0 Cổng XNOR khi A=0,B=1

Cổng XNOR khi A=1,B=1

Bảng mô phỏng XNOR

A B Y
0 0 1
0 1 0
1 0 0
1 1 1

-NAND:

Cổng NAND khi A=0,B=1

 Cổng NAND khi A=1,B=0 Cổng NAND khi A=0,B=1

Cổng NAND khi A=1,B=1

Bảng mô phỏng NAND

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

-NOR:

Cổng NOR khi A=0,B=0

 Cổng NOR khi A=1,B=0 Cổng NOR khi A=0,B=1

Cổng NOR khi A=1,B=1

Bảng mô phỏng NOR

A B Y
0 0 1
0 1 0
1 0 0
1 1 0

2.1 Mô phỏng các thiết bị lưu trữ: D latch, D flipflop, Thanh ghi
-Dlath :

Hình 1. E=0,D=0
 Hình 2. E=1,D=0

Hình 3. E=0,D=1

Hình 4. E=1,D=1
E D Q
0 0 0
0 1 0
1 0 0
1 1 1

- D flipflop:

Hình 1. CLK không tích cực,D=0

 Hình 2. CLK không tích cực,D=1

Hình 3. CLK tích cực,D=0

Hình 4. CLK tích cực,D=1

CLK D Q
- 0 0
- 1 0
↑ 0 0
↑ 1 1

-Thanh ghi:
 Hình 1. CLK không tích cực,D=5

Hình 2. CLK không tích cực,D=10

Hình 3. CLK tích cực,D=5

Hình 4. CLK tích cực,D=10

CLK D[3:0] Q[3:0]
- 5 -
- 10 -
↑ 5 5
↑ 10 10

3. Bài tập:
3.1 Mô phỏng mạch tổ hợp:
Hình 1. Mạch khi A=0,B=0,C=0

Hình 2. Mạch khi A=0,B=0,C=1

Hình 3. Mạch khi A=0,B=1,C=0

Hình 4. Mạch khi A=1,B=0,C=0

 Hình 5. Mạch khi A=0,B=1,C=1

Hình 6. Mạch khi A=1,B=0,C=1

Hình 7. Mạch khi A=1,B=1,C=0

Hình 8. Mạch khi A=1,B=1,C=1

Bảng mô phỏng F=(AB)+C

A B C F
0 0 0 0
0 0 1 1
0 1 0 0
1 0 0 0
0 1 1 1
 1 0 1 1
1 1 0 1
1 1 1 1

3.2 Mô phỏng mạch tuần tự:

Hình 1. Khi đầu vào là 0 thì đầu ra là 2

Hình 2. Khi đầu vào là 3 thì đầu ra là 5

Hình 3. Khi đầu vào là 5 thì đầu ra là 7

 Hình 4. Khi đầu vào là 7 thì đầu ra là 9

Hình 5. Khi đầu vào là 10 thì đầu ra là 12

Hình 6. Khi đầu vào là 12 thì đầu ra là 14

Hình 7. Khi đầu vào là 15 thì đầu ra là 1 (Vì 15+2=17 kết quả vượt quá 4bits)
D[3:0] Q[3:0]
0 2
3 5
5 7
7 9
10 12
12 14
15 1