Professional Documents
Culture Documents
Lab 1
Lab 1
Khoa: KHMT2021
IT012 – Lab01
2. Thực hành
AND
- Hàm luận lí F = AB gồm một cổng luận lý AND, 2 pin ngõ input để nhập giá trị cho A và B, và 1 pin
ngõ ra xuất giá trị cho F.
- Khi một trong hai input A và B có giá trị là 1, hoặc cả hai đều có giá trị là 0 thì output của F là 0
A B F
0 0 0
0 1 0
1 0 0
1 1 1
OR
- Hàm luận lí F = A + B gồm một cổng luận lý OR, 2 pin ngõ input để nhập giá trị cho A và B, và 1
pin ngõ ra xuất giá trị cho F
- Khi A và B đều có giá trị là 0 thì output là 0
A B F
0 0 0
0 1 1
1 0 1
1 1 1
NOT
- Hàm luận lí F= A gồm một cổng luận lí NOT, 1 pin ngõ input để nhập giá trị cho A và 1 pin ngõ
ra xuất giá trị cho F.
- Khi A giá trị là 0 thì F có giá trị là 1 và ngược lại
A F
0 1
1 0
XOR
- Hàm luận lí F= A ⨁ B gồm một cổng luận lí XOR, 1 pin ngõ input để nhập giá trị cho A và 1 pin
ngõ ra xuất giá trị cho F.
- Khi A và B đều có giá trị giống nhau thì output có giá trị là 0
- Khi A hoặc B có giá trị khác nhau thì output có giá trị là 1
A B F
0 0 0
0 1 1
1 0 1
1 1 0
XNOR
- Hàm luận lí F= A ⨁ B gồm một cổng luận lí XOR, 1 pin ngõ input để nhập giá trị cho A và 1 pin
ngõ ra xuất giá trị cho F.
- Khi A và B đều có giá trị là giống nhau thì output có giá trị là 1
A B F
0 0 1
0 1 0
1 0 0
1 1 1
NAND
- Hàm luận lí F= ABgồm một cổng luận lý AND, 2 pin ngõ input để nhập giá trị cho A và B, và 1
pin ngõ ra xuất giá trị cho F
- Khi cả A và B đều có giá trị là 1 thì output có giá trị là 0
- Khi một trong A và B có giá trị là 1, hoặc cả hai đều có giá trị là 0 thì output có giá trị là 1
A B F
0 0 1
0 1 1
1 0 1
1 1 0
NOR
- Hàm luận lí F= A+ B gồm một cổng luận lý AND, 2 pin ngõ input để nhập giá trị cho A và B, và 1
pin ngõ ra xuất giá trị cho F
- Khi A và B đều có giá trị là 0 thì output có giá trị là 1
D latch
- D latch gồm D Flip-Flop (thuộc tính Trigger: *Level), ít nhất một ngõ vào input (có hoặc không
các ngõ vào điều khiển), một clock, ngõ E để điều khiển việc cập nhật giá trị và ít nhất một
output mang giá trị lưu trữ
D flipflop
- D latch gồm D Flip-Flop (thuộc tính Trigger: *Edge), ít nhất một ngõ vào input (có hoặc không các
ngõ vào điều khiển), một clock, ngõ E để điều khiển việc cập nhật giá trị và ít nhất một output
mang giá trị lưu trữ
Thanh ghi
- D latch gồm 1 register, ít nhất một ngõ vào input (có hoặc không các ngõ vào điều khiển), một
clock, ngõ E để điều khiển việc cập nhật giá trị và ít nhất một output mang giá trị lưu trữ
3. Bài tập
A B C F
0 0 0 0
0 0 1 1
0 1 0 0
1 0 0 0
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 1
3.2. Mô phỏng mạch tuần tự sau: