Temeljni

TTL sklop
Analiza

Shema

Problem
Kraj
Problem
 Kako realizirati NI logički sklop
uporabom bipolarnih tranzistora?

Postoje različite izvedbe

NI sklop je temeljni sklop ove
sklopova (podskupine) unutar
skupine
iste skupine.
 Shema
I sklop Okretač faze NE sklop
Ucc

R1 R2 R4

Tr3 – dinamički
Tr3
otpor Diodni statički
Tr1 – Tr2 – naizmjence ekvivalent
višeemiterski
A
uključuje
Tr2 i D1 tranzistora Tr1
B tranzistor
Tr1 isključuje Tr3 i Tr4 Y

Tr4 – izlazni
Tr4 D2 D4
tranzistor
R3
Tr1
D3
Analiza sklopa

A B Y=AB  Kada je na bar jednom

0 0 1 od ulaza napon niske
0 1 1 razine na izlazu bi
1 0 1 trebao biti napon
1 1 0 visoke razine
 Kada je na svim
ulazima napon visoke
razine na izlazu bi
trebao biti napon niske
razine
 Ako je na bar jednom ulazu
napon niske razine( Ua = UCEzas ≈ 0.3V):

Ucc
Struja teče preko baze
R1 R2 R4 Tr1 i emitera vezanog za
Tr3
ulaz A

UB1 = 0,3V + 0,7V = 1V

A Tr2 D1
→ Tr2 i Tr4 ne vode
B Tr1
Y

Tranzistor Tr3 vodi, a na

Tr4
izlazu je (pad napona na
R3 R2 je zanemariv):
Uiz = UCC - UBE3 – UD1=
= 5 – 0,6 – 0,6 = 3,8V →
NAPON VISOKE RAZINE
 Ako je na svim ulazima
napon visoke razine:
Ucc Bazno – emiterski PN spojevi
R1 R2 R4
Tr1 su nepropusno polarizirani

Tr3 Struja teče preko bazno-

kolektorskog spoja Tr1 i bazno-
A Tr2 D1 emiterskih spojeva Tr2 i Tr4.
B Tr1
Y

Tr2 i Tr4 su u zasićenu pa je na

Tr4
izlazu Uiz = UCEzas4 ≈ 0.3V →
R3 NAPON NISKE RAZINE

Dioda D1 osigurava zapiranje

Tr3 kada je Tr4 u zasićenju
Vrijednosti nekih
parametara
 Napon napajanja: Ucc = 5V
 Faktor razgranavanja: N = 10 (za
podskupinu velike snage – buffer: N =
30)
 Imunost na smetnje: 1V
 Vrijeme kašnjenja: tk = 10ns
 Disipacija snage: P = 10mW