300-450 bản dịch

Machine Translated by Google
BỘ KHUẾCH ĐẠI BJT 300 •
VÍ DỤ 6–11 Tìm điện trở đầu vào, mức tăng điện áp, mức tăng dòng điện và mức tăng công suất cho bộ khuếch đại
trong Hình 6–32. bDC = 250.
HÌNH 6–32
VCC
+10V
RC
C3
R1 2,2k Vout
56k
C2 1µF
2N3904
RL
1µF
10k
C1
Vin
100 µF R2 NỐT RÊ
12k 1,0k
Giải pháp Trước tiên hãy tìm IE để xác định Saur¿đ .đó Rin nốt Rê
.
R1R2 (56 kÆ)(12 kÆ)

= = 9,88 kÆ
RTH =
R1 + R2 56kÆ + 12kÆ
12 kÆ
VTH = mộtR1R2+ R2 bVCC = a 56 kÆ + 12 kÆ b10 V = 1,76 V
VTH - VBE 1,76V - 0,7V

= = 1,02 mA
TỨC LÀ =
RE + RTH>bDC 1,0 kÆ + 39,5 Æ
Vì thế,
25 mV 25 mV
Rin = = 24,5 æ
r¿e =
I E 1,02 mA
Tính độ lợi điện áp như sau:
Rc = RC 7 RL = 2,2 kÆ 7 10 kÆ = 1,8 kÆ
Rc 1,8 kÆ
= = 73,5
Av =
r¿e 24,5 Æ
Cũng, Ai 1 và Ap Av = 76,3.
Vấn đề liên quan Tìm Av trong Hình 6–32 nếu bDC = 50.
Mở tệp Multisim E06-11 trong thư mục Ví dụ trên trang web đồng hành.
Đo mức tăng điện áp và so sánh với giá trị tính toán.
PHẦN 6–5
1. Có thể đạt được mức tăng điện áp tương tự với đế chung như với bộ khuếch đại bộ
KIỂM TRA
phát chung không?
2. Bộ khuếch đại đế chung có điện trở đầu vào thấp hay cao?
3. Mức tăng dòng điện tối đa trong bộ khuếch đại cơ sở chung là bao nhiêu?
BỘ KHUẾCH ĐẠI MULTIS TAGE • 301
6–6 BỘ KHUẾCH ĐẠI ĐA NĂNG
Hai hoặc nhiều bộ khuếch đại có thể được kết nối theo kiểu xếp tầng với đầu ra
của một bộ khuếch đại điều khiển đầu vào của bộ khuếch đại tiếp theo. Mỗi bộ khuếch đại được sắp
xếp theo tầng được gọi là một sân khấu. Mục đích cơ bản của cơ chế nhiều giai đoạn là tăng
mức tăng điện áp tổng thể. Mặc dù các bộ khuếch đại đa tầng rời rạc không phổ biến như
trước đây, việc làm quen với lĩnh vực này sẽ cung cấp cái nhìn sâu sắc về cách các mạch điện
ảnh hưởng lẫn nhau khi chúng được kết nối với nhau.
Sau khi hoàn thành phần này, bạn sẽ có thể
Mô tả và phân tích hoạt động của bộ khuếch đại nhiều tầng

Xác định mức tăng điện áp tổng thể của bộ khuếch đại nhiều
tầng • Biểu thị mức tăng điện áp bằng decibel (dB)
Thảo luận và phân tích các bộ khuếch đại đa tầng ghép điện dung
• Mô tả hiệu ứng tải • Xác định mức tăng điện áp của từng tầng trong bộ
khuếch đại hai tầng • Xác định mức tăng điện áp tổng thể • Xác định điện
áp một chiều
Mô tả các bộ khuếch đại nhiều tầng ghép trực tiếp
Tăng điện áp đa tầng

Mức tăng điện áp tổng thể của A¿v
các, bộ khuếch đại xếp tầng, như trong Hình 6–33, là tích của
của mức tăng điện áp riêng lẻ.
A¿v Av1Av2Av3 Á Avn Phương trình 6–23
trong đó n là số giai đoạn.
VCC
Đầu vào
Av1 Av2 Av3 Avn đầu ra
HÌNH 6–33
Bộ khuếch đại xếp chồng. Mỗi biểu tượng hình tam giác đại diện cho một bộ khuếch đại riêng biệt.
Độ lợi điện áp của bộ khuếch đại thường được biểu thị bằng decibel (dB) như sau:
Av(dB) 20 log Av Phương trình 6–24
Điều này đặc biệt hữu ích trong các hệ thống nhiều tầng vì mức tăng điện áp tổng thể tính bằng dB là
tổng mức tăng điện áp riêng lẻ tính bằng dB.
A¿v(dB) = Av1(dB) + Av2(dB) + Á + Avn(dB)
VÍ DỤ 6–12 Một cách bố trí bộ khuếch đại xếp tầng nhất định có mức tăng điện áp sau: Av1 = 10,
Av2 = 15 và Av3 = 20. Mức tăng điện áp tổng thể là gì? Đồng thời biểu thị từng mức tăng trong
decibel (dB) và xác định mức tăng điện áp tổng tính bằng dB.
302 • BỘ KHUẾCH ĐẠI BJT
Giải pháp A¿v = Av1Av2Av3 = (10)(15)(20) = 3000 Av1(dB)
= 20 log 10 = 20,0 dB Av2(dB) = 20
log 15 = 23,5 dB Av3(dB) = 20 log
20 = 26,0 dB A¿v(dB) = 20,0 dB +
23,5 dB + 26,0 dB = 69,5 dB
Vấn đề liên quan Trong một bộ khuếch đại nhiều tầng nhất định, các tầng riêng lẻ có mức tăng điện áp sau: Av1
= 25, Av2 = 5 và Av3 = 12. Lợi ích chung là gì? Biểu thị từng mức tăng
theo dB và xác định mức tăng điện áp tổng theo dB.
Bộ khuếch đại đa tầng ghép điện dung

Với mục đích minh họa, chúng tôi sẽ sử dụng bộ khuếch đại ghép điện dung hai giai đoạn trong Hình
6–34. Lưu ý rằng cả hai giai đoạn đều là các bộ khuếch đại bộ phát chung giống hệt nhau với đầu ra
của giai đoạn đầu tiên được ghép điện dung với đầu vào của giai đoạn thứ hai. Khớp nối điện dung
ngăn ngừa độ lệch dc của một giai đoạn ảnh hưởng đến giai đoạn kia nhưng cho phép tín hiệu ac XC 0
không bị suy giảm vì ở tần số hoạt động. Æ đi qua mà
Cũng lưu ý rằng các bóng bán dẫn được dán nhãn Q1 và Q2 .
VCC
+10V
giai đoạn 1 giai đoạn 2
R1 R3 R5 R7
47k 4.7k 47k 4.7k
C5
Vout
C1 C3
1 µF
Vin Q1 Q2
1 µF 1 µF
R2 R4 C2 R6 R8 C4
10k 1.0k 100µ F 10k 1.0k 100µ F
βDC = βac = 150 cho Q1 và Q2
HÌNH 6–34
Bộ khuếch đại bộ phát chung hai tầng.
Hiệu ứng tải Khi xác định mức tăng điện áp của giai đoạn đầu tiên, bạn phải xem xét hiệu ứng tải
của giai đoạn thứ hai. Do tụ điện ghép C3 xuất hiện dưới dạng chập mạch ở tần số tín hiệu nên tổng
điện trở đầu vào của giai đoạn thứ hai tạo ra tải xoay chiều cho giai đoạn đầu tiên.
Nhìn từ cực thu của Q1 , hai điện trở phân cực ở tầng thứ hai là R5 và R6 xuất hiện song song
với điện trở đầu vào ở chân đế của Q2 . Nói cách khác, tín
hiệu ở cực thu của Q1 “thấy” R3 , R5 , R6 và Rin(base2) của giai đoạn thứ hai đều song song với
mặt đất xoay chiều. Do đó, điện trở hiệu dụng của bộ thu xoay chiều Q1 là tổng của tất cả các điện
trở này song song, như minh họa trong Hình 6–35. Độ lợi điện áp của giai đoạn đầu tiên bị giảm do
tải ở giai đoạn thứ hai vì điện trở hiệu dụng của bộ thu xoay chiều của giai đoạn đầu tiên nhỏ hơn
giá trị thực của điện trở bộ thu của nó, R3 .
Hãy nhớ rằng Av = Rc >r¿e .

BỘ KHUẾCH ĐẠI MULTIS TAGE • 303
HÌNH 6–35
Điện trở đầu vào của giai đoạn thứ hai
AC tương đương với giai đoạn đầu tiên trong hình
Q1 6–34, hiển thị tải từ giây

Vin
điện trở đầu vào giai đoạn.
R3 R5 R6 Rin(cơ sở 2)
4,7k 47k 10k 3,57k
Tăng điện áp của giai đoạn đầu tiên Điện trở của bộ thu xoay chiều của giai đoạn đầu tiên là
Rc1 = R3 7 R5 7 R6 7 Rin(cơ số 2)
Hãy nhớ rằng các chỉ số dưới in nghiêng chữ thường biểu thị các đại lượng ac chẳng hạn như đối với Rc .
= e = 23,8Æ Hiệu quả
Bạn có thể xác minh rằng IE 1,05 mA, r¿ và Rin(base2) , kÆ.
= 3,57
Điện trở của bộ thu ac giai đoạn đầu tiên như sau:
Rc1 = 4,7 kÆ 7 47 kÆ 7 10 kÆ 7 3,57 kÆ = 1,63 kÆ
Do đó, mức tăng điện áp từ cơ sở đến bộ thu của giai đoạn đầu tiên là
Rc1 1,63 đô la
= = 68,5
Av1 =
r¿e 23,8 Æ
Mức tăng điện áp của giai đoạn thứ hai Giai đoạn thứ hai không có điện trở tải, do đó điện trở
của bộ thu xoay chiều là R7 và mức tăng là
R7 4,7 kÆ
= = 197
Av2 =
r¿e 23,8 Æ
So sánh điều này với mức tăng của giai đoạn đầu tiên và chú ý xem tải từ giai đoạn thứ hai
đã làm giảm mức tăng bao nhiêu.
Mức tăng điện áp tổng thể Mức tăng khuếch đại tổng thể khi không tải ở đầu ra là
A¿v = Av1Av2 = (68,5)(197) 13.495
Nếu tín hiệu đầu vào 100 mV , ví dụ, được áp dụng cho giai đoạn đầu tiên và nếu không có sự chú ý
điện trở trong mạch cơ sở đầu vào do điện trở nguồn, đầu ra từ tầng thứ hai
của (100 mV)(13,495) 1,35 V sẽ có kết quả. Mức tăng điện áp tổng thể có thể được biểu thị bằng dB
như sau:
A¿v(dB) = 20 log (13.495) = 82,6 dB
Điện áp DC trong Bộ khuếch đại đa tầng ghép điện dung Vì cả hai tầng trong
Hình 6–34 giống hệt nhau, điện áp dc cho Q1 và Q2 giống nhau. Vì bDCR4 W R2
và bDCR8 W R6 , điện áp cơ sở dc cho Q1 và Q2 là
VB và R2R1 + R2 bVCC = a 10 57
kÆ kÆ b10 V = 1,75 V
Điện áp bộ phát và bộ thu dc như sau:
VE = VB - 0,7 V = 1,05 V
ĐÃ 1,05 V
TỨC LÀ = = 1,05 mA
= R4 1,0 kÆ
TỨC LÀ = 1,05 mA
IC VC = VCC - ICR3 = 10 V - (1,05 mA)(4,7 kÆ) = 5,07 V

Bộ khuếch đại đa tầng ghép trực tiếp

Bộ khuếch đại ghép trực tiếp hai giai đoạn cơ bản được hiển thị trong Hình 6–36. Chú ý rằng có
không có tụ điện ghép nối hoặc bỏ qua trong mạch này. Điện áp thu dc giai đoạn đầu
cung cấp điện áp phân cực cơ sở cho giai đoạn thứ hai. Nhờ sự ghép nối trực tiếp nên điều này
loại bộ khuếch đại có đáp ứng tần số thấp tốt hơn loại ghép điện dung trong
mà điện kháng của tụ ghép và tụ rẽ nhánh ở tần số rất thấp có thể trở nên quá mức. Điện trở tăng của
tụ điện ở tần số thấp hơn tạo ra độ lợi
giảm các bộ khuếch đại ghép điện dung.
Bộ khuếch đại ghép trực tiếp có thể được sử dụng để khuếch đại tần số thấp xuống tới dc
(0 Hz) mà không làm mất mức tăng điện áp vì không có điện kháng trong mạch.
Mặt khác, nhược điểm của bộ khuếch đại ghép trực tiếp là những thay đổi nhỏ trong
Điện áp phân cực một chiều do hiệu ứng nhiệt độ hoặc sự thay đổi nguồn điện được khuếch đại theo các
giai đoạn tiếp theo, điều này có thể dẫn đến sự lệch đáng kể về mức điện một chiều trong toàn mạch.
HÌNH 6–36 +VCC
Bộ khuếch đại ghép trực tiếp hai giai
đoạn cơ bản.
R1 R3 R5
Vout
Vin Q1 Q2
R2 R4 R6
PHẦN 6–6 1. Thuật ngữ giai đoạn có nghĩa là gì?

KIỂM TRA
2. Độ lợi điện áp tổng thể của bộ khuếch đại nhiều tầng được xác định như thế nào?
3. Biểu thị mức tăng điện áp 500 tính bằng dB.
4. Thảo luận về nhược điểm của bộ khuếch đại ghép điện dung.
6–7 BỘ KHUẾCH ĐẠI KHÁC BIỆT
Bộ khuếch đại vi sai là bộ khuếch đại tạo ra các đầu ra có chức năng của
chênh lệch giữa hai điện áp đầu vào. Bộ khuếch đại vi sai có hai chế độ cơ bản là
hoạt động: chế độ vi sai (trong đó hai đầu vào khác nhau) và chế độ chung (trong
mà hai đầu vào giống nhau). Bộ khuếch đại vi sai rất quan trọng trong hoạt động
bộ khuếch đại, được đề cập bắt đầu trong Chương 12.
Mô tả bộ khuếch đại vi sai và hoạt động của nó Thảo

luận về hoạt động cơ bản • Tính
toán dòng điện và điện áp một chiều
Thảo luận về các chế độ hoạt động của tín hiệu
• Mô tả hoạt động đầu vào vi sai một đầu • Mô tả hoạt động đầu vào vi sai hai đầu
hoạt động đầu vào vi sai • Xác định hoạt động ở chế độ chung
Xác định và xác định tỷ lệ loại bỏ chế độ chung (CMRR)

BỘ KHUẾCH ĐẠI KHÁC BIỆT • 305
Hoạt động cơ bản
Mạch khuếch đại vi sai cơ bản (diff-amp) được hiển thị trong Hình 6–37. Lưu ý rằng
bộ khuếch đại vi sai có hai đầu vào và hai đầu ra.
+VCC HÌNH 6–37
Bộ khuếch đại vi sai cơ bản
RC1 RC2
Đầu ra 1 Đầu ra 2
Đầu vào 1 Đầu vào 2
Q1 Q2
NỐT RÊ
–VEE
Phần thảo luận sau đây liên quan đến Hình 6–38 và bao gồm phân tích dc cơ bản về hoạt động
của khuếch đại khuếch đại. Đầu tiên, khi cả hai đầu vào đều được nối đất (0 V), các bộ phát được
-0,7V, như được chỉ ra trong Hình 6–38(a). Người ta cho rằng các bóng bán dẫn giống hệt nhau
phù hợp bằng cách kiểm soát quy trình cẩn thận trong quá trình sản xuất sao cho dòng điện phát dc của chúng
giống nhau khi không có tín hiệu đầu vào. Như vậy,
IE1 = IE2
Vì cả hai dòng phát kết hợp qua RE,
IRE
IE1 = IE2 =
2
Ở đâu
VE - VEE
IRE =
NỐT RÊ
Dựa vào sự gần đúng đó vi mạch I E,
IRE
IC1 = IC2
2
Vì cả hai dòng điện của bộ thu và cả hai điện trở của bộ thu đều bằng nhau (khi điện áp đầu vào
bằng không),
VC1 = VC2 = VCC - IC1RC1
Điều kiện này được minh họa trong Hình 6–38(a).

Tiếp theo, đầu vào 2 được nối đất và điện áp phân cực dương được đặt vào đầu vào 1, như được hiển thị
trong Hình 6–38(b). Điện áp dương trên cực Q1 làm tăng IC1 và tăng điện áp bộ phát lên
VE = VB - 0,7V
Hành động này làm giảm độ lệch thuận (VBE) của Q2 vì cơ sở của nó được giữ ở 0 V (mặt đất),
do đó làm cho IC2 giảm. Kết quả cuối cùng là sự gia tăng IC1 làm giảm
VC1, và sự giảm IC2 làm tăng VC2, như được minh họa.
+VCC +VCC
IC1 IC2 IC1 IC2
RC1 RC2 RC1 RC2

VC1 VC2 VC1 VC2
– – – + + –
+ 1 2 + 1 2
Q1 Q2 +VB Q1 Q2
1 2 1 2
–0,7 V VB – 0,7V
IE1 IE2
NỐT RÊ NỐT RÊ
–VEE –VEE
(a) Cả hai đầu vào đều nối đất (b) Điện áp phân cực ở đầu vào 1 với đầu vào 2 được nối đất
+VCC
IC1 IC2
RC1 RC2
VC1 VC2
– + + –
1 2
Q1 Q2 +VB
1 2
VB – 0,7V
NỐT RÊ
–VEE
(c) Điện áp phân cực ở đầu vào 2 với đầu vào 1 được nối đất
HÌNH 6–38
Hoạt động cơ bản của bộ khuếch đại vi sai (mặt đất là 0 volt) cho thấy sự thay đổi tương đối của điện áp.
Cuối cùng, đầu vào 1 được nối đất và điện áp phân cực dương được đặt vào đầu vào 2, như thể hiện trong
Hình 6–38(c). Điện áp phân cực dương làm cho Q2 dẫn điện nhiều hơn, do đó làm tăng IC2.
Ngoài ra, điện áp bộ phát được nâng lên. Điều này làm giảm độ lệch thuận của Q1 , vì cơ số của nó là
được giữ ở mặt đất và làm cho IC1 giảm. Kết quả là sự gia tăng IC2 tạo ra một
VC2 giảm và IC1 giảm khiến VC1 tăng, như được hiển thị.
Các phương thức hoạt động của tín hiệu
Đầu vào vi sai một đầu Khi vận hành bộ khuếch đại vi sai với cấu hình đầu vào này, một đầu vào được nối
đất và điện áp tín hiệu chỉ được cấp cho đầu vào còn lại, như
được hiển thị trong Hình 6–39. Trong trường hợp điện áp tín hiệu được đưa vào đầu vào 1 như một phần
(a), điện áp tín hiệu khuếch đại đảo ngược xuất hiện ở đầu ra 1 như được hiển thị. Ngoài ra, điện áp tín
hiệu xuất hiện cùng pha tại bộ phát Q1 . Vì các nguồn phát của Q1 và Q2 là chung nên
tín hiệu bộ phát trở thành đầu vào của Q2 , có chức năng như một bộ khuếch đại cơ sở chung. Các
tín hiệu được khuếch đại bởi Q2 và xuất hiện, không đảo ngược, ở đầu ra 2. Hành động này được minh họa trong
phần (a).
Trong trường hợp tín hiệu được cấp tới đầu vào 2 với đầu vào 1 được nối đất, như trong Hình
6–39(b), điện áp tín hiệu khuếch đại đảo ngược xuất hiện ở đầu ra 2. Trong tình huống này, Q1 hoạt động
như một bộ khuếch đại cơ sở chung và tín hiệu khuếch đại không đảo ngược xuất hiện ở đầu ra 1.
+VCC HÌNH 6–39
Hoạt động đầu vào vi sai

một đầu.
RC1 RC2
1 2
Vout1 Vout2
Q1 Q2
1 2
Vin1
NỐT RÊ
–VEE Đã
(Một)
+VCC
RC1 RC2
1 2
Vout1 Vout2
Q1 Q2
1 2
Vin2
NỐT RÊ
Đã –VEE
(b)
Đầu vào vi sai hai đầu Trong cấu hình đầu vào này, hai đầu vào phân cực ngược nhau
Tín hiệu (ngược pha) được đưa vào đầu vào, như trong Hình 6–40(a). Mỗi đầu vào đều ảnh hưởng đến đầu
ra, như bạn sẽ thấy trong phần thảo luận sau.
Hình 6–40(b) hiển thị các tín hiệu đầu ra do tín hiệu trên đầu vào 1 chỉ hoạt động như một tín hiệu
đầu vào một đầu. Hình 6–40(c) trên trang 308 hiển thị các tín hiệu đầu ra do tín hiệu
trên đầu vào 2 hoạt động riêng như một đầu vào một đầu. Lưu ý ở phần (b) và (c) rằng các tín hiệu
trên đầu ra 1 có cùng cực tính. Điều tương tự cũng đúng với đầu ra 2. Bằng cách chồng lên
cả tín hiệu đầu ra 1 và cả tín hiệu đầu ra 2, bạn sẽ nhận được tổng tín hiệu đầu ra, như được hiển thị
trong Hình 6–40(d).
+VCC +VCC
RC1 RC2 RC1 RC2

phó chủ tịch phó chủ tịch
1 2 1 2
Vout 1 Vout2
Q1 Q2 Q1 Q2
1 2 1 2
Vin1 Vin2 Vin1
NỐT RÊ NỐT RÊ
–VEE –VEE
(a) Đầu vào vi sai (lệch pha 180°) (b) Sản lượng do Vin1 tạo ra
HÌNH 6–40
Hoạt động vi sai hai đầu. (tiếp tục trên trang tiếp theo)
+VCC +VCC
2Vp 2Vp
RC1 RC2 RC1 RC2

phó chủ tịch phó chủ tịch
1 2 Vout 1 1 2 Vout2
Vout 1 Vout2
Q1 Q2 Q1 Q2
1 2 1 2
Vin2 Vin1 Vin2
NỐT RÊ NỐT RÊ
–VEE –VEE
(c) Sản lượng do Vin2 tạo ra (d) Tổng sản lượng
HÌNH 6–40
(tiếp theo)
Đầu vào chế độ chung Có thể thấy một trong những khía cạnh quan trọng nhất trong hoạt động
của khuếch đại khuếch đại bằng cách xem xét điều kiện chế độ chung trong đó hai điện áp tín hiệu
cùng pha, tần số và biên độ được áp dụng cho hai đầu vào, như thể hiện trong
Hình 6–41(a). Một lần nữa, bằng cách coi mỗi tín hiệu đầu vào hoạt động riêng lẻ, bạn có thể
hiểu được hoạt động cơ bản.
+VCC +VCC
RC1 RC2 RC1 RC2
1 2 1 2
Vout1 Vout2
Q1 Q2 Q1 Q2
1 2 1 2
Vin1
Vin1 Vin2
NỐT RÊ NỐT RÊ
–VEE –VEE
(a) Đầu vào chế độ chung (cùng pha) (b) Sản lượng do Vin1 tạo ra
+VCC +VCC
RC1 RC2 RC1 RC2
1 2 1 2
Vout1 Vout2 Vout1 Vout2
Q1 Q2 Q1 Q2
1 2 1 2
Vin1 Vin2
Vin2
NỐT RÊ NỐT RÊ
–VEE –VEE
(c) Sản lượng do Vin2 tạo ra (d) Các đầu ra do Vin1 và Vin2 bị hủy vì chúng có biên độ bằng nhau nhưng
ngược pha nhau. Kết quả đầu ra là 0 V ac.
HÌNH 6–41
Hoạt động ở chế độ chung của bộ khuếch đại vi sai.

Hình 6–41(b) hiển thị các tín hiệu đầu ra do tín hiệu chỉ ở đầu vào 1 và Hình
6–41(c) hiển thị các tín hiệu đầu ra do tín hiệu chỉ trên đầu vào 2. Lưu ý rằng các tín
hiệu tương ứng trên đầu ra 1 có cực tính ngược lại và các tín hiệu trên đầu ra 2 cũng vậy.
Khi các tín hiệu đầu vào được cấp cho cả hai đầu vào, các đầu ra sẽ được xếp chồng lên nhau và chúng
hủy bỏ, dẫn đến điện áp đầu ra bằng 0, như trong Hình 6–41(d).
Hành động này được gọi là từ chối chế độ chung. Tầm quan trọng của nó nằm ở tình hình
trong đó tín hiệu không mong muốn thường xuất hiện trên cả hai đầu vào khuếch đại khuếch đại. Chế độ thông thường
bị loại bỏ có nghĩa là tín hiệu không mong muốn này sẽ không xuất hiện ở đầu ra và làm biến dạng tín hiệu
tín hiệu mong muốn. Các tín hiệu ở chế độ chung (nhiễu) nói chung là kết quả của việc thu
năng lượng bức xạ trên các đường dây đầu vào từ các đường dây liền kề, đường dây điện 60 Hz hoặc các đường dây khác
nguồn.
Tỷ lệ từ chối chế độ chung

Các tín hiệu mong muốn chỉ xuất hiện trên một đầu vào hoặc có cực tính ngược nhau trên cả hai đường đầu vào.
Những tín hiệu mong muốn này được khuếch đại và xuất hiện trên đầu ra như đã thảo luận trước đó.
Các tín hiệu không mong muốn (nhiễu) xuất hiện có cùng cực tính trên cả hai đường đầu vào về cơ
bản sẽ bị triệt tiêu bởi khuếch đại khuếch đại và không xuất hiện trên đầu ra. Thước đo khả năng
loại bỏ tín hiệu chế độ chung của bộ khuếch đại là một tham số được gọi là CMRR ( tỷ lệ loại bỏ
chế độ chung).
Lý tưởng nhất là khuếch đại khuếch đại cung cấp mức tăng rất cao cho các tín hiệu mong muốn (một đầu hoặc đầu
vi phân) và mức tăng bằng 0 cho tín hiệu chế độ chung. Tuy nhiên, các bộ khuếch đại khác biệt thực tế thể hiện một
mức tăng chế độ chung rất nhỏ (thường nhỏ hơn 1), trong khi cung cấp mức tăng điện áp chênh lệch
cao (thường là vài nghìn). Mức tăng chênh lệch càng cao
đến mức tăng ở chế độ chung thì hiệu suất của khuếch đại khuếch đại càng tốt về mặt loại bỏ
của tín hiệu chế độ chung. Điều này gợi ý rằng một thước đo tốt về hiệu suất của bộ khuếch đại
khuếch đại trong việc loại bỏ các tín hiệu chế độ chung không mong muốn là tỷ lệ của điện áp vi sai.
đạt được Av(d ) đến mức tăng chế độ chung, Acm. Tỷ lệ này là tỷ lệ loại bỏ chế độ chung,
CMRR.
Av(d )
CMRR Phương trình 6–25
acm
CMRR càng cao thì càng tốt. Giá trị CMRR rất cao có nghĩa là mức tăng vi phân Av(d) cao và
mức tăng ở chế độ chung Acm thấp.

CMRR thường được biểu thị bằng decibel (dB) như
Phương trình 6–26

CMRR 20 log aAv(d ) acm b
VÍ DỤ 6–13 Một khuếch đại khuếch đại nhất định có mức tăng điện áp vi sai là 2000 và mức tăng ở chế độ chung là
0,2. Xác định CMRR và biểu thị nó bằng decibel.
Giải pháp Vì thế,

Av(d) = 2000, và Acm = 0,2.
Av(d ) = 2000
CMRR = = 10.000
acm 0,2
Thể hiện bằng decibel,
CMRR = 20 log (10.000) = 80 dB
Vấn đề liên quan Xác định CMRR và biểu thị nó bằng decibel cho bộ khuếch đại có vi sai
mức tăng điện áp là 8500 và mức tăng ở chế độ chung là 0,25.
CMRR bằng 10.000 có nghĩa là tín hiệu đầu vào mong muốn (vi sai) được khuếch đại
Gấp 10.000 lần so với tiếng ồn không mong muốn (chế độ chung). Ví dụ: nếu biên độ của tín hiệu
đầu vào vi sai và nhiễu chế độ chung bằng nhau thì mức mong muốn
tín hiệu sẽ xuất hiện ở đầu ra với biên độ lớn hơn 10.000 lần so với nhiễu. Như vậy,
tiếng ồn hoặc nhiễu về cơ bản đã được loại bỏ.
PHẦN 6–7 1. Phân biệt đầu vào vi sai hai đầu và một đầu.
KIỂM TRA
2. Xác định từ chối chế độ chung.
3. Đối với một giá trị khuếch đại chênh lệch nhất định, CMRR cao hơn sẽ dẫn đến giá trị cao hơn hay thấp hơn?
đạt được chế độ chung?
KHẮC PHỤC SỰ CỐ 6–8
Khi làm việc với bất kỳ mạch điện nào, trước tiên bạn phải biết nó hoạt động như thế nào trước khi bạn
có thể khắc phục sự cố do lỗi. Thảo luận về bộ khuếch đại ghép điện dung hai giai đoạn
trong Phần 6–6 được sử dụng để minh họa quy trình khắc phục sự cố điển hình.
Khắc phục sự cố mạch khuếch đại

Thảo luận quy trình khắc phục sự cố
• Mô tả giai đoạn phân tích • Mô tả giai đoạn lập kế hoạch • Mô tả
pha đo
Chương 18: Các khái niệm lập trình cơ bản cho kiểm thử tự động
Các phần được chọn từ Chương 18 có thể được giới thiệu như một phần của quá trình khắc phục sự cố này.
bảo hiểm hoặc, tùy ý, toàn bộ Chương 18 có thể được bảo hiểm muộn hơn hoặc hoàn toàn không được bảo hiểm.
Khi bạn phải đối mặt với việc phải khắc phục sự cố của một mạch điện, điều đầu tiên bạn cần là một
sơ đồ với điện áp dc và tín hiệu thích hợp được dán nhãn. Bạn phải biết điều gì là đúng
điện áp trong mạch phải cao trước khi bạn có thể xác định được điện áp không chính xác. Sơ đồ
của một số mạch có sẵn với điện áp được chỉ định tại một số điểm nhất định. Nếu đây không phải là
trường hợp này, bạn phải sử dụng kiến thức về hoạt động của mạch điện để xác định điện áp chính
xác. Hình 6–42 là sơ đồ của bộ khuếch đại hai tầng đã được phân tích trong Phần
6–6. Điện áp chính xác được chỉ định tại mỗi điểm.
Quy trình khắc phục sự cố

Phương pháp phân tích, lập kế hoạch và đo lường để khắc phục sự cố, được thảo luận trong
Chương 2 sẽ được sử dụng.
Phân tích Người ta thấy rằng không có điện áp đầu ra, Vout. Bạn cũng đã xác định được rằng mạch
đã hoạt động bình thường nhưng sau đó lại bị lỗi. Kiểm tra trực quan của bảng mạch
hoặc lắp ráp các vấn đề rõ ràng như kết nối bị hỏng hoặc kém, vết hàn bắn,
KHẮC PHỤC SỰ CỐ • 311
µ
100 V hiệu dụng 100 Vµhiệu 6,85 mV hiệu 6,85 mV hiệu 1,35 V hiệu 1,35 V hiệu
0 V dc dụng 1,75 V dc dụng 5,07 V dc dụng 1,75 V dc dụng 5,07 V dc dụng 0 V dc
+10V
R1 R3 R5 R7
47k 4,7k 47k 4,7k
C5
Vout
C1 C3
1 µF
Vin Q1 Q2
1 µF 1 µF
R2 R4 C2 R6 R8 C4
10k 1,0k 100 µF 10k 1,0k µ
100 F
HÌNH 6–42
Bộ khuếch đại bộ phát chung hai giai đoạn có điện áp chính xác được chỉ định. Cả hai bóng bán dẫn đều có DC và
ac betas là 150. Các giá trị khác nhau của sẽ tạo ra kết quả hơi khác nhau. b
những đoạn dây bị cắt hoặc các bộ phận bị cháy chẳng thu được kết quả gì. Bạn kết luận rằng vấn đề là
rất có thể bộ phận trong mạch khuếch đại bị lỗi hoặc kết nối hở. Ngoài ra, dc
điện áp cung cấp có thể không chính xác hoặc có thể bị thiếu.
Lập kế hoạch Bạn quyết định sử dụng máy hiện sóng để kiểm tra mức dc và tín hiệu ac
(bạn thích sử dụng DMM để đo điện áp dc) tại các điểm kiểm tra nhất định. Ngoài ra, bạn quyết định
áp dụng phương pháp chia đôi để theo dõi các điện áp trong mạch và sử dụng mạch điện
máy kiểm tra bóng bán dẫn nếu nghi ngờ bóng bán dẫn bị lỗi.
Đo lường Để xác định thành phần bị lỗi trong bộ khuếch đại nhiều tầng, hãy sử dụng quy trình khắc
phục sự cố chung gồm 5 bước được minh họa như sau.
Bước 1: Thực hiện kiểm tra nguồn điện. Giả sử điện áp nguồn DC đúng như đã chỉ ra
trong Hình 6–43.
Bước 2: Kiểm tra điện áp đầu vào và đầu ra. Giả sử các phép đo chỉ ra rằng
điện áp tín hiệu đầu vào là chính xác. Tuy nhiên, không có điện áp tín hiệu đầu ra
hoặc điện áp tín hiệu đầu ra nhỏ hơn nhiều so với mức cần thiết, như được minh họa
bằng sơ đồ trong Hình 6–43.
Ít hơn nhiều so với điện áp
Có tín hiệu đầu vào Không có tín hiệu đầu ra tín hiệu bình thường
Nguồn đang bật
V.
VCC hoặc
Giai đoa n 1 Giai đoạn 2
HÌNH 6–43
Kiểm tra ban đầu bộ khuếch đại hai tầng bị lỗi.

Bước 3: Áp dụng phương pháp dò tín hiệu chia đôi. Kiểm tra điện áp ở đầu ra của giai đoạn đầu tiên. Không có
điện áp tín hiệu hoặc điện áp tín hiệu thấp hơn nhiều so với bình thường cho thấy sự cố đang ở giai
đoạn đầu. Điện áp một chiều không chính xác cũng chỉ ra vấn đề ở giai đoạn đầu. Nếu điện áp tín
hiệu và điện áp dc ở đầu ra của giai đoạn đầu tiên đúng thì vấn đề nằm ở giai đoạn thứ hai. Sau lần
kiểm tra này, bạn đã thu hẹp vấn đề vào một trong hai giai đoạn. Bước này được minh họa trong Hình
6–44.
Tín hiệu chính xác
Màn hình cho biết một
lỗi ở giai đoạn 2.

VCC
Có tín hiệu đầu vào Giai đoa n 1 Giai đoạn 2
Một trong hai màn hình cho

hoặc
biết lỗi ở Giai đoạn 1.
Không có tín hiệu hoặc điện áp Ít hơn nhiều so với điện áp
DC không chính xác tín hiệu bình thường
HÌNH 6–44
Truy tìm tín hiệu phân tách một nửa sẽ cô lập giai đoạn bị lỗi.
Bước 4: Áp dụng phân tích lỗi. Tập trung vào giai đoạn bị lỗi và xác định lỗi thành phần có thể tạo ra đầu ra
không chính xác.
Triệu chứng: Điện áp DC không chính xác.
Các lỗi có thể xảy ra: Bất kỳ điện trở hoặc bóng bán dẫn nào bị hỏng sẽ tạo ra điện áp phân cực
một chiều không chính xác. Tụ điện nối tắt hoặc tụ điện ghép nối bị rò rỉ cũng sẽ ảnh hưởng đến
điện áp phân cực một chiều. Các phép đo tiếp theo trong giai đoạn này là cần thiết để cách ly thành
phần bị lỗi.
Điện áp xoay chiều không chính xác và (các) lỗi có thể xảy ra nhất được minh họa trong Hình 6–
45 như sau:
(a) Triệu chứng 1: Thiếu điện áp tín hiệu ở đầu ra; điện áp dc chính xác.
Triệu chứng 2: Thiếu điện áp tín hiệu ở chân đế; điện áp dc chính xác.
Lỗi có thể xảy ra: Tụ nối đầu vào hở. Điều này ngăn cản tín hiệu đến được cơ sở.
(b) Triệu chứng: Tín hiệu chính xác ở gốc nhưng không có tín hiệu đầu ra.
Lỗi có thể xảy ra: Chân đế Transistor hở.
(c) Triệu chứng: Điện áp tín hiệu ở đầu ra thấp hơn nhiều so với bình thường; điện áp DC
Chính xác.
Lỗi có thể xảy ra: Tụ bỏ qua bị hở.
Bước 5: Thay thế hoặc sửa chữa. Khi nguồn đã tắt, hãy thay thế bộ phận bị lỗi hoặc sửa chữa kết nối bị lỗi.
Bật nguồn và kiểm tra hoạt động bình thường.

Không có tín hiệu Không có tín hiệu Tín hiệu chính xác Không có tín hiệu
VCC VCC
Đã có tín hiệu Giai Đã có tín hiệu Giai

được xác minh đoạn bị lỗi được xác minh đoạn bị lỗi
C MỞ Điện áp DC chính xác Căn cứ Điện áp DC chính xác
MỞ
(a) Tụ ghép hở (b) Đế Transistor mở
Ít hơn nhiều so với điện áp
tín hiệu bình thường
VCC
Đã có tín hiệu Giai

được xác minh đoạn bị lỗi
Bỏ qua C
MỞ
(c) Tụ phân nhánh mở
HÌNH 6–45
Khắc phục sự cố một giai đoạn bị lỗi.
VÍ DỤ 6–14 Bộ khuếch đại hai tầng trong Hình 6–42 đã gặp trục trặc. Chỉ định quy trình khắc phục sự cố từng
bước cho một lỗi giả định.
Giải pháp Giả sử không có dấu hiệu trực quan hoặc dấu hiệu nào khác của sự cố chẳng hạn như điện trở cháy, vết hàn
bắn, đứt dây, đứt kết nối hoặc linh kiện cực nóng. Quy trình khắc phục sự cố cho một tình huống
lỗi nhất định như sau:
Bước 1: Có nguồn điện cho mạch như được biểu thị bằng phép đo VCC chính xác .
Bước 2: Có điện áp tín hiệu đầu vào được xác minh nhưng không đo được điện áp tín hiệu đầu ra.
Bước 3: Điện áp tín hiệu và điện áp dc tại cực góp của Q1 đúng. Điều này có nghĩa là sự cố nằm ở
tầng thứ hai hoặc ở tụ điện ghép C3 giữa các tầng.
Bước 4: Đo điện áp tín hiệu chính xác và điện áp phân cực DC tại chân đế Q2 .
Điều này giúp loại bỏ khả năng xảy ra lỗi ở C3 hoặc mạch phân cực giai đoạn hai.
Bộ thu của Q2 ở mức 10 V và không có điện áp tín hiệu. Phép đo này, được thực hiện trực tiếp
trên bộ thu bóng bán dẫn, chỉ ra rằng bộ thu bị chập mạch tới VCC hoặc bóng bán dẫn đang mở bên
trong. Điện trở Collector R7 khó có khả năng bị chập nhưng để kiểm tra hãy tắt nguồn và dùng
ôm kế để kiểm tra.
Khả năng xảy ra đoản mạch được loại bỏ bằng cách kiểm tra ohmmeter. Các lỗi khác có thể
xảy ra là (a) bóng bán dẫn Q2 mở bên trong hoặc (b) điện trở bộ phát hoặc
kết nối mở. Sử dụng máy kiểm tra bóng bán dẫn và/hoặc ohm kế để kiểm tra từng
lỗi có thể xảy ra khi tắt nguồn.
Bước 5: Thay thế linh kiện bị lỗi hoặc sửa chữa kết nối hở và kiểm tra lại mạch
để vận hành thích hợp.
Vấn đề liên quan Xác định (các) lỗi có thể xảy ra nếu ở Bước 4, bạn không tìm thấy điện áp tín hiệu ở chân đế của
Q2 nhưng điện áp một chiều vẫn đúng.
Bài tập khắc phục sự cố Multisim
Các mạch tệp này nằm trong thư mục Bài tập khắc phục sự cố trên trang web đồng hành.
Mở từng tệp và xác định xem mạch có hoạt động tốt không. Nếu nó không hoạt động bình thường,
hãy xác định lỗi.
1. File đa sim TSE06-01
PHẦN 6–8
1. Nếu C4 trong Hình 6–42 mở, tín hiệu đầu ra sẽ bị ảnh hưởng như thế nào? Sẽ như thế nào
KIỂM TRA
mức dc ở cực thu Q2 có bị ảnh hưởng không?
2. Nếu R5 trong Hình 6–42 mở, tín hiệu đầu ra sẽ bị ảnh hưởng như thế nào?
3. Nếu tụ điện ghép nối C3 trong Hình 6–42 bị chập mạch thì điện áp một chiều nào đó sẽ
trong bộ khuếch đại được thay đổi? Nếu vậy, cái nào?
Hoạt động ứng dụng: Bộ tiền khuếch đại âm thanh cho hệ thống PA
Bộ tiền khuếch đại âm thanh sẽ được phát triển để sử dụng trong hệ thống truyền thanh công
cộng di động (PA) nhỏ. Bộ tiền khuếch đại sẽ có đầu vào micrô và đầu ra của nó sẽ điều khiển
bộ khuếch đại công suất sẽ được phát triển trong Chương 7. Sơ đồ khối của hệ thống PA hoàn
chỉnh được hiển thị trong Hình 6–46(a) và cấu hình vật lý của nó được hiển thị một phần (b).
Điện áp nguồn DC được cung cấp bởi bộ pin hoặc nguồn điện điện tử.
Mạch
Bộ tiền khuếch đại điện áp âm thanh 2 tầng được hiển thị trong Hình 6–47. Giai đoạn đầu tiên
là pnp bộ phát chung có độ lệch bộ chia điện áp và giai đoạn thứ hai là npn bộ phát chung
có độ lệch bộ chia điện áp. Người ta đã quyết định rằng bộ khuếch đại nên hoạt động ở điện
áp 30 V dc để có được dao động điện áp tín hiệu đủ lớn để cung cấp tối đa 6 W cho loa.
Bởi vì các bộ điều chỉnh IC nhỏ như dòng 78xx và 79xx không có sẵn trên 24 V,
ÁP DỤNG ATI TRONG HOẠT ĐỘNG Y • 315
Cái mic cờ rô
nguồn điện một chiều
Loa
Tiền khuếch đại âm thanh Bộ khuếch đại công suất
(a) Sơ đồ khối hệ thống PA (b) Cấu hình vật lý
HÌNH 6–46
Hệ thống địa chỉ công cộng.
VCC
+15V
R3 C2
33k 10 µ
F R8
R1 R6 6,8k
C5
330k R4 47k
1,0k Vout
C1 C3
Q1 Q2 10 µ F
Vin
2N3906 2N3904
10 µ F 10 µ F
R9
130
R2 R7
330k R5 22k
22k R10
5k C4
100 µ F
VEE βDC = 200

–15V
HÌNH 6–47
Bộ tiền khuếch đại điện áp hai tầng.
kép ;15 V Nguồn cung cấp dc được sử dụng trong hệ thống cụ thể này thay vì một nguồn cung
cấp duy nhất. Hoạt động về cơ bản giống như khi sử dụng một nguồn dc +30 V. Poten-tiometer ở
đầu ra cung cấp khả năng điều chỉnh mức tăng để điều khiển âm lượng. Đầu vào đầu tiên
giai đoạn này là từ micrô và đầu ra của giai đoạn thứ hai sẽ điều khiển bộ khuếch đại công
suất sẽ được phát triển trong Chương 7. Bộ khuếch đại công suất sẽ điều khiển loa. Tiền khuếch đại là
để hoạt động với dải tín hiệu đầu vào cao nhất từ 25 mV đến 50 mV. Phạm vi tối thiểu của
điều chỉnh mức tăng điện áp là từ 90 đến 170.
1. Tính mức tăng điện áp lý thuyết của giai đoạn thứ nhất khi giai đoạn thứ hai được
thiết lập để đạt được lợi ích tối đa.
2. Tính mức tăng điện áp cực đại theo lý thuyết của giai đoạn thứ hai.
3. Xác định mức tăng điện áp lý thuyết tổng thể.
4. Tính công suất tiêu tán của mạch không có tín hiệu (không hoạt động).
Mô phỏng
Preamp được mô phỏng với tín hiệu đầu vào cao nhất là 45 mV bằng Multisim. Kết quả được
thể hiện trong Hình 6–48.
5. Xác định độ lợi điện áp của mạch mô phỏng dựa trên số đo điện áp.
6. So sánh mức tăng điện áp đo được với mức tăng điện áp tính toán.
(a) Màn hình mạch
(b) Tín hiệu đầu vào (màu vàng) và tín hiệu đầu ra (màu xanh)
HÌNH 6–48
Tín hiệu đầu vào và đầu ra tiền khuếch đại.

Mô phỏng mạch tiền khuếch đại bằng phần mềm Multisim của bạn. Quan sát hoạt động với máy hiện sóng ảo.
Tạo nguyên mẫu và thử nghiệm* Bây
giờ mạch đã được mô phỏng, mạch nguyên mẫu được xây dựng và thử nghiệm.
Sau khi mạch được thử nghiệm thành công trên bảng mạch nguyên mẫu, nó đã sẵn sàng để được hoàn thiện trên
bảng mạch in.
Thí nghiệm trong phòng thí nghiệm
Để xây dựng và kiểm tra một mạch tương tự, hãy chuyển đến Thí nghiệm 6 trong sách hướng dẫn thực hành
của bạn (Bài tập thí nghiệm dành cho thiết bị điện tử của David Buchla và Steven Wetterling).
Bảng mạch
Bộ tiền khuếch đại được triển khai trên bảng mạch in như trong Hình 6–49.
7. Kiểm tra bảng mạch in và xác minh rằng nó phù hợp với sơ đồ trong Hình 6–47. Chiết áp điều khiển âm
lượng được gắn trên bo mạch PC để dễ dàng truy cập.
8. Dán nhãn cho từng chân đầu vào và đầu ra theo chức năng.
HÌNH 6–49
Bảng mạch tiền khuếch đại.
Khắc phục sự cố Hai
bảng mạch preamp đã không vượt qua được quá trình kiểm tra sản xuất. Bạn sẽ khắc phục sự cố của bo mạch
dựa trên các phép đo phạm vi được hiển thị trong Hình 6–50.
9. Liệt kê các lỗi có thể xảy ra ở bảng 1.
10. Liệt kê các lỗi có thể xảy ra ở bảng 2.
*Một ví dụ về cách tiếp cận kết hợp phần mềm/phần cứng để mô phỏng và tạo mẫu mạch là NI ELVIS (Bộ công cụ
ảo của Phòng thí nghiệm giáo dục dụng cụ quốc gia), kết hợp phần mềm Multisim với phần cứng tạo mẫu thực tế.
15 V +15V
Tín hiệu đầu
vào đỉnh 45 mV
Chiết
áp điều chỉnh
độ lợi
(a) Kết quả kiểm tra bảng 1
15 V +15V
Tín hiệu đầu
vào đỉnh 45 mV
Chiết
áp điều chỉnh
độ lợi
(b) Kết quả kiểm tra bảng 2
HÌNH 6–50
Kiểm tra hai bảng preamp bị lỗi.

TỔNG HỢP BỘ KHUẾCH ĐẠI TTER EMI CHUNG • 319
TỔNG HỢP BỘ KHUẾCH ĐẠI BỘ PHÁT PHỔNG
MẠCH CÓ BIAS CHIA ĐIỆN ÁP
■ Đầu vào nằm ở cơ sở. Đầu ra là ở bộ thu.

+VCC
■ Có sự đảo pha từ đầu vào sang đầu ra.
R1 RC C3 ■ C1 và C3 là các tụ điện ghép nối tín hiệu đầu vào và đầu ra.
Vout ■ C2 là tụ điện bỏ qua bộ phát.
C1
Vin ■ Tất cả các tụ điện phải có điện kháng không đáng kể ở tần số
hoạt động nên chúng xuất hiện dưới dạng quần short.
■ Bộ phát được nối đất xoay chiều do tụ điện rẽ nhánh.
R2 NỐT RÊ C2
MẠCH VÀ CÔNG THỨC TƯƠNG ĐƯƠNG
■ Công thức DC:

+VCC
R1R2
RTH =
R1 + R2
R1 RC
VTH = một R1
R2 + R2 bVCC
VTH - VBE
TỨC LÀ =
RE + RTH>bDC
R2 NỐT RÊ VE = IERE
VB = VE + VBE
VC = VCC - ICRC
Mạch tương đương DC
■ Công thức AC:

Vout
25 mV
r¿e =
I E
Vin
Rin(cơ bản) = bacr¿e

TÔI
TRONG
RC định tuyến RC
R1 || R2
RC
Av =
r¿e
Ic
Ái =
Mạch tương đương AC tôi
Ap = A¿v Ai
BỘ KHUẾCH ĐẠI KIẾM VỚI TẢI TRỞ LẠI

+VCC
Rc
Av
RE1
R1 RC C3
Vout
Ở đâu RC = RC 7 RL
C1
Rin(cơ sở) = bac(r¿e + RE1)
Vin
■ Swamping ổn định độ lợi bằng cách giảm thiểu ảnh hưởng của r¿e .
RE1 RL
R2 ■ Swamp làm giảm độ lợi điện áp từ giá trị chưa bị Swamp của nó.
RE2 C2 ■ Nén làm tăng điện trở đầu vào.
■ Điện trở tải làm giảm độ lợi điện áp. càng nhỏ thì
Điện trở đầm
khả năng chịu tải thì độ lợi càng ít.
Vout
Vin
RC = RC || RL
R1 || R2 RE1
Mạch tương đương AC
TÓM TẮT VỀ BỘ KHUẾCH ĐẠI BỘ SƯU TẬP CHUNG
■ Đầu vào nằm ở cơ sở. Đầu ra là ở bộ phát.

+VCC
■ Không có hiện tượng đảo pha từ đầu vào sang đầu ra.
■ Điện trở đầu vào cao. Điện trở đầu ra thấp.

R1
C1 ■ Độ lợi điện áp tối đa là 1.
Vin
C2 ■ Người thu gom đang ở mặt đất.
Vout
■ Tụ ghép phải có điện kháng tần số không đáng kể

sự ổn định của hoạt động.
R2 NỐT RÊ RL
TỔNG HỢP KHUẾCH ĐẠI CƠ SỞ CHUNG • 321

+VCC
R1R2
RTH =
R1 + R2
R1
VTH = mộtR1R2+ R2 bVCC
VTH - VBE
TỨC LÀ =
RE + RTH>bDC
R2 NỐT RÊ
VE = IERE
VB = VE + VBE
Mạch tương đương DC VC = VCC
25 mV
r¿e =
Vin
I E
TÔI
TRONG
Vout Rin(cơ sở) = bac(r¿e + Re ) bacRe
R1 || R2 LẠI || RL
Bắcb
Lộ trình = một Rs 7 LẠI
Nốt Rê
Av = 1
r¿e + Re
Mạch tương đương AC
I E
Ái =
tôi
Ấp Ái
TỔNG HỢP BỘ KHUẾCH ĐẠI CƠ SỞ CHUNG
■ Đầu vào ở bộ phát. Đầu ra là ở bộ thu.

+VCC
■ Không có hiện tượng đảo pha từ đầu vào sang đầu ra.
RC C3 ■ Điện trở đầu vào thấp. Điện trở đầu ra cao.

R1 Vout
C2 ■ Mức tăng dòng điện tối đa là 1.
■ Căn cứ nằm trên mặt đất ac.

RL
C1
Vin
R2 NỐT RÊ

+VCC
R1R2
RTH = R1 + R2
RC
R1
VTH = một + R2 bVCC

R1 R2
VTH - VBE
TỨC LÀ =
RE + RTH>bDC
R2 NỐT RÊ
VE = IERE
VB = VE + VBE
Mạch tương đương DC VC = VCC - ICRC

Vout
25 mV
r¿e = I E
RC || RL
Rin(bộ phát) r¿e
Vin định tuyến RC
Rc
NỐT RÊ Av
nốt Rê
Ái 1
Mạch tương đương AC Ấp Av
TỔNG HỢP KHUẾCH ĐẠI KHÁC BIỆT
MẠCH CÓ ĐẦU VÀO KHÁC NHAU
■ Đầu vào vi sai hai đầu (hiển thị)

+VCC
Tín hiệu trên cả hai đầu vào
RC1 RC2 Tín hiệu đầu vào lệch pha
Vout1 Vout2 ■ Đầu vào vi sai một đầu (không hiển thị)
Q1 Q2 Tín hiệu chỉ trên một đầu vào
Vin1 Vin2
Một đầu vào được nối đất
NỐT RÊ
–VEE
TÓM TẮT • 323
MẠCH CÓ ĐẦU VÀO CHẾ ĐỘ CHUNG
■ Cả hai tín hiệu đầu vào đều có cùng pha, tần số,
+VCC
và biên độ.
■ Tỷ lệ loại bỏ chế độ chung:

RC1 RC2
CMRR = Av(d )
Vout1 Vout2
acm
Q1 Q2
CMRR = 20 log aAv(d )b

Vin1 Vin2 acm
NỐT RÊ
–VEE
BẢN TÓM TẮT
Phần 6–1 • Bộ khuếch đại tín hiệu nhỏ chỉ sử dụng một phần nhỏ đường tải của nó trong điều kiện tín hiệu.
• Đường tải xoay chiều khác với đường tải dc vì điện trở hiệu dụng của bộ thu xoay chiều nhỏ hơn
hơn điện trở của bộ thu dc.
Phần 6–2 • Các tham số r có thể dễ dàng xác định và áp dụng được với hoạt động mạch của bóng bán dẫn.
• thông số h rất quan trọng vì bảng dữ liệu của nhà sản xuất chỉ rõ các bóng bán dẫn sử dụng thông số h.
Phần 6–3 • Bộ khuếch đại bộ phát chung có mức tăng điện áp, dòng điện và công suất cao nhưng tương đối thấp
kháng đầu vào.
• Swamping là một phương pháp ổn định mức tăng điện áp.
Mục 6–4 • Bộ khuếch đại cực thu chung có điện trở đầu vào cao và độ lợi dòng điện cao, nhưng điện áp của nó
đạt được là khoảng 1.
• Cặp Darlington cung cấp phép nhân beta để tăng điện trở đầu vào.
• Bộ khuếch đại có bộ thu chung được gọi là bộ theo dõi bộ phát.
Phần 6–5 • Bộ khuếch đại cơ sở chung có mức tăng điện áp cao nhưng có điện trở đầu vào rất thấp và
mức tăng hiện tại của nó là khoảng 1.
• Cấu hình bộ khuếch đại chung-bộ phát, bộ thu chung và cơ sở chung là tổng hợp
được liệt kê trong Bảng 6–4.
BẢNG 6–4
CN CC CB
So sánh tương đối của bộ khuếch đại

Tăng điện áp, Av Cao Thấp Cao
cấu hình. Lợi ích hiện tại
RC >r¿e 1 RC>r¿ e
và điện trở đầu vào và đầu ra
Mức tăng hiện tại, Ai (tối đa) Cao Cao Thấp là mức tối đa gần đúng
bac bac 1 giá trị có thể đạt được, bỏ qua
điện trở phân cực.

Tăng công suất, Ap Rất cao Cao Cao
AiAv Ai Av
Thấp TRỰC Rất thấp

Điện trở đầu vào, Rin (tối đa)
TIẾP cao r¿
roe bac e
Điện trở đầu ra, Rout Cao Rất thấp Cao
RC (Rs >bac) 7 LẠI RC

Mục 6–6 • Tổng mức tăng của bộ khuếch đại nhiều tầng là tích của mức tăng riêng lẻ (tổng mức tăng dB).
• Bộ khuếch đại một tầng có thể được kết nối theo trình tự bằng khớp nối điện dung và trực tiếp
phương pháp ghép để tạo thành bộ khuếch đại nhiều tầng.
Mục 6–7 • Điện áp đầu vào vi sai xuất hiện giữa đầu vào đảo ngược và không đảo ngược của bộ khuếch đại vi sai.
• Ở chế độ vi sai, bộ khuếch đại vi sai có thể hoạt động với đầu vào một đầu hoặc hai đầu.
• Trong hoạt động một đầu, có tín hiệu trên một đầu vào và đầu vào còn lại được nối đất.
• Trong hoạt động hai đầu, hai tín hiệu lệch pha 180° nằm ở đầu vào.
• Chế độ chung xảy ra khi điện áp cùng pha được cấp vào cả hai đầu vào.
ĐIỀU KHOẢN QUAN TRỌNG

Các thuật ngữ chính và các thuật ngữ in đậm khác trong chương này được định nghĩa trong phần chú giải thuật ngữ cuối sách.
ac ground Một điểm trong mạch chỉ xuất hiện dưới dạng tín hiệu nối đất với ac.
Sự suy giảm Sự giảm mức công suất, dòng điện hoặc điện áp.
Tụ điện bỏ qua Một tụ điện được đặt trên điện trở bộ phát của bộ khuếch đại.
CMRR (tỷ lệ loại bỏ chế độ chung) Thước đo khả năng loại bỏ của bộ khuếch đại vi sai
tín hiệu chế độ chung.
Chân đế chung (CB) Cấu hình bộ khuếch đại BJT trong đó chân đế là đầu nối chung tới
một tín hiệu ac hoặc mặt đất.
Bộ thu chung (CC) Cấu hình bộ khuếch đại BJT trong đó bộ thu là cực chung cho tín hiệu xoay chiều hoặc mặt đất.
Bộ phát chung (CE) Cấu hình bộ khuếch đại BJT trong đó bộ phát là cực chung của tín hiệu xoay chiều hoặc mặt đất.
Chế độ chung Một điều kiện trong đó hai tín hiệu cấp vào đầu vào vi sai có cùng pha,
tần số và biên độ.
Decibel Một thước đo logarit về tỷ số của điện áp này với điện áp khác hoặc công suất này với công suất khác.
Bộ khuếch đại vi sai Bộ khuếch đại trong đó đầu ra là hàm của sự chênh lệch giữa
hai điện áp đầu vào.
Bộ phát-theo Một thuật ngữ phổ biến cho bộ khuếch đại bộ thu chung.
Điện trở đầu vào Điện trở mà nguồn xoay chiều nhìn thấy được nối với đầu vào của bộ khuếch đại.
Điện trở đầu ra Điện trở xoay chiều nhìn vào đầu ra của bộ khuếch đại. tham số r Một
trong một tập hợp các tham số đặc trưng của BJT bao gồm aac, bac,r¿e , r¿b và r¿c .
CÔNG THỨC CHÍNH
25 mV
6–1 nốt Rê
Điện trở phát điện xoay chiều bên trong
I E
Bộ phát chung
6–2
Rin(đế) R1 7 R2 7 Rin(đế) Tổng điện trở đầu vào của bộ khuếch đại, độ lệch phân áp
6–3 bacré Điện trở đầu vào tại cơ sở

Rin(cơ sở)
6–4 định tuyến RC Điện trở đầu ra
RC
6–5 Av Tăng điện áp, từ cơ sở đến cực thu, không tải
nốt Rê
RC
6–6 Av Tăng điện áp mà không cần tụ điện bypass
r¿re RE
Rc
6–7 Av Tăng điện áp, từ cơ sở đến cực thu, có tải, bỏ qua RE
nốt Rê
TRẮC NGHIỆM ĐÚNG/SAI • 325
RC
6–8 Av Tăng điện áp, khuếch đại ngập nước
RE1
6–9 Rin(cơ sở) Bắc(r¿e RE1) Điện trở đầu vào ở chân đế, bộ khuếch đại bị ngập
Ic
6–10 Ai Mức tăng hiện tại, nguồn đầu vào cho bộ thu
Là
6–11 Ap A¿v Ai Tăng sức mạnh
Common-Collector (Emitter-Foleller)
6–12 Tháng 1 Tăng điện áp, từ cơ sở đến bộ phát
6–13 Rin(cơ sở) BacRe Điện trở đầu vào tại đế, có tải
6–14 Điện trở đầu ra

Định tuyến mộtBắc
Rs b || NỐT RÊ
I E
6–15 Ai Lợi ích hiện tại
tôi
6–16 Ấp Ái Tăng sức mạnh
6–17 Rin bac1bac2RE Điện trở đầu vào, cặp Darlington
Cơ sở, nền tảng chung
Rc
6–18 Av Tăng điện áp, bộ phát đến bộ thu
nốt Rê
6–19 Rin(máy phát) nốt Rê Điện trở đầu vào tại bộ phát
6–20 định tuyến RC Điện trở đầu ra
6–21 Ái 1 Lợi ích hiện tại
6–22 Ấp Av Tăng sức mạnh
Bộ khuếch đại đa tầng
6–23 A¿v Av1 Av2 Av3 Á Avn Tăng điện áp tổng thể
6–24 Av(dB) 20 log Av Tăng điện áp tính bằng dB
Bộ khuếch đại vi sai
Av(d )
6–25 CMRR Tỷ lệ từ chối chế độ chung
acm
6–26 Tỷ lệ loại bỏ chế độ chung tính bằng dB

CMRR 20 log aAv(d ) acm b
TRẮC NGHIỆM ĐÚNG/SAI Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
1. Trong bộ khuếch đại, tụ điện ghép nối phải xuất hiện lý tưởng dưới dạng chập mạch tín hiệu.
2. tham số r bao gồm bac và r¿e .
3. Các tham số h không bao giờ được chỉ định trên biểu dữ liệu.
4. Tham số r giống rẽ
với tham số h hfe. bac 5. Tụ điện
nhánh trong bộ khuếch đại CE làm giảm mức tăng điện áp.
6. Nếu RC trong bộ khuếch đại CE tăng thì mức tăng điện áp sẽ giảm.
7. Tải là lượng dòng điện rút ra từ đầu ra của bộ khuếch đại.
8. Trong bộ khuếch đại CE, mức tăng có thể được ổn định bằng cách sử dụng điện trở chuyển đổi.
9. Bộ theo dõi bộ phát là bộ khuếch đại CC.
10. Bộ khuếch đại CC có mức tăng điện áp cao.
11. Một cặp Darlington về cơ bản bao gồm hai bộ khuếch đại CC.
12. Bộ khuếch đại CB có mức tăng dòng điện cao.
13. Độ lợi điện áp tổng thể của bộ khuếch đại nhiều tầng là tích của mức tăng điện áp của từng tầng.
14. Bộ khuếch đại vi sai khuếch đại sự khác biệt của hai tín hiệu đầu vào.
15. CMRR là tỷ số điện trở chế độ chung.
CIRCUIT-HÀNH ĐỘNG Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
1. Nếu bóng bán dẫn trong Hình 6–8 được đổi lấy bóng bán dẫn có beta cao hơn, Vout sẽ
(a) tăng (c) không thay

(b) đổi
giảm
2. Nếu C2 bị loại bỏ khỏi mạch trong Hình 6–8, Vout sẽ
(a) tăng (b) giảm (c) không thay đổi
3. Nếu giá trị của RC trong Hình 6–8 tăng lên, Vout sẽ
4. Nếu biên độ của Vin trong Hình 6–8 giảm, Vout sẽ
5. Nếu C2 trong Hình 6–27 bị chập mạch, giá trị trung bình của điện áp đầu ra sẽ
6. Nếu giá trị của RE trong Hình 6–27 tăng lên thì mức tăng điện áp sẽ
7. Nếu giá trị của C1 trong Hình 6–27 tăng lên, Vout sẽ
8. Nếu giá trị của RC trong Hình 6–32 tăng lên thì mức tăng hiện tại sẽ
9. Nếu C2 và C4 trong Hình 6–34 tăng giá trị, Vout sẽ
10. Nếu giá trị của R4 trong Hình 6–34 giảm đi thì mức tăng điện áp tổng thể sẽ
TỰ KIỂM TRA Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
Phần 6–1 1. Bộ khuếch đại tín hiệu nhỏ
(a) chỉ sử dụng một phần nhỏ đường tải của nó
(b) luôn có tín hiệu đầu ra trong phạm vi mV
(c) đi vào trạng thái bão hòa một lần trong mỗi chu kỳ đầu vào
(d) luôn là bộ khuếch đại cực phát chung
Mục 6–2 2. Tham số hfe tương ứng với
(a) bDC (b) bac (d) (c) r¿

e r¿c
3. Nếu dòng phát DC trong bộ khuếch đại bóng bán dẫn nhất định là 3 mA thì giá trị gần đúng của là nốt Rê
(Một) 3 kÆ (b) 3 Æ (c) 8,33 Æ (d) 0,33 kÆ
Phần 6–3 4. Một bộ khuếch đại bộ phát chung nhất định có mức tăng điện áp là 100. Nếu tụ điện bỏ qua bộ phát
bị xóa,
(a) mạch sẽ trở nên không ổn định (c) (b) mức tăng điện áp sẽ giảm
mức tăng điện áp sẽ tăng (d) điểm Q sẽ dịch chuyển

TỰ KIỂM TRA • 327
5. Đối với bộ khuếch đại cực phát chung, RC = 1,0 kÆ, RE = 390 Æ,r¿e = 15 Æ, và bac = 75.
Giả sử RE được bỏ qua hoàn toàn ở tần số hoạt động thì mức tăng điện áp là
(a) 66.7 (c) 2.47 6.(b)

Trong
2,56mạch Câu 5, nếu tần (d) 75
=
số giảm đến điểm XC(bypass) RE thì
tăng điện áp
(a) vẫn giữ nguyên (b) ít hơn (c) lớn hơn
Trong bộ khuếch đại cực phát chung có độ lệch bộ chia điện áp Rin(base) = 68 kÆ, R1 = 33 kÆ, 7.
và R2 = 15 kÆ. Tổng điện trở đầu vào xoay chiều là
(Một) 68 kÆ 22,2 kÆ (c)

(b) 8,95 kÆ (d) 12,3 kÆ
10 kÆ
8. Bộ khuếch đại CE đang truyền tải. Nếu xấp xỉ RC = 2,2 kÆ và r¿ e = 10 Æ, mức tăng điện áp là
(a) 220 (b) 1000 (d) 180 (c) 10
Mục 6–4 9. Đối với bộ khuếch đại cực thu chung, RE = 100 Æ, r¿e = 10 Æ và bac = 150. Đầu vào ac
điện trở ở đáy là
(Một) 1500 Æ (b) 15k (c) 110 Æ (d) 16,5 kÆ
10. Nếu tín hiệu 10 mV được đưa vào cực gốc của mạch phát-theo ở Câu hỏi 9, thì đầu ra
tín hiệu xấp xỉ
(a) 100 mV (b) 150 mV (c) 1,5 V (d) 10 mV
11. Trong một mạch theo dõi bộ phát nhất định, mức tăng hiện tại là 50. Mức tăng công suất xấp xỉ
(a) 50Av (b) 50 (c) (d) câu trả lời (a) và (b)
1 12. Trong cấu hình cặp Darlington, mỗi bóng bán dẫn có ac beta là 125. Nếu RE là 560 Æ, các
điện trở đầu vào là
(Một) 560 Æ (b) 70k (c) 8,75 MÆ 140 kÆ(d)
Mục 6–5 13. Điện trở đầu vào của bộ khuếch đại cơ sở chung là
(a) rất thấp (b) rất cao
(c) giống như CE (d) giống như CC
Phần 6–6 14. Mỗi tầng của bộ khuếch đại bốn tầng có mức tăng điện áp là 15. Mức tăng điện áp tổng thể là
(a) 60 (d) 3078 (b) 15 (c) 50.625
15. Độ lợi tổng thể tìm được ở Câu hỏi 14 có thể được biểu thị bằng decibel như sau:
(a) 94,1 dB (b) 47,0 dB (c) 35,6 dB (d) 69,8 dB
Phần 6–7 16. Bộ khuếch đại vi sai
(a) được sử dụng trong op-amps (b) có một đầu vào và một đầu ra
(c) có hai kết quả đầu ra (d) câu trả lời (a) và (c)
17. Khi bộ khuếch đại vi sai được vận hành một đầu,
(a) đầu ra được nối đất
(b) một đầu vào được nối đất và tín hiệu được cấp cho đầu vào kia
(c) cả hai đầu vào được kết nối với nhau
(d) đầu ra không bị đảo ngược
18. Ở chế độ vi sai hai đầu,
(a) tín hiệu phân cực ngược được đưa vào đầu vào
(b) mức tăng là 1
(c) đầu ra có biên độ khác nhau
(d) chỉ sử dụng một điện áp cung cấp
19. Ở chế độ chung,
(a) cả hai đầu vào đều được nối đất
(b) các đầu ra được kết nối với nhau
(c) một tín hiệu giống hệt nhau xuất hiện trên cả hai đầu vào
(d) tín hiệu đầu ra cùng pha

CÁC VẤN ĐỀ Đáp án cho tất cả các bài toán số lẻ nằm ở cuối cuốn sách.
VẤN ĐỀ CƠ BẢN
Phần 6–1 Hoạt động của bộ khuếch đại
1. Giá trị thấp nhất của dòng điện một chiều cực thu mà một bóng bán dẫn có đặc tính là bao nhiêu?
các đường cong trong Hình 6–4 có thể bị sai lệch và vẫn duy trì hoạt động tuyến tính với cơ sở từ đỉnh đến đỉnh
dao động hiện tại là 20 mA?
2. Giá trị cao nhất của IC trong điều kiện mô tả ở bài toán 1 là bao nhiêu?
Phần 6–2 Mô hình AC bán dẫn
3. Nếu dòng điện phát một chiều trong bóng bán dẫn là 3 mA thì giá trị của r¿e là bao nhiêu ?
4. Nếu hfe của bóng bán dẫn được chỉ định là 200, hãy xác định bac.
5. Một bóng bán dẫn nhất định có beta dc (hFE) là 130. Nếu dòng điện cơ sở dc là 10 mA, quyết tâm
nốt Rê . aDC = 0,99.
6. Tại điểm phân cực dc của một mạch bán dẫn nhất định, IB = 15 mA và IC = 2 mA. Ngoài ra, sự
thay đổi IB là 3 mA xung quanh điểm Q tạo ra sự thay đổi trong IC 0,35 mA xung quanh điểm Q.
Xác định bDC và bac.
Phần 6–3 Bộ khuếch đại bộ phát chung
7. Vẽ mạch tương đương một chiều và mạch tương đương ac cho bộ khuếch đại không tải như hình
6–51.
8. Xác định các giá trị dc sau cho bộ khuếch đại trong Hình 6–51.
(a) VB (b) VE (c) IE (d) IC (e) VC
9. Tính công suất tiêu tán ở trạng thái tĩnh trong Hình 6–51.
10. Xác định các giá trị sau cho bộ khuếch đại trong Hình 6–51.
(a) Rin(cơ sở) (b) Rin(tot) (c) Av
11. Kết nối tụ điện rẽ nhánh qua RE trong Hình 6–51 và lặp lại Bài toán 10.
12. Kết nối 10 kÆ tải điện trở đến đầu ra trong Hình 6–51 và lặp lại Bài toán 11.
13. Xác định các giá trị dc sau cho bộ khuếch đại trong Hình 6–52.
(a) IE (b) VE (c) VB (d) IC (e) VC (f) VCE
VCC
+18V
VCC
+15V
RC
RC 3,3k
C2 R1 Vout
2,2k
R1 47k
22k Vout C1
C1
10 µ F
1
µF Vin βDC = 75
Vin
βDC = 90
10µ F βac = 70
1
µF RL
βac = 100
10k
R2 NỐT RÊ
R2 NỐT RÊ
C3C2
4,7k 1,0k 12k 1,0k 10µ F
HÌNH 6–51 HÌNH 6–52
Mạch tập tin Multisim được xác định bằng logo và
nằm trong thư mục Sự cố trên trang web đồng hành.
Tên tập tin tương ứng với số hình
(ví dụ: F06-51).

VẤN ĐỀ • 329
14. Xác định các giá trị ac sau đây cho bộ khuếch đại trong Hình 6–52.
(a) Rin(cơ sở) (b) Rin (c) Av (d) Ai (e) Ap
15. Giả sử rằng a 600 Æ, 12 mV rms nguồn điện áp đang điều khiển bộ khuếch đại trong Hình 6–52.
Xác định mức tăng điện áp tổng thể bằng cách tính đến độ suy giảm trong mạch cơ sở,
và tìm tổng điện áp đầu ra (ac và dc). Mối quan hệ pha của bộ thu là gì
điện áp tín hiệu đến điện áp tín hiệu cơ sở?
100 Æáp cho RE

16. Bộ khuếch đại trong Hình 6–53 có bộ điều khiển khuếch đại thay đổi, sử dụng chiết
với cần gạt nước được nối đất. Khi chiết áp được điều chỉnh, phần lớn RE được bỏ qua để
mặt đất, do đó thay đổi mức tăng. Tổng RE không đổi đối với dc, giữ cho độ lệch cố định.
Xác định mức tăng tối đa và tối thiểu cho bộ khuếch đại không tải này.
17. Nếu điện trở tải 600 Æ được đặt trên đầu ra của bộ khuếch đại trong Hình 6–53, thì
mức tăng tối đa và tối thiểu?
18. Tìm mức tăng điện áp tối đa tổng thể cho bộ khuếch đại trong Hình 6–53 với 1,0 kÆ tải nếu nó
đang được điều khiển bởi một nguồn. 300 kÆ
HÌNH 6–53 VCC

+8V
RC
C3
R1 330
12k Vout
C1
10 µF
Vin
10 µF βDC = βac = 150
NỐT RÊ
R2
3,3k 100
C2
100 µ
F
19. Sửa đổi sơ đồ để cho thấy bạn sẽ “loại bỏ” ảnh hưởng của nhiệt độ trong nốt Rê
Hình 6–52 bằng cách làm cho Re lớn hơn ít nhất mười lần. Giữ nguyên tổng RE. Làm thế nào
nốt Rê .
điều này ảnh hưởng đến việc tăng điện áp?
Phần 6–4 Bộ khuếch đại Common-Collector
20. Xác định mức tăng điện áp chính xác cho bộ theo dõi bộ phát không tải trong Hình 6–54.
21. Tổng điện trở đầu vào trong Hình 6–54 là bao nhiêu? Điện áp đầu ra dc là gì?
22. Điện trở tải được ghép điện dung với bộ phát trong Hình 6–54. Về mặt tín hiệu
hoạt động, tải xuất hiện song song với RE và làm giảm điện trở cực phát hiệu dụng.
Điều này ảnh hưởng như thế nào đến việc tăng điện áp?
HÌNH 6–54 VCC

+5,5V
R1
10k
Vin βac = 100

βDC = 90
10 µ F
Vout
R2 NỐT RÊ
4,7k 1,0k
23. Trong Bài toán 22, giá trị nào của RL sẽ làm cho hệ số khuếch đại điện áp giảm xuống 0,9?
24. Đối với mạch điện trong Hình 6–55, hãy xác định như sau:
(a) Điện áp đầu cực Q1 và Q2 dc
(b) tổng thể trở lại
cho mỗi bóng bán dẫn
r¿e (c) (d) tổng điện trở đầu vào
25. Tìm mức tăng dòng điện tổng thể Ai trong Hình 6–55.
HÌNH 6–55 VCC

+10V
R1
33k
C
Vin βDC1 = βac1 = 150
Q1
1 V hiệu dụng βDC2 = βac2 = 100
10 µ F
Q2
R2
22k
Vout
LẠI 1.5k
Phần 6–5 Bộ khuếch đại cơ sở chung
26. Nhược điểm chính của bộ khuếch đại cơ sở chung so với bộ phát chung là gì
và các bộ khuếch đại theo dõi phát?
27. Tìm
Rin(bộ phát) , Av , Ai và Ap cho bộ khuếch đại không tải trong Hình 6–56.
28. Hãy ghép các đặc điểm tổng quát sau đây với cấu hình bộ khuếch đại thích hợp.
(a) Độ lợi dòng điện thống nhất, độ lợi điện áp cao, điện trở đầu vào rất thấp
(b) Độ lợi dòng điện cao, độ lợi điện áp cao, điện trở đầu vào thấp (c)
Độ lợi dòng điện cao, độ lợi điện áp thống nhất, điện trở đầu vào cao
HÌNH 6–56 C1 C3
βac = 200
Vin Vout
10 µ F 10 µ F
RC
RE620
1.2k
R2 R1
VCC
+24V
10k 22k
C2
10 µF
Phần 6–6 Bộ khuếch đại nhiều tầng 29. Mỗi
tầng trong số hai tầng khuếch đại xếp tầng có Av = 20. Lợi ích chung là gì?
30. Mỗi tầng trong số ba tầng khuếch đại xếp tầng có mức tăng điện áp dB là 10 dB. Mức tăng điện áp tổng thể
tính bằng dB là bao nhiêu? Mức tăng điện áp tổng thể thực tế là gì?
VẤN ĐỀ • 331
31. Đối với bộ khuếch đại ghép điện dung hai tầng trong Hình 6–57, hãy tìm các giá trị sau:
(a) mức tăng điện áp của từng giai đoạn
(b) tăng điện áp tổng thể
(c) Biểu thị mức tăng được tìm thấy trong (a) và (b) tính bằng dB.
32. Nếu bộ khuếch đại nhiều tầng trong Hình 6–57 được điều khiển 75 Æ, 50 mV nguồn và thứ hai
kÆ, thì tầng được tải với bởi RL = 18 quyết tâm
(a) mức tăng điện áp của từng tầng
(b) tăng điện áp tổng thể
(c) Biểu thị mức tăng được tìm thấy trong (a) và (b) tính bằng dB.
VCC
+15V
R1 R3 R5 R7
33k 3,3k 33k 3,3k
C3 C5
Vout
C1
10 µ F 10 µ F
Vin Q1 Q2
10 µ F
R2 R4 C2 R6 R8 C4
8,2k 1,0k 100 µF 8,2k 1,0k 100 µ
F
βac = βDC = 175
HÌNH 6–57
33. Hình 6–58 cho thấy một tụ điện ghép trực tiếp (nghĩa là không có tụ điện ghép nối giữa các giai đoạn)
bộ khuếch đại hai tầng. Độ lệch dc của giai đoạn đầu tiên thiết lập độ lệch dc của giai đoạn thứ hai. Xác định tất cả
điện áp một chiều cho cả hai giai đoạn và mức tăng điện áp xoay chiều tổng thể.
VCC = +12 V
R1 R3 R5
100k 22k 10k
Vout
Vin Q1 Q2
R2 R4 C1 R6 C2
22k 4,7k 10 µF 10k 10 µF
βac = βDC = 125
HÌNH 6–58
34. Biểu thị mức tăng điện áp sau bằng dB:
(a) 12 (b) 50 (c) 100 (d) 2500
35. Biểu thị mức tăng điện áp sau đây tính bằng dB dưới dạng mức tăng điện áp tiêu chuẩn:
(a) 3 dB (b) 6dB (c) 10 dB (d) 20 dB (e) 40 dB
Phần 6–7 Bộ khuếch đại vi sai
36. Điện áp cơ sở dc trong Hình 6–59 bằng 0. Sử dụng kiến thức của bạn về phân tích bóng bán dẫn,
xác định điện áp đầu ra vi sai dc. Giả sử Q1 có a = 0,980 và Q2 có a =

0,975.
HÌNH 6–59 +15V
RC1 RC2
3,3k 3,3k
VOUT
0 V 0 V
Q1 Q2
NỐT RÊ
2,2k
–15V
37. Xác định đại lượng được đo bằng mỗi mét trong Hình 6–60.
HÌNH 6–60 +VCC
RC1 RC2
V1
I1
Q1 Q2
V4
V2 V3
NỐT RÊ
38. Tầng khuếch đại vi sai có điện trở cực góp là 5,1 kÆ mỗi. Nếu như
IC1 = 1,35 mA và IC2 = 1,29 mA, điện áp đầu ra vi sai là gì?
39. Xác định loại cấu hình đầu vào và đầu ra cho từng bộ khuếch đại vi sai cơ bản trong
Hình 6–61.
+V +V +V +V
R1 R2 R1 R2 R1 R2 R1 R2
Vout Vout
Vout Vout
Vin Vin Vin Vin
Q1 Q2 Q1 Q2 Q1 Q2 Q1 Q2
R3 R3 R3 R3
–V –V –V –V
(Một) (b) (c) (d)
HÌNH 6–61
Phần 6–8 Khắc phục sự cố
40. Giả sử tụ điện ghép C3 bị chập trong Hình 6–34. Điện áp dc nào sẽ xuất hiện
tại nhà sưu tập của Q1 ?
41. Giả sử R5 mở như Hình 6–34. Q2 sẽ bị cắt hay dẫn điện? điện áp dc bao nhiêu
bạn sẽ quan sát ở bộ sưu tập Q2 chứ?
VẤN ĐỀ • 333
42. Tham khảo Hình 6–57 và xác định ảnh hưởng chung của từng lỗi sau:
(a) C2 mở (b)
C3 mở (c) C4
mở (d) C2 ngắn
mạch (e) điểm nối
base-collector của Q1 mở (f) điểm nối base-
emitter của Q2 mở 43. Giả sử rằng bạn phải
khắc phục sự cố bộ khuếch đại trong Hình 6–57. Thiết lập một bảng gồm các giá trị điểm kiểm tra, đầu vào, đầu ra
và tất cả các cực của bóng bán dẫn bao gồm cả giá trị dc và rms mà bạn muốn quan sát thấy khi sử dụng nguồn
tín hiệu thử nghiệm 300 Æ với đầu ra 25 mV rms.
VẤN ĐỀ HOẠT ĐỘNG ỨNG DỤNG
44. Tham khảo sơ đồ khối hệ thống địa chỉ công cộng trong Hình 6–46. Bạn được yêu cầu sửa chữa một hệ thống
tem đó không hoạt động. Sau khi kiểm tra sơ bộ, bạn nhận thấy không có tín hiệu đầu ra từ bộ khuếch đại công suất
hoặc từ bộ tiền khuếch đại. Dựa trên việc kiểm tra này và giả sử rằng chỉ có một khối bị lỗi, bạn có thể loại
bỏ khối nào là khối bị lỗi? Tiếp theo bạn sẽ kiểm tra điều gì?
45. Mỗi lỗi sau đây trong bộ khuếch đại trong Hình 6–62 sẽ gây ra ảnh hưởng gì đến hoạt động đầu ra?
đặt tín hiệu?
(a) Mở C1 (b) Mở C2 (e) Bộ thu Q1 mở (c) Mở C3 (d) Mở C4 (f ) Bộ phát Q2 bị
bên trong chập mạch xuống đất
HÌNH 6–62 VCC

+15V
R3 C2
33k 10 µF R8
R1 R6 6.8k
C5
330k R4 47k
1.0k Vout
C1 C3
Q1 Q2 10 µ F
Vin
2N3906 2N3904
10 µ F 10 µ F
R9
130
R2 R7
330k R5 22k
22k R10
5k C4
100 µF
VEE
–15V
46. Giả sử một điện trở 220 Æ được lắp sai ở vị trí R7 của bộ khuếch đại trong Hình 6–62. Điều này có tác dụng gì
đối với mạch?
47. Kết nối từ R1 đến điện áp nguồn V1 trong Hình 6–62 đã mở.
(a) Điều gì xảy ra với Q1 ?
(b) Điện áp một chiều ở cực thu Q1 là bao nhiêu ? (c)
Điện áp một chiều ở cực thu Q2 là bao nhiêu ?
VẤN ĐỀ BẢNG DỮ LIỆU
48. Tham khảo bảng dữ liệu một phần 2N3946/2N3947 trong Hình 6–63 trên trang 334. Xác định
giá trị tối thiểu cho mỗi tham số r sau: (a) bac (b) r¿ (c) r¿c
49. Lặp lại Bài toán 48 để

e có giá trị tối
đa.
50. Bạn nên sử dụng bóng bán dẫn 2N3946 hay 2N3947 trong một ứng dụng nhất định nếu tiêu chí là mức tăng dòng tối
đa?
Đặc tính điện (TA = 25˚C trừ khi có ghi chú khác.)
đặc trưng Biểu tượng tối thiểu Tối Đơn vị
Cibo – đa 8,0
Điện dung đầu vào pF
(VEB = 1,0 V dc, IC = 0, f = 1,0 MHz)
Trở kháng đầu vào chào kohm

(IC = 1,0 mA, VCE = 10 V, f = 1,0 kHz) 2N3946 0,5 6.0
2N3947 2.0 12
Tỷ lệ phản hồi điện áp ở đây 4 × 10–

2N3946 – 10
(IC = 1,0 mA, VCE = 10 V, f = 1,0 kHz)
2N3947 – 20
–
Mức tăng dòng tín hiệu nhỏ hfe
(IC = 1,0 mA, VCE = 10 V, f = 1,0 kHz) 2N3946 50 250

2N3947 100 700
Đầu ra thừa nhận cuốc µ mhos

(IC = 1,0 mA, VCE = 10 V, f = 1,0 kHz) 2N3946 1.0 30
2N3947 5.0 50
Hằng số thời gian cơ sở thu thập – 200

rb′Cc ps
(IC = 10 mA, VCE = 20 V, f = 31,8 MHz)
NF – 5.0 dB
Con số tiếng ồn
µ
(IC = 100 A, VCE = 5,0 V, RG = 1,0 k,
f = 1,0 kHz)
Đặc điểm chuyển mạch
td – 35
Thời gian trì hoãn VCC = 3,0 V dc, VOB = 0,5 V dc,
thời gian tăng tr – 35 ns

IC = 10 mA dc, IB1 = 1,0 mA
2N3946 ts – 300
Thời gian lưu trữ VCC = 3,0 V, IC = 10 mA, nsns
2N3947 – 375
Giảm thời gian tf – 75 ns

IB1 = IB2 = 1,0 mA dc
µ
(1) Kiểm tra xung: PW < 300 giây, Chu kỳ hoạt động < 2%.
HÌNH 6–63
Bảng dữ liệu một phần cho 2N3946/2N3947.
VẤN ĐỀ NÂNG CAO
51. Trong một bộ khuếch đại như trong Hình 6–62, hãy giải thích tác động chung của việc khớp nối bị rò rỉ
tụ điện sẽ có hiệu suất mạch.
52. Vẽ mạch tương đương dc và ac cho bộ khuếch đại trong Hình 6–62.
53. Sửa đổi bộ khuếch đại 2 tầng trong Hình 6–62 để điều khiển tải 10 kÆ và duy trì như cũ
tăng điện áp.
54. Thiết kế bộ khuếch đại bộ phát chung một tầng có mức tăng điện áp 40 dB hoạt động
từ nguồn điện áp một chiều 12 V. Sử dụng bóng bán dẫn 2N2222, độ lệch của bộ chia điện áp và 330 Æ
điện trở đầm lầy. Tín hiệu đầu vào tối đa là 25 mV rms.
55. Thiết kế bộ theo dõi bộ phát có điện trở đầu vào tối thiểu 50 kÆ sử dụng npn 2N3904
bóng bán dẫn có bac = 100.
56. Lặp lại bài toán 55 sử dụng 2N3906 với số bac = 100.
57. Thiết kế bộ khuếch đại cơ sở chung một tầng để đạt được điện áp 75. Sử dụng 2N3904 với
độ lệch của máy phát. Điện áp nguồn DC phải là ;6 V.
58. Tham khảo bộ khuếch đại trong Hình 6–62 và xác định giá trị tối thiểu của tụ ghép
cần thiết để bộ khuếch đại tạo ra điện áp đầu ra ở tần số 100 Hz giống như ở tần số 5000 Hz.
59. Chứng minh rằng đối với bất kỳ bộ khuếch đại bộ phát chung không tải nào có điện trở cực góp RC và RE
được bỏ qua, mức tăng điện áp là Av 40 VRC .
CÁC VẤN ĐỀ KHẮC PHỤC SỰ CỐ ĐA SIM
Các mạch tệp này nằm trong thư mục Khắc phục sự cố trên trang web đồng hành.
60. Mở file TSP06-60 và xác định lỗi.

ỨNG DỤNG GREENTECH ATI ON 6 • 335
Ứng dụng GreenTech 6: Năng lượng gió
Tua bin trục dọc
Trong Ứng dụng GreenTech 5, bạn đã tìm hiểu về tuabin gió trục ngang (HAWT).
Bây giờ, loại chính thứ hai, tuabin gió trục thẳng đứng (VAWT) đã được giới thiệu. Trong
VAWT, trục rôto chính thẳng đứng thay vì nằm ngang. Ưu điểm của VAWT là máy phát điện, bánh
răng và thiết bị điện tử có thể được đặt gần hoặc trên mặt đất thay vì trên đỉnh tháp đỡ như
trong HAWT. Điều này làm cho việc phục vụ dễ dàng hơn nhiều. Một ưu điểm khác là VAWT không
cần phải hướng về phía gió, loại bỏ sự cần thiết của các cơ chế và mạch ngáp. Nó có thể
bắt gió từ mọi hướng. Ngoài ra, VAWT có thể được đặt gần nhau hơn trong các trang trại
gió so với HAWT vì HAWT có tác dụng làm chậm gió còn VAWT thì không. Do đó, có giới hạn về
mức độ gần nhau của các HAWT. Tại thời điểm này, tuabin ngang được sử dụng rộng rãi hơn
nhiều so với tuabin thẳng đứng. Tuy nhiên, khi có những cải tiến, VAWT có thể trở nên cạnh
tranh hơn.
Darrieus hoặc Tua bin Eggbeater Hình GA6–1 cho thấy một loại VAWT được gọi là Darrieus,
được đặt theo tên của người phát minh ra nó, nhưng thường được gọi là tua bin "eggbeater".
Phanh cảm biến
3 pha
bánh răng
AC AC-to-DC Biến tần 60 Hz ac đến
máy phát điện bộ chuyển đổi 3 pha máy biến áp tăng
cường lưới điện
Điều khiển điện tử
HÌNH GA6–1
Sơ đồ của Darrieus hoặc VAWT “kẻ đánh trứng”. Kích thước của cụm lưỡi dao nhỏ không cân xứng so
với đế, nhằm mục đích thể hiện sơ đồ khối.

VAWT khó lắp đặt trên các tháp cao nên thường ở gần mặt đất hơn, do đó cần ít kết cấu đỡ hơn
HAWT. Do tốc độ gió có xu hướng thấp hơn ở độ cao thấp hơn nên năng lượng gió sẵn có sẽ ít
hơn so với HAWT có kích thước tương đương. Ngoài ra, luồng không khí gần mặt đất thường hỗn loạn
hơn, gây ra nhiều áp lực hơn cho tuabin.
Lưu ý rằng sơ đồ khối tương tự như sơ đồ khối của HAWT nhưng thường đơn giản hơn một chút về mặt
điều khiển điện tử. Vì không cần phải xoay tua bin để di chuyển nó theo hướng gió nên thiết
bị điện tử có thể chỉ cần phát hiện tốc độ quay của trục và làm chậm hoặc dừng các cánh quạt
khi tốc độ gió đạt đến một mức xác định.
Trong thực tế, Darrieus VAWT thường kém hiệu quả hơn HAWT dẫn động bằng cánh quạt vì nó không xử
lý được những thay đổi về tốc độ gió một cách hiệu quả. Ngoài ra, việc bảo vệ Darrieus khỏi
tốc độ gió quá cao mà không tắt hoàn toàn sẽ khó khăn hơn. Nó cũng có mô-men xoắn khởi động
thấp hơn và khả năng tự khởi động không tốt, do đó có thể cần phải có động cơ khởi động phụ.
Tua bin Giromill Tua bin này là một kiểu con của Darrieus. Thay vì các lưỡi cong, giromill sử
dụng hai hoặc nhiều cánh máy bay thẳng (lưỡi dao). Bộ ba lưỡi được minh họa trên Hình GA6–2.
Mặc dù rẻ hơn và dễ chế tạo hơn tuabin Darrieus tiêu chuẩn nhưng nó kém hiệu quả hơn, cần gió
mạnh hoặc động cơ để khởi động và thường không thể duy trì tốc độ quay ổn định. Một biến thể của
loại tua-bin này có các cánh gió có bước thay đổi để cải thiện mô-men xoắn khởi động và giảm
xung mô-men xoắn do tốc độ quay không đều.
HÌNH GA6–2
Tua bin giromill.
Tua bin Savonius Đây là một trong những tua bin đơn giản nhất nhưng kém hiệu quả nhất.
Về mặt khí động học, tua bin Savonius là tua bin kiểu kéo vì khi chúng quay, các cánh khuấy phải di chuyển
không khí ra khỏi đường đi trong khi tua bin kiểu cánh quạt hoạt động theo nguyên lý lực nâng khí động học.
Một dạng tuabin hai cánh được thể hiện trên Hình GA6–3; đôi khi ba muỗng trở lên được sử dụng. Tua bin
Savonius thường được giới hạn ở các ứng dụng công suất nhỏ. Trong hình vẽ quay theo chiều kim đồng hồ với
hướng gió như hình.
Nhìn từ bên Chế độ xem hàng đầu
HÌNH GA6–3
Một dạng của Savonius VAWT.

ỨNG DỤNG GREENTECH ATI ON 6 • 337
Tua bin gió xoắn ốc Một biến thể khác của Darrieus, VAWT xoắn ốc, có các cánh có hình dạng xoắn ốc. Một
số ưu điểm là tua bin xoắn ốc có xu hướng quay êm hơn các loại tua bin cánh quạt khác. Ngoài ra,
tuabin xoắn ốc có thể chịu được tốc độ gió cao hơn nhiều so với các tuabin khác và có thể bắt đầu
quay ở tốc độ gió thấp hơn nhiều so với các loại VAWT khác. Ảnh chụp một loại cấu hình xoắn ốc được
hiển thị trong Hình GA6–4(a). Các dạng tua bin xoắn khác cũng được sử dụng như trình bày ở phần (b).
(Một) (b)
HÌNH GA6–4
Hai loại tuabin xoắn ốc.
Đường cong công suất điển hình của tuabin xoắn ốc điển hình được thể hiện trong Hình GA6–5. Hầu hết các
tuabin gió đều có đường cong công suất có hình dạng tương tự nhau. Lưu ý rằng hình dạng trong hình rất
giống với hình dạng của HAWT mặc dù các giá trị biến đổi là khác nhau đối với VAWT có công suất thấp hơn.
Công suất (kW)
5.0
4,5
4.0
3,5
3.0
2,5
2.0
1,5
1.0
0,5
Tốc độ gió (m/s)

0,01 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 1 m/s = 2,2 mph
HÌNH GA6–5
Đường cong công suất của tuabin gió xoắn ốc.

Câu hỏi
Một số câu hỏi có thể yêu cầu nghiên cứu ngoài nội dung của phạm vi bảo hiểm này. Câu trả lời có
thể được tìm thấy tại www.pearsonhighered.com/floyd.
1. VAWT là viết tắt của từ gì?
2. Các loại VATT cơ bản là gì?
3. Một số ưu điểm và nhược điểm khi so sánh HAWT và

VAWT?
4. Bạn sẽ chọn loại tuabin gió nào để cung cấp năng lượng cho một ngôi nhà nhỏ? Tại sao?
Nên sử dụng các trang web sau để xem hoạt động của VAWT. Nhiều trang web khác cũng có sẵn.
DARRIUS
http://www.youtube.com/watch?v=NxMh18SGhyA http://
www.youtube.com/watch?v=Op2LtTK0x74
GIROMILL
http://www.youtube.com/watch?v=PSdU050dHdY
http://www.youtube.com/watch?v=TsCyzSxI3fc&NR=1
http://www.youtube.com/watch?v=-rQUdRMTnyM&feature=contact
SAVONIUS
http://www.youtube.com/watch?v=HylhATL_Sek&feature=similar
http://www.youtube.com/watch?v=-IWgXmgQlAg
http://www.youtube.com/watch?v=NMnZn6p1VLs
xoắn ốc
http://myfactorplanet.com/681/vertical-axis-wind-turbine-helix-lift-type-
vawt/ http://www.gstriatum.com/solarenergy/2009/01/helix-wind-turbine-another- for-
your-home/ http://www.youtube.com/watch?
v=UruwjajWmXw http://www.youtube.com/watch?v=sOagiPQ79Go&feature=contact
BỘ KHUẾCH ĐẠI ĐIỆN

7
NỘI DUNG CHƯƠNG XEM TRƯỚC HOẠT ĐỘNG ỨNG DỤNG
7–1 Bộ khuếch đại công suất loại A Hoạt động ứng dụng trong chương này tiếp tục với hệ thống truyền
7–2 Bộ khuếch đại kéo đẩy loại B và loại AB thanh công cộng đã bắt đầu ở Chương 6. Hãy nhớ rằng hệ thống hoàn
chỉnh bao gồm bộ tiền khuếch đại, bộ khuếch đại công suất và nguồn
7–3 Bộ khuếch đại loại C
điện một chiều. Bạn sẽ tập trung vào bộ khuếch đại công suất
7–4 Khắc phục sự cố
trong chương này và hoàn thiện toàn bộ hệ thống bằng cách kết hợp
Hoạt động ứng dụng
ba bộ phận thành phần.
CHƯƠNG MỤC TIÊU THAM QUAN TRANG WEB CỦA CÔNG TY
• Giải thích và phân tích hoạt động của bộ khuếch đại loại A • Hỗ trợ nghiên cứu và các tập tin Multisim cho chương này có sẵn tại
Giải thích và phân tích hoạt động của bộ khuếch đại loại B và loại AB http://www.pearsonhighered.com/electronics
bộ khuếch đại
• Giải thích và phân tích hoạt động của bộ khuếch đại loại C • GIỚI THIỆU
Khắc phục sự cố của bộ khuếch đại công suất Bộ khuếch đại công suất là bộ khuếch đại tín hiệu lớn. Điều này
thường có nghĩa là phần đường tải được sử dụng trong quá trình
hoạt động tín hiệu lớn hơn nhiều so với trong bộ khuếch đại tín
ĐIỀU KHOẢN QUAN TRỌNG
hiệu nhỏ. Trong chương này, chúng ta sẽ đề cập đến bốn loại bộ
• Loại A • Kéo đẩy • khuếch đại công suất: loại A, loại B, loại AB và loại C. Các phân
• Tăng công Loại AB loại bộ khuếch đại này dựa trên tỷ lệ phần trăm của chu kỳ đầu vào
• Lớp C mà bộ khuếch đại hoạt động trong vùng tuyến tính của nó. Mỗi lớp có
suất • Hiệu
một cấu hình mạch duy nhất do cách nó phải được vận hành. Sự nhấn mạnh
suất • Loại B
là khuếch đại công suất.
Bộ khuếch đại công suất thường được sử dụng như là giai đoạn cuối cùng của một
máy thu hoặc máy phát thông tin liên lạc để cung cấp năng lượng
tín hiệu cho loa hoặc cho ăng-ten phát. BJT được sử dụng để minh
họa các nguyên tắc khuếch đại công suất.

340 • BỘ KHUẾCH ĐẠI ĐIỆN
7–1 BỘ KHUẾCH ĐẠI CLASS A
Khi bộ khuếch đại bị sai lệch sao cho nó luôn hoạt động trong vùng tuyến tính nơi
tín hiệu đầu ra là bản sao khuếch đại của tín hiệu đầu vào, nó là bộ khuếch đại loại A. Các
thảo luận về bộ khuếch đại trong các chương trước áp dụng cho hoạt động loại A. Bộ khuếch đại
công suất là những bộ khuếch đại có mục tiêu cung cấp năng lượng cho tải. Điều này có nghĩa là
các thành phần đó phải được xem xét về khả năng tản nhiệt của chúng.
Giải thích và phân tích hoạt động của bộ khuếch đại loại A Thảo luận về
tản nhiệt của bóng bán dẫn
• Mô tả mục đích của tản nhiệt Thảo luận về
tầm quan trọng của điểm Q ở giữa
• Mô tả mối quan hệ của đường tải dc và ac với điểm Q • Mô tả tác động của điểm Q không có
tâm đối với dạng sóng đầu ra
Xác định mức tăng công suất
Xác định công suất tĩnh dc Thảo
luận và xác định công suất tín hiệu đầu ra Xác định và
xác định hiệu suất của bộ khuếch đại công suất
Trong bộ khuếch đại tín hiệu nhỏ, tín hiệu xoay chiều di chuyển trên một phần trăm nhỏ của tổng điện áp xoay chiều.
vạch tải trọng. Khi tín hiệu đầu ra lớn hơn và đạt tới giới hạn của đường tải xoay chiều,
bộ khuếch đại là loại tín hiệu lớn. Cả bộ khuếch đại tín hiệu lớn và tín hiệu nhỏ đều được coi
là loại A nếu chúng luôn hoạt động trong vùng tuyến tính, như minh họa trong Hình 7–1.
Bộ khuếch đại công suất loại A là bộ khuếch đại tín hiệu lớn với mục tiêu cung cấp năng lượng
(chứ không phải điện áp) vào tải. Theo nguyên tắc chung, bộ khuếch đại có thể được coi là một
bộ khuếch đại công suất nếu nó được định mức lớn hơn 1 W và cần phải xem xét vấn đề
tản nhiệt ở các bộ phận.
HÌNH 7–1
Hoạt động khuếch đại lớp A cơ bản.

Vin Vout
Đầu ra được hiển thị lệch pha 180° 0 Av 0
với đầu vào (đảo ngược).
Tản nhiệt
Các bóng bán dẫn điện (và các thiết bị điện khác) phải tiêu hao một lượng lớn năng lượng bên trong
nhiệt sinh ra. Đối với bóng bán dẫn điện BJT, cực thu là điểm nối quan trọng; vì
vì lý do này, vỏ bóng bán dẫn luôn được kết nối với cực thu. Trường hợp của
tất cả các bóng bán dẫn điện được thiết kế để cung cấp một diện tích tiếp xúc lớn giữa nó và một thiết bị bên ngoài
tản nhiệt. Nhiệt từ bóng bán dẫn truyền qua vỏ đến tản nhiệt rồi tiêu tán vào không khí xung
quanh. Tản nhiệt khác nhau về kích thước, số lượng vây và loại vật liệu.
Kích thước của chúng phụ thuộc vào yêu cầu tản nhiệt và nhiệt độ môi trường xung quanh tối đa mà
bóng bán dẫn sẽ hoạt động. Trong các ứng dụng năng lượng cao (vài trăm
watt), có thể cần phải có quạt làm mát.
Điểm Q ở giữa
Hãy nhớ lại rằng các đường tải dc và ac cắt nhau tại điểm Q. Khi điểm Q nằm ở trung tâm của đường
tải xoay chiều, có thể thu được tín hiệu loại A tối đa. Bạn có thể thấy khái niệm này
bằng cách kiểm tra biểu đồ đường tải của bộ khuếch đại nhất định trong Hình 7–2(a). Biểu đồ này
hiển thị đường tải xoay chiều với điểm Q ở giữa. Dòng điện của bộ thu có thể thay đổi từ nó
BỘ KHUẾCH ĐẠI CL ASS A • 341
vi mạch
Ic(ngồi)
dòng tải AC
vi mạch
Q
ICQ
Ic(ngồi)
IC(thứ bảy)
dòng tải AC 0 VCE
Q
ICQ
Đường tải DC
VCE
0 0
VCEQ Vce(ngắt) VCC VCEQ Vce(ngắt)
(Một) (b)
HÌNH 7–2
Đầu ra loại A tối đa xảy ra khi điểm Q nằm ở giữa đường tải xoay chiều.
Giá trị điểm Q, ICQ, lên đến giá trị bão hòa của nó, Ic(sat) và giảm xuống giá trị ngưỡng bằng 0.
Tương tự như vậy, điện áp từ bộ thu đến bộ phát có thể dao động từ giá trị điểm Q, VCEQ, lên đến giá trị ngưỡng,
Vce(cutoff ) và giảm xuống giá trị bão hòa gần bằng 0. Hoạt động này được chỉ ra trong Hình 7–2(b). Giá trị
cực đại của dòng điện cực thu bằng ICQ và giá trị cực đại của điện áp cực thu đến cực phát bằng VCEQ trong
trường hợp này. Tín hiệu này là mức tối đa có thể thu được từ bộ khuếch đại loại A. Trên thực tế, đầu ra không
thể đạt đến độ bão hòa hoặc mức cắt, do đó mức tối đa thực tế sẽ thấp hơn một chút.
Nếu điểm Q không tập trung vào đường tải xoay chiều thì tín hiệu đầu ra bị hạn chế. Hình 7–3 cho thấy một
đường tải xoay chiều với điểm Q di chuyển ra xa tâm về phía điểm cắt. Sự thay đổi đầu ra bị giới hạn bởi điểm
cắt trong trường hợp này. Dòng thu chỉ có thể giảm xuống gần bằng 0 và ở mức tương đương trên ICQ. Điện áp từ
bộ thu đến bộ phát chỉ có thể dao động lên đến mức
vi mạch vi mạch
ICQ Q ICQ Q
0 VCE 0 VCE
Bị cắt ở Bị cắt ở
điểm cắt điểm cắt
0 VCEQ Vce(ngắt) 0 VCEQ Vce(ngắt)
(a) Biên độ của Vce và Ic bị giới hạn bởi điểm cắt (b) Transitor bị dẫn đến điểm cắt do biên
độ đầu vào tăng thêm
HÌNH 7–3
Điểm Q gần điểm cắt hơn.

giá trị ngưỡng và một lượng bằng nhau dưới VCEQ. Tình huống này được minh họa trong Hình 7–3(a).
Nếu bộ khuếch đại được điều khiển xa hơn mức này, nó sẽ “cắt” ở điểm cắt, như trong Hình 7–3(b).
Hình 7–4 cho thấy một đường tải xoay chiều với điểm Q di chuyển ra khỏi tâm về phía
bão hòa. Trong trường hợp này, sự thay đổi đầu ra bị giới hạn bởi độ bão hòa. Dòng thu
chỉ có thể dao động đến mức gần bão hòa và ở mức tương đương dưới ICQ. Điện áp từ bộ thu
đến bộ phát chỉ có thể giảm xuống giá trị bão hòa và một mức tương đương trên VCEQ. Tình
huống này được minh họa trong Hình 7–4(a). Nếu bộ khuếch đại được điều khiển thêm nữa, nó
sẽ “cắt” ở mức bão hòa, như trong Hình 7–4(b).
HÌNH 7–4 vi mạch vi mạch
Điểm Q gần bão hòa hơn. Đã cắt bớt
Ic(ngồi) Ic(ngồi)
ICQ Q ICQ Q
0 VCE 0 VCE
Đã cắt bớt
0 VCEQ 0 VCEQ
(a) Biên độ của Vce và Ic bị giới hạn bởi độ bão hòa (b) Transitor được đưa vào trạng thái bão hòa bằng
cách tăng thêm biên độ đầu vào
Tăng sức mạnh
Bộ khuếch đại công suất cung cấp năng lượng cho tải. Độ lợi công suất của bộ khuếch đại là tỷ lệ giữa
công suất đầu ra (công suất cung cấp cho tải) và công suất đầu vào. Nói chung, mức tăng công suất là
PL
Phương trình 7–1 Ap
Ghim
Trong đó Ap là mức tăng công suất, PL là công suất tín hiệu được cung cấp tới tải và Pin là công suất tín hiệu
được cung cấp cho bộ khuếch đại.
Độ lợi công suất có thể được tính bằng bất kỳ công thức nào, tùy thuộc vào những gì đã biết. Thông
thường, cách dễ nhất để đạt được mức tăng công suất là từ điện trở đầu vào, điện trở lại tải và mức
tăng điện áp. Để xem điều này được thực hiện như thế nào, hãy nhớ lại rằng công suất có thể được biểu
thị dưới dạng điện áp và điện trở như sau:
2
V.
P =
R
Đối với nguồn điện xoay chiều, điện áp được biểu thị bằng rms. Công suất đầu ra cung cấp cho tải là
2
V.L
PL =
RL
Công suất đầu vào cung cấp cho bộ khuếch đại là

2
V
trong
Ghim =
Rin
Bằng cách thay thế vào phương trình 7–1, mối quan hệ hữu ích sau đây được tạo ra:
2
V.L
Ấp = 2
V
trong RL b
a Rin
Vì VL Vin >= Av ,
2
Ấp A Phương trình 7–2
RL b
v aRin
Hãy nhớ lại trong Chương 6 rằng đối với bộ khuếch đại phân cực chia điện áp,
Rin(tot) = R1 7 R2 7 Rin(cơ số)
và đối với bộ khuếch đại CE hoặc CC,
Rin(cơ sở) = bacRe
Phương trình 7–2 cho thấy mức tăng công suất của bộ khuếch đại là mức tăng điện áp bình phương tỷ lệ giữa
điện trở đầu vào và điện trở tải đầu ra. Công thức có thể được áp dụng cho bất kỳ bộ khuếch đại nào. Ví dụ: giả
sử bộ khuếch đại cực thu chung (CC) có 5 kÆ 100 Æ. điện trở đầu vào và điện trở tải Vì bộ khuếch đại CC có mức
là tăng điện áp xấp xỉ 1 nên mức tăng công suất
2
Ap = A
v a RL
Rin b = 1 2 a 5
100
kÆÆ b = 50
Đối với bộ khuếch đại CC, Ap chỉ là tỷ lệ giữa điện trở đầu vào và điện trở tải đầu ra.
Nguồn điện tĩnh DC
Công suất tiêu tán của một bóng bán dẫn không có tín hiệu đầu vào là tích của dòng điện và
điện áp điểm Q của nó.
PDQ ICQVCEQ Phương trình 7–3
Cách duy nhất mà bộ khuếch đại công suất loại A có thể cung cấp năng lượng cho tải
là duy trì dòng điện hoạt động ít nhất bằng mức yêu cầu dòng điện cực đại đối với dòng tải.
Tín hiệu sẽ không làm tăng công suất tiêu tán của bóng bán dẫn nhưng thực sự làm cho tổng công suất tiêu tán
ít hơn. Công suất tĩnh DC, cho trong phương trình 7–3, là công suất tối đa mà bộ khuếch đại loại A phải xử lý.
Định mức công suất của bóng bán dẫn phải vượt quá giá trị này.
Công suất ra
Nói chung, công suất tín hiệu đầu ra là tích của dòng điện tải rms và điện áp tải rms.
Tín hiệu ac không bị cắt tối đa xảy ra khi điểm Q nằm ở giữa đường tải ac. Đối với bộ
khuếch đại CE có điểm Q ở giữa, dao động điện áp cực đại tối đa là
Vc(max) = ICQRc
Giá trị rms là 0,707Vc(max) .

Dòng điện dao động cực đại là
VCEQ
Ic(tối đa) =
Rc
Giá trị rms là 0,707Ic(max) .

Để tìm đầu ra công suất tín hiệu tối đa, hãy sử dụng các giá trị rms của dòng điện và
điện áp tối đa. Công suất tối đa của bộ khuếch đại loại A là
Bĩu môi(tối đa) = (0,707Ic )(0,707Vc )
Bĩu môi (tối đa) 0,5ICQVCEQ Phương trình 7–4

VÍ DỤ 7–1 Xác định mức tăng điện áp và mức tăng công suất của bộ khuếch đại công suất loại A trong Hình 7–
5. Giả sử bac = 200 cho tất cả các bóng bán dẫn.
VCC
+12V
R1 RC R3
56k 4.7k 5.6k
C3
C1 Q2
Vin1
0,22 µF
Q1
1,0 µF Q3
RE1
68 C4
R2 R4 Vout
Vs 50 mV
10k 22k
trang 1,0 kHz
33 100 µF
RE2 C2
RE3 Loa 8
560 100 µ
F 2 W
HÌNH 7–5
Giải pháp Lưu ý rằng giai đoạn đầu tiên (Q1 ) là bộ phát chung phân cực chia điện áp
với điện trở đầm (RE1). Giai đoạn thứ hai (Q2 và Q3 ) là cấu hình theo
điện áp Darlington. Loa là tải.
Giai đoạn thứ nhất: Điện trở của bộ thu xoay chiều của giai đoạn thứ nhất là RC song song với điện
trở đầu vào của giai đoạn thứ hai.
Rc1 RC 7 (R3 7 R4 ) = 4,7 kÆ 7 5,6 kÆ 7 22 kÆ = 2,29 kÆ
Độ lợi điện áp của giai đoạn đầu tiên là điện trở của bộ thu xoay chiều, Rc1 , chia cho điện
trở của bộ phát xoay chiều, là tổng của r¿e(Q1).
được xác định bằng Giá
cáchtrị
tìmgần
IE đúng của r¿ RE1 + e(Q1)
đầu tiên.
VB
R1 + R2
một chiếc R2 bVCC = a 1066
kÆkÆ b12 V = 1,82 V
VB - 0,7 VI 1,82V - 0,7V

IE = = = 1,78 mA
RE1 + RE2 628 Æ
25 mV 25 mV
= = 14 Æ
r¿e(Q1) =
I E 1,78 mA
r¿e , Sử dụng giá trị xác định độ lợi điện áp của tầng thứ nhất có tính đến
tải của tầng thứ hai.
Rc1 2,29 kÆ
Av1 = -
= - = -27,9
RE1 + r¿e(Q1) 68 Æ + 14 Æ
Dấu âm là cho sự đảo ngược.

Tổng điện trở đầu vào của giai đoạn đầu tiên bằng các điện trở phân cực song
song với điện trở đầu vào xoay chiều ở đế Q1 .
Rin(tot)1 = R1 7 R2 7 bac(Q1)(RE1 +
r¿e(Q1)) = 56 kÆ 7 10 kÆ 7 200(68 Æ + 14 Æ) = 8,4 kÆ
Giai đoạn thứ hai: Độ lợi điện áp của bộ phát theo sau Darlington xấp xỉ
bằng 1.
1
Av2
Bộ khuếch đại tổng thể: Mức tăng điện áp tổng thể là tích của mức tăng điện áp giai
đoạn thứ nhất và thứ hai. Vì giai đoạn thứ hai có mức tăng xấp xỉ 1 nên mức tăng
tổng thể xấp xỉ bằng mức tăng của giai đoạn đầu tiên.
Av(tot) = Av1Av2 = (-27,9)(1) = -27,9
Độ lợi công suất: Độ lợi công suất của bộ khuếch đại có thể được tính bằng Công thức 7–2.
Ap = A
2 v(tot)aRL
Rin(tot)1 b = (-27.9)2 8.4
a kÆ 8 Æ b = 817.330
Vấn đề liên quan* Điều gì xảy ra với mức tăng công suất nếu loa 8 Æ thứ hai được kết nối song song với loa thứ nhất?
*Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
Hiệu suất
Hiệu suất của bất kỳ bộ khuếch đại nào là tỷ lệ giữa công suất tín hiệu đầu ra được cung
cấp cho tải trên tổng công suất từ nguồn cung cấp một chiều. Công suất tín hiệu đầu ra
tối đa có thể đạt được được tính theo phương trình 7–4. Dòng điện trung bình, ICC, bằng
ICQ và điện áp nguồn ít nhất là 2VCEQ. Do đó, tổng công suất dc là
Hiệu quả tối đa, hmax,PDC

của =bộICCVCC
khuếch =
đại2ICQVCEQ
loại A ghép điện dung là 0,5ICQVCEQ
= 0,25 2ICQVCEQ
bĩu môi
= Hiệu
hmax =
PDC suất tối đa
của bộ khuếch đại loại A ghép điện dung không thể cao hơn 0,25 hoặc 25% và trên thực tế thường thấp hơn
đáng kể (khoảng 10%). Mặc dù hiệu suất có thể đạt được cao hơn bằng cách ghép tín hiệu với máy biến áp với tải
nhưng việc ghép nối máy biến áp vẫn có những hạn chế. Những hạn chế này bao gồm kích thước và giá thành của
máy biến áp cũng như các vấn đề về biến dạng tiềm ẩn khi lõi máy biến áp bắt đầu bão hòa. Nói chung, hiệu
suất thấp của bộ khuếch đại loại A hạn chế tính hữu dụng của chúng đối với các ứng dụng công suất nhỏ thường
yêu cầu ít hơn 1 W.
VÍ DỤ 7–2 Xác định hiệu suất của bộ khuếch đại công suất trong Hình 7–5 (Ví dụ 7–1).
Giải Hiệu suất là tỷ số giữa công suất tín hiệu trên tải và công suất do nguồn DC cung
cấp. Điện áp đầu vào là 50 mV đỉnh-đỉnh, tức là 35,4 mV rms. Do đó, công suất
đầu vào là
2
V
(35,4 mV)2
=
trong
Ghim = = 149 nW
8,4 kÆ
Rin
Công suất đầu ra là
Bĩu môi = PinAp = (149 nW)(817.330) = 122 mW

Hầu hết năng lượng từ nguồn dc được cung cấp cho tầng đầu ra. Dòng điện trong
giai đoạn đầu ra có thể được tính toán từ điện áp bộ phát dc của Q3 .
27,6 kÆ b12 V - 1,4 V = 8,2 V

VE(Q3) a 22 kÆ
VE(Q3) 8,2 V
= = 0,25 A
TỨC LÀ(Q3) =
NỐT RÊ 33 Æ
Bỏ qua các bóng bán dẫn khác và dòng phân cực rất nhỏ, tổng DC
dòng điện cung cấp khoảng 0,25 A. Công suất từ nguồn dc là
PDC = ICCVCC = (0,25 A)(12 V) = 3 W
Do đó, hiệu suất của bộ khuếch đại cho đầu vào này là
bĩu môi 122 mW

= 0,04
h =
PDC 3 W
Điều này thể hiện hiệu suất 4% và minh họa tại sao loại A không phải là lựa chọn tốt cho
một bộ khuếch đại công suất.
Vấn đề liên quan Giải thích điều gì sẽ xảy ra với hiệu suất nếu RE3 được thay thế bằng loa. Cái gì
cái này có vấn đề à?
PHẦN 7–1 KIỂM TRA 1. Mục đích của tản nhiệt là gì?
2. Dây nào của BJT được nối với vỏ máy?

Câu trả lời có thể được tìm thấy tại www.
3. Hai kiểu cắt với bộ khuếch đại công suất loại A là gì?
lêsonhighered.com/floyd.
4. Hiệu suất tối đa của bộ khuếch đại loại A là bao nhiêu?
5. Làm thế nào có thể biểu thị mức tăng công suất của bộ khuếch đại CC theo tỷ lệ
điện trở?
7–2 BỘ KHUẾCH ĐẠI CL ASS B VÀ CL AS S AB PUSH-PULL
Khi bộ khuếch đại bị lệch ở ngưỡng cắt để nó hoạt động ở vùng tuyến tính trong 180° của
chu kỳ đầu vào và bị cắt ở 180°, nó là một bộ khuếch đại lớp B. Bộ khuếch đại lớp AB là
thiên về dẫn điện hơn 180° một chút. Ưu điểm chính của loại B hoặc
bộ khuếch đại loại AB so với bộ khuếch đại loại A là bộ khuếch đại loại này hiệu quả hơn bộ khuếch đại loại A
Một bộ khuếch đại; bạn có thể nhận được nhiều công suất đầu ra hơn cho một lượng công
suất đầu vào nhất định. Nhược điểm của lớp B hoặc lớp AB là khó thực hiện mạch theo thứ tự hơn
để có được sự tái tạo tuyến tính của dạng sóng đầu vào. Thuật ngữ kéo đẩy dùng để chỉ
một loại mạch khuếch đại loại B hoặc loại AB phổ biến trong đó hai bóng bán dẫn được sử
dụng trong các nửa chu kỳ xen kẽ để tái tạo dạng sóng đầu vào ở đầu ra.
Giải thích và phân tích hoạt động của bộ khuếch đại loại B và loại AB
Mô tả hoạt động của loại B •
Thảo luận về vị trí điểm Q
Mô tả hoạt động kéo đẩy của loại B
• Thảo luận về khớp nối máy biến áp • Giải thích các bóng bán dẫn đối xứng bổ sung
• Giải thích sự biến dạng chéo
BỘ KHUẾCH ĐẠI CL ASS B VÀ CL A SS AB PUSH-PULL • 347
Phân cực bộ khuếch đại kéo đẩy cho hoạt động loại AB
• Xác định loại AB • Giải thích hoạt động của tín hiệu ac loại AB Mô tả bộ khuếch đại kéo-
đẩy một nguồn cung cấp Thảo luận về nguồn điện loại B/AB
• Tính công suất đầu ra tối đa • Tính công suất đầu vào dc • Xác định hiệu suất Xác định điện trở
đầu vào ac của bộ khuếch đại kéo
đẩy Thảo luận về bộ khuếch đại Darlington lớp AB • Xác định điện trở đầu vào ac Mô tả
bộ khuếch đại Darlington/bộ khuếch đại Darlington bổ sung lớp AB
Hoạt động loại B
Hoạt động của lớp B được minh họa trong Hình 7–6, trong đó dạng sóng đầu ra được hiển thị
tương ứng với đầu vào theo thời gian (t).
Vin Vout
0 Av 0
t0 t1 t2 t0 t1 t2
HÌNH 7–6
Hoạt động khuếch đại lớp B cơ bản (không đảo).
Điểm Q ở điểm cắt Bộ khuếch đại loại B bị sai lệch tại điểm cắt sao cho
ICQ = 0 và VCEQ = VCE(điểm cắt). Nó được đưa ra khỏi vùng cắt và hoạt động trong vùng tuyến tính của nó
khi tín hiệu đầu vào điều khiển bóng bán dẫn dẫn điện. Điều này được minh họa trong Hình 7–7
với mạch theo dõi bộ phát trong đó đầu ra không phải là bản sao của đầu vào.
+VCC
+0,7V
Transistor dẫn điện
Vout
Vin 0 0
NỐT RÊ
Tắt bóng bán dẫn
HÌNH 7–7
Bộ khuếch đại loại B cực thu chung.
Hoạt động kéo đẩy loại B
Như bạn có thể thấy, mạch điện trong Hình 7–7 chỉ dẫn điện trong nửa dương của chu kỳ. ĐẾN
khuếch đại toàn bộ chu kỳ, cần thêm bộ khuếch đại loại B thứ hai hoạt động trên
nửa âm của chu kỳ. Sự kết hợp của hai bộ khuếch đại lớp B làm việc cùng nhau
được gọi là hoạt động đẩy-kéo .
Có hai cách tiếp cận phổ biến để sử dụng bộ khuếch đại kéo đẩy để tái tạo toàn bộ dạng sóng.
Cách tiếp cận đầu tiên sử dụng khớp nối máy biến áp. Cái thứ hai sử dụng hai
bóng bán dẫn đối xứng bổ sung; đây là một cặp BJT npn/pnp phù hợp.
Khớp nối máy biến áp Khớp nối máy biến áp được minh họa trong Hình 7–8. Đầu vào
Máy biến áp có điểm thứ cấp ở giữa được nối với đất, tạo ra sự đảo pha của một bên so với bên kia.
Do đó, máy biến áp đầu vào sẽ chuyển đổi đầu vào
tín hiệu ra hai tín hiệu lệch pha cho các bóng bán dẫn. Lưu ý rằng cả hai bóng bán dẫn đều là npn
các loại. Do sự đảo ngược tín hiệu, Q1 sẽ dẫn điện ở phần dương của chu kỳ và
Q2 sẽ tiến hành ở phần âm. Máy biến áp đầu ra kết hợp các tín hiệu bằng cách cho phép dòng điện
theo cả hai hướng, mặc dù một bóng bán dẫn luôn bị cắt. Sự tích cực
tín hiệu nguồn điện được kết nối với vòi trung tâm của máy biến áp đầu ra.
HÌNH 7–8
Bộ khuếch đại kéo đẩy kết hợp

Q1
biến áp. Q1 tiến hành trong thời gian Đầu vào đầu ra
npn
máy biến áp máy biến áp
nửa chu kỳ dương; Q2 dẫn điện
trong nửa chu kỳ âm. Các
hai nửa được kết hợp bởi máy Vs VCC Vout
biến áp đầu ra.
Q2
npn
Các bóng bán dẫn đối xứng bổ sung Hình 7–9 cho thấy một trong những bóng bán dẫn phổ biến nhất
các loại bộ khuếch đại loại B kéo đẩy sử dụng hai bộ theo dõi bộ phát và cả dương và
nguồn điện âm. Đây là một bộ khuếch đại bổ sung vì một bộ phát theo sau
sử dụng một bóng bán dẫn npn và một bóng bán dẫn khác là pnp, dẫn điện theo các chiều ngược nhau của
chu kỳ đầu vào. Lưu ý rằng không có điện áp phân cực cơ sở dc (VB 0). Vì vậy, chỉ có tín hiệu
điện áp làm cho các bóng bán dẫn chuyển sang trạng thái dẫn điện. Transistor Q1 dẫn điện khi dương
một nửa chu kỳ đầu vào và Q2 dẫn điện trong nửa âm.
+VCC +VCC
Q1
Q1 TẮT
tiến hành
Vin Vout Vin Vout
0 0 0 0
TẮT Q2
Vin RL Vin Tiến hành quý 2 RL
–VCC –VCC
(a) Trong nửa chu kỳ dương (b) Trong nửa chu kỳ âm
HÌNH 7–9
Hoạt động AC kéo đẩy loại B.

Biến dạng chéo Khi điện áp cơ sở dc bằng 0, cả hai bóng bán dẫn đều tắt và điện áp tín hiệu đầu vào phải
vượt quá VBE trước khi bóng bán dẫn dẫn điện. Do đó, có một khoảng thời gian giữa các chiều dương và âm
của đầu vào khi cả hai bóng bán dẫn đều không dẫn điện, như trong Hình 7–10. Biến dạng gây ra ở dạng sóng
đầu ra được gọi là biến dạng chéo.
HÌNH 7–10
VBE Minh họa biến dạng chéo trong bộ khuếch
Vin 0
đại kéo đẩy loại B. Các bóng bán dẫn chỉ
–VBE
dẫn điện trong các phần đầu vào được
biểu thị bằng các vùng bóng mờ.
Tiến hành Q1
nghỉ quý 2
Vout
Cả Q1 và Q2 đều Q1 tắt
tắt (biến dạng chéo) Tiến hành quý 2
Xu hướng bộ khuếch đại kéo đẩy cho hoạt động loại AB
Để khắc phục hiện tượng méo chéo, độ lệch được điều chỉnh để vừa khắc phục được VBE của bóng bán dẫn;
điều này dẫn đến một hình thức hoạt động được sửa đổi gọi là lớp AB. Trong hoạt động của lớp AB, các
giai đoạn đẩy-kéo thiên về dẫn truyền nhẹ, ngay cả khi không có tín hiệu đầu vào. Điều này có thể được
thực hiện bằng cách bố trí bộ chia điện áp và điốt, như trong Hình 7–11. Khi các đặc tính của diode D1 và
D2 gần giống với đặc tính của các điểm nối cực phát của bóng bán dẫn, dòng điện trong điốt và dòng điện
trong bóng bán dẫn là như nhau; cái này được gọi là tấm gương hiện tại. Gương hiện tại này tạo ra hoạt
động loại AB mong muốn và loại bỏ hiện tượng méo chéo.
+VCC HÌNH 7–11
Phân cực bộ khuếch đại kéo-đẩy với độ

lệch diode gương hiện tại để loại bỏ
hiện tượng méo chéo. Các tranzito tạo

R1
thành một cặp bổ sung (một npn và một
Q1
VCC pnp).
npn
D1
Vout
MỘT
D2
Q2
VCC
Vs pnp
RL
R2
–VCC
Trong đường phân cực của mạch ở Hình 7–11, R1 và R2 có giá trị bằng nhau, cũng như điện áp nguồn dương
và âm. Điều này buộc điện áp tại điểm A (giữa các điốt) bằng 0 V và loại bỏ sự cần thiết của tụ điện ghép
đầu vào. Điện áp một chiều ở đầu ra cũng là 0 V. Giả sử rằng cả hai điốt và cả hai bóng bán dẫn bổ sung
đều giống hệt nhau thì độ sụt áp trên D1 bằng VBE của Q1 và độ sụt áp trên D2 bằng
BỘ KHUẾCH ĐẠI ĐIỆN 350 •
VBE của Q2 . Vì chúng khớp nhau nên dòng điốt sẽ giống như ICQ. điốt
dòng điện và ICQ có thể được tìm thấy bằng cách áp dụng định luật Ohm cho R1 hoặc R2 như sau:
VCC - 0,7V
ICQ =
R1
Dòng điện nhỏ yêu cầu này của hoạt động loại AB giúp loại bỏ hiện tượng méo chéo nhưng
có khả năng gây mất ổn định nhiệt nếu mức giảm VBE của bóng bán dẫn không khớp với
diode giảm hoặc nếu điốt không cân bằng nhiệt với bóng bán dẫn. Nhiệt trong
bóng bán dẫn điện làm giảm điện áp cực phát và có xu hướng tăng dòng điện. Nếu như
các điốt được làm ấm như nhau, dòng điện ổn định; nhưng nếu điốt ở trạng thái
môi trường mát hơn, chúng khiến ICQ tăng nhiều hơn. Nhiều nhiệt hơn được tạo ra trong một chu trình
không hạn chế được gọi là thoát nhiệt. Để tránh điều này xảy ra, điốt
nên có môi trường nhiệt giống như các bóng bán dẫn. Trong một số trường hợp, một điện trở nhỏ trong bộ
phát của mỗi bóng bán dẫn có thể làm giảm sự thoát nhiệt.
Biến dạng chéo cũng xảy ra trong các bộ khuếch đại kết hợp với máy biến áp giống như bộ khuếch đại được hiển thị
trong Hình 7–8. Để loại bỏ nó trong trường hợp này, 0,7 V được áp dụng cho thiết bị phụ của máy biến áp
đầu vào để phân cực cả hai bóng bán dẫn thành dẫn điện. Điện áp phân cực để tạo ra điều này
sự sụt giảm có thể bắt nguồn từ nguồn điện sử dụng một điốt đơn như trong Hình 7–12.
HÌNH 7–12
Loại bỏ sự biến dạng chéo trong một Q1
kéo đẩy kết hợp máy biến áp +VCC npn
bộ khuếch đại. Diode phân cực bù cho
sự sụt giảm cực phát gốc của

Vs VCC RL Vout
bóng bán dẫn và tạo ra lớp AB
hoạt động.
Q2
npn
Vận hành AC Hãy xem xét đường tải xoay chiều cho Q1 của bộ khuếch đại lớp AB trong Hình 7–11.
Điểm Q cao hơn điểm cắt một chút. (Trong bộ khuếch đại loại B thực sự, điểm Q ở mức cắt.)
Điện áp cắt xoay chiều cho hoạt động có hai nguồn cung cấp là VCC với ICQ như đã cho trước đó. Các
dòng điện bão hòa xoay chiều cho hoạt động hai nguồn với bộ khuếch đại kéo đẩy là
VCC
Phương trình 7–5 Ic(ngồi)
RL
Đường tải xoay chiều cho bóng bán dẫn npn như trong Hình 7–13. Đường tải dc có thể
được tìm thấy bằng cách vẽ đường đi qua VCEQ và dòng điện một chiều bão hòa, IC(sat).
Tuy nhiên, dòng bão hòa cho dc là dòng điện nếu cực thu tới cực phát bị chập mạch
HÌNH 7–13 vi mạch
Đường tải cho bộ khuếch đại kéo đẩy
đối xứng bổ sung. Chỉ dòng tải AC
Ic(ngồi)
dòng tải cho bóng bán dẫn npn là
Đường tải DC
cho xem.
điểm Q
ICQ
VCE
VCEQ VCC
cả hai bóng bán dẫn! Điều này được giả định là ngắn mạch trên các nguồn cung cấp điện rõ ràng sẽ
gây ra dòng điện tối đa từ các nguồn cung cấp và ngụ ý rằng đường tải dc gần như đi theo chiều
dọc qua điểm cắt như được hiển thị. Hoạt động dọc theo đường tải DC, chẳng hạn như do sự thoát
nhiệt, có thể tạo ra dòng điện cao đến mức các bóng bán dẫn bị phá hủy.
Hình 7–14(a) minh họa đường tải xoay chiều cho Q1 của bộ khuếch đại lớp AB trong Hình 7–14(b).
Trong trường hợp được minh họa, một tín hiệu được đưa vào sẽ dao động trên vùng đường tải xoay
chiều được in đậm. Ở đầu trên của đường tải xoay chiều, điện áp trên bóng bán dẫn (Vce) là tối
thiểu và điện áp đầu ra là tối đa.
VCC
vi mạch
R1 Q1 dẫn điện trong

nửa chu kỳ dương của
Q1 tín hiệu đầu vào
dòng tải AC
Ic(ngồi)
D1
Ic điểm Q
D2
ICQ
VCE
Q2
Vs RL
VCEQ
R2
Vce
–VCC
(a) Đường tải AC cho Q 1 (b) Mạch điện
HÌNH 7–14
Trong điều kiện tối đa, các bóng bán dẫn Q1 và Q2 lần lượt được điều khiển từ mức gần cắt
đến gần bão hòa. Trong quá trình luân phiên dương của tín hiệu đầu vào, bộ phát Q1 được điều
khiển từ giá trị điểm Q từ 0 đến gần VCC, tạo ra điện áp cực đại dương nhỏ hơn VCC một chút.
Tương tự, trong quá trình luân phiên âm của tín hiệu đầu vào, bộ phát Q2 được điều khiển từ giá
trị điểm Q là 0 V đến gần -VCC, tạo ra điện áp cực đại âm gần bằng -VCC.
Mặc dù có thể hoạt động gần với dòng bão hòa, nhưng kiểu hoạt động này
làm tăng độ méo tín hiệu.
Dòng điện bão hòa xoay chiều (Công thức 7–5) cũng là dòng điện đầu ra cực đại. Mỗi bóng bán
dẫn về cơ bản có thể hoạt động trên toàn bộ dòng tải của nó. Hãy nhớ lại rằng trong hoạt động
loại A, tranzito cũng có thể hoạt động trên toàn bộ đường dây tải nhưng có sự khác biệt đáng kể.
Trong hoạt động loại A, điểm Q ở gần giữa và có dòng điện đáng kể trong bóng bán dẫn ngay cả khi
không có tín hiệu. Trong hoạt động loại B, khi không có tín hiệu, bóng bán dẫn chỉ có dòng điện
rất nhỏ và do đó tiêu hao rất ít điện năng. Do đó, hiệu suất của bộ khuếch đại loại B có thể cao
hơn nhiều so với bộ khuếch đại loại A. Sau này sẽ chứng minh rằng hiệu suất tối đa của bộ khuếch
đại loại B là 79%.
VÍ DỤ 7–3 Xác định điện áp và dòng điện đầu ra cực đại lý tưởng cho mạch như trong Hình 7–15.
Lời giải Điện áp đầu ra cực đại lý tưởng là
Vout(đỉnh) VCEQ VCC = 20 V

HÌNH 7–15
+20V
R1
430
Q1
D1
Vout
D2
Q2
Vs RL
150
R2
430
–20V
Dòng điện cực đại lý tưởng là
VCC 20 V
Iout (đỉnh điểm) Ic (ngồi)
= = 133 mA
RL 150 Æ
Các giá trị tối đa thực tế của điện áp và dòng điện nhỏ hơn một chút.
Vấn đề liên quan Điện áp và dòng điện đầu ra tối đa là bao nhiêu nếu điện áp nguồn là
thay đổi thành +15 V và -15 V?
Đo điện áp đầu ra cực đại đến cực đại.
Bộ khuếch đại kéo đẩy nguồn cung cấp đơn
Bộ khuếch đại kéo đẩy sử dụng bóng bán dẫn đối xứng bổ sung có thể được vận hành từ một
nguồn điện áp đơn như trong Hình 7–16. Hoạt động của mạch cũng tương tự như vậy
được mô tả trước đó, ngoại trừ độ lệch được đặt để buộc điện áp bộ phát đầu ra là VCC> 2
thay vì 0 volt được sử dụng với hai nguồn cung cấp. Bởi vì đầu ra không bị sai lệch ở mức 0 volt,
HÌNH 7–16 +VCC
Bộ khuếch đại kéo đẩy một đầu.
R1
C1
VCC
Q1
2
D1 C3
D2
C2
VCC
Q2
Vs 2 RL
R2
ghép điện dung cho đầu vào và đầu ra là cần thiết để chặn điện áp phân cực từ
nguồn và điện trở tải. Lý tưởng nhất là điện áp đầu ra có thể dao động từ 0 đến VCC, nhưng trong
thực tế nó không hoàn toàn đạt được những giá trị lý tưởng này.
VÍ DỤ 7–4 Xác định giá trị đỉnh lý tưởng tối đa cho điện áp và dòng điện đầu ra trong
Hình 7–17.
HÌNH 7–17
VCC
+20V
R1
C1 470
Q1
22 µF
D1 C3
Vout
D2 µ F
470 độ
C2 RL
Q2 50
V
trong
22 µ F
R2
470
Giải pháp Điện áp đầu ra cực đại tối đa là
VCC 20 V
Vout(đỉnh) VCEQ = 2 = = 10 V
2
Dòng điện đầu ra cực đại tối đa là

VCEQ 10 V
Iout (đỉnh điểm)
= = 200 mA
Ic(ngồi) =
RL 50 Æ
Vấn đề liên quan Tìm giá trị đỉnh lớn nhất cho điện áp và dòng điện đầu ra trong Hình 7–17 nếu
VCC được hạ xuống 15 V và điện trở tải thay đổi thành 30 Æ.
Đo điện áp đầu ra cực đại đến cực đại.
Công suất loại B/AB
Công suất đầu ra tối đa Bạn đã thấy rằng dòng điện đầu ra tối đa lý tưởng
đối với cả bộ khuếch đại đẩy-kéo nguồn kép và nguồn đơn đều xấp xỉ Ic(sat) và
điện áp đầu ra cực đại xấp xỉ VCEQ. Lý tưởng nhất là mức trung bình tối đa
do đó công suất đầu ra là
Bĩu môi = Iout(rms)Vout(rms)
Từ
Iout(rms) = 0,707Iout( đỉnh) = 0,707Ic (thứ bảy)

Và
Vout(rms) = 0,707Vout( đỉnh) = 0,707VCEQ
sau đó
Bĩu môi = 0,5Ic(sat)VCEQ
Thay thế VCC>2 cho VCEQ, công suất đầu ra trung bình tối đa là
Phương trình 7–6 Bĩu môi 0,25Ic (ngồi)VCC
Nguồn điện đầu vào DC Nguồn điện đầu vào dc lấy từ nguồn VCC và được
PDC = ICCVCC
Vì mỗi bóng bán dẫn tiêu thụ dòng điện trong nửa chu kỳ nên dòng điện là tín hiệu nửa sóng với
một giá trị trung bình của
Ic(ngồi)
ICC =
P
Vì thế,
Ic(sat)VCC
PDC =
P
Hiệu quả Ưu điểm của bộ khuếch đại loại B và loại AB kéo đẩy so với loại A là
hiệu quả cao hơn nhiều. Ưu điểm này thường khắc phục được khó khăn trong việc thiên vị lớp
Bộ khuếch đại kéo đẩy AB để loại bỏ hiện tượng méo chéo. Hãy nhớ lại rằng hiệu suất được định nghĩah là tỷ
lệ giữa công suất đầu ra xoay chiều và công suất đầu vào một chiều.
Bĩu
môi h =
PDC
Hiệu suất tối đa đối với bộ khuếchđầu

đạitừ
loại B (loại AB thấp hơn một chút) là devel- hmax, hoạt động như sau, bắt
Phương trình 7–6.
Bĩu môi = 0,25Ic(sat)VCC
Bĩu 0,25Ic(ngồi)VCC
= = 0,25p
môi
hmax =
PDC Ic(sat)VCC>p
Phương trình 7–7 H tối đa 0,79
hoặc, tính theo phần trăm,
hmax = 79%
Hãy nhớ lại rằng hiệu suất tối đa của loại A là 0,25 (25%).
VÍ DỤ 7–5 Tìm công suất đầu ra xoay chiều tối đa và công suất đầu vào dc của bộ khuếch đại trong
Hình 7–18.
Lời giải Điện áp đầu ra cực đại lý tưởng là
VCC 20 V
= = 10 V
Vout(đỉnh) VCEQ =
2 2
Dòng điện đầu ra cực đại tối đa là
VCEQ 10 V
= = 1,25 A
Iout (đỉnh điểm) Ic(ngồi) =
RL 8 Æ
BỘ KHUẾCH ĐẠI CL ASS B VÀ CL A SS AB PUSH-KÉO • 355
HÌNH 7–18
VCC
+20V
R1
C1 470
Q1
22 µF
D1 C3
Vout
D2
1000 µF
C2 RL
Q2 số 8
V.S
22 µF
R2
470
Công suất đầu ra xoay chiều và công suất đầu vào dc là
Bĩu môi = 0,25Ic(sat)VCC = 0,25(1,25 A)(20 V) = 6,25 W
Ic (1,25 A)(20 V)
= = 7,96 W
(ngồi)VCC PDC =
P P
Vấn đề liên quan Xác định công suất đầu ra xoay chiều tối đa và công suất đầu vào dc trong Hình 7–18 cho
VCC = 15 V và RL = 16 Æ.
Kháng đầu vào
Cấu hình kéo đẩy bổ sung được sử dụng trong bộ khuếch đại loại B/loại AB, trên thực tế, là hai
bộ phát theo sau. Điện trở đầu vào của bộ phát theo sau, trong đó R1 và R2
là các điện trở phân cực, là
Rin = bac(r¿e + RE) 7 R1 7 R2
Vì RE RL nên công thức là
Rin Bắc(r¿e RL) 7 R1 7 R2 Phương trình 7–8
VÍ DỤ 7–6 Giả sử rằng tầng tiền khuếch đại có điện áp tín hiệu đầu ra là 3 V rms và điện áp đầu ra
điện trở 50 Æ đang điều khiển bộ khuếch đại công suất kéo đẩy trong Hình 7–18 (Ví dụ
7–5). Q1 và Q2 trong bộ khuếch đại công suất có ab AC là 100 và r¿ là 1,6
e Æ.
Xác định hiệu ứng tải mà bộ khuếch đại công suất gây ra ở giai đoạn tiền khuếch đại.
Giải pháp Nhìn từ nguồn tín hiệu đầu vào, các điện trở phân cực xuất hiện song song vì cả hai
đi đến mặt đất xoay chiều và điện trở xoay chiều của điốt phân cực thuận là rất nhỏ và
có thể được bỏ qua. Điện trở đầu vào tại bộ phát của một trong hai bóng bán dẫn là bac(r¿e + RL).
bac(r¿e
Vì vậy, nguồn tín hiệu nhìn thấy R1 , R2 và tất cả đều song+ song.
RL)
Điện trở đầu vào xoay chiều của bộ khuếch đại công suất là
Rin = bac(r¿e + RL) 7 R1 7 R2 = 100(9.6 Æ) 7 470 Æ 7 470 Æ = 188 Æ
Rõ ràng, điều này sẽ ảnh hưởng đến giai đoạn trình điều khiển preamp. Điện trở đầu ra của
giai đoạn tiền khuếch đại và điện trở đầu vào của bộ khuếch đại công suất tạo thành điện áp một cách hiệu quả
bộ chia làm giảm tín hiệu đầu ra từ preamp. Tín hiệu thực tế ở nguồn
amp là
Vin = Rin
R + Rin bVs = a 188238
Æ Æ b3 V = 2,37 V
Vấn đề liên quan Việc tăng điện trở phân cực trong mạch sẽ có tác dụng gì?
Bộ khuếch đại Darlington lớp AB
Trong nhiều ứng dụng sử dụng cấu hình kéo đẩy, khả năng chịu tải tương đối
bé nhỏ. Ví dụ: loa là 8tải

Æ chung cho bộ khuếch đại kéo đẩy loại AB.
Như bạn đã thấy trong ví dụ trước, bộ khuếch đại kéo đẩy có thể có công suất đầu vào khá thấp.
điện trở của bộ khuếch đại trước điều khiển nó. Tùy thuộc vào điện trở đầu ra của
bộ khuếch đại trước đó, điện trở đầu vào kéo đẩy thấp có thể tải nó nghiêm trọng và làm giảm đáng kể mức
tăng điện áp. Ví dụ: nếu mỗi điện trở phân cực là 1 kÆ và nếu
các bóng bán dẫn bổ sung trong bộ khuếch đại kéo đẩy có beta ac bằng 50 và tải
điện trở là 8 Æ, điện trở đầu vào (giả sử r¿ = 1 Æ) e là
Rin = bac(r¿e + RL) 7 R1 7 R2 = 50(1 Æ + 8 Æ) 7 1 kÆ 7 1 kÆ = 236 Æ
Ví dụ: nếu điện trở cực góp của bộ khuếch đại điều khiển là 1,0 kÆ, thì đầu vào
điện trở của bộ khuếch đại kéo đẩy làm giảm điện trở thu hiệu quả của bộ truyền động
đại (giả sử có bộ phát chung) thành Rc >r¿e . Rc = RC 7 Rin = 1,0 kÆ 7 236 Æ = 190 Æ. bộ khuếch
Điều này làm giảm đáng kể mức tăng điện áp của bộ khuếch đại điều khiển vì mức tăng của nó
trong một số ứng dụng nhất định có tải điện trở thấp, bộ khuếch đại kéo đẩy sử dụng Darlington
bóng bán dẫn có thể được sử dụng để tăng điện trở đầu vào được cung cấp cho bộ khuếch đại lái xe
và tránh làm giảm nghiêm trọng mức tăng điện áp. Tổng ac beta của một cặp Darlington là
nói chung là vượt quá một nghìn. Ngoài ra, điện trở phân cực có thể lớn hơn vì ít cơ sở hơn.
hiện tại là cần thiết.
Trong trường hợp trước, ví dụ: nếu bac = 50 cho mỗi bóng bán dẫn trong một cặp Darlington,
tổng ac beta là b = (50)(50) = AC
2500. Nếu điện trở phân cực là đầu vào
10 kÆ,
sức đề kháng được tăng lên rất nhiều, như tính toán sau đây cho thấy.
Rin = bac(r¿e + RL) 7 R1 7 R2 = 2500(1 Æ + 8 Æ) 7 10 kÆ 7 10 kÆ = 4,09 kÆ
Bộ khuếch đại kéo đẩy loại AB Darlington được hiển thị trong Hình 7–19. Cần có bốn điốt
trong mạch thiên vị để khớp với bốn điểm nối cực phát của hai cặp Darlington.
HÌNH 7–19 +VCC
Kéo đẩy loại Darlington AB
bộ khuếch đại.
R1
C1
D1 Q1
Q2
C3
D2 Vout
Vin
D3
RL
C2 D4
Q4
Q3
R2
BỘ KHUẾCH ĐẠI CL ASS C • 357
Darlington/Bộ khuếch đại Darlington lớp AB bổ sung
Cặp Darlington bổ sung, còn được gọi là cặp Sziklai, đã được giới thiệu ở Chương 6.
Hãy nhớ lại rằng nó tương tự như cặp Darlington truyền thống ngoại trừ việc nó sử dụng phần bổ sung
bóng bán dẫn (một npn và một pnp). Darlington bổ sung được sử dụng khi xác định rằng nên sử dụng các bóng
bán dẫn công suất đầu ra cùng loại (cả npn hoặc cả hai
pnp). Hình 7–20 cho thấy một bộ khuếch đại kéo đẩy loại AB với hai bộ chuyển đổi công suất đầu ra npn (Q2
và Q4 ). Phần trên của cấu hình kéo đẩy là kiểu truyền thống
Darlington, còn phần dưới là Darlington bổ sung.
+VCC HÌNH 7–20
Một Darlington/bổ sung
Kéo đẩy lớp Darlington AB
R 1 bộ khuếch đại.
C1 Q1
Truyền thống
Darlington
Q2
D1
Đầu vào
D2 đầu ra
D3
Q3
Bổ túc
Darlington
C2 Q4
R2
–VCC
PHẦN 7–2 1. Điểm Q cho amply class B nằm ở đâu?

KIỂM TRA
2. Nguyên nhân gây biến dạng chéo?
3. Hiệu suất tối đa của bộ khuếch đại loại B kéo đẩy là bao nhiêu?
4. Giải thích mục đích của cấu hình kéo đẩy cho lớp B.
5. Bộ khuếch đại lớp AB khác với bộ khuếch đại lớp B như thế nào?
7–3 BỘ KHUẾCH ĐẠI CL ASS C
Bộ khuếch đại loại C bị sai lệch nên sự dẫn truyền xảy ra ở góc nhỏ hơn 180°. Lớp C
bộ khuếch đại có hiệu suất cao hơn loại A hoặc loại B kéo đẩy và loại AB,
có nghĩa là có thể thu được nhiều công suất đầu ra hơn từ hoạt động loại C. Biên độ đầu ra là một hàm
phi tuyến của đầu vào, vì vậy bộ khuếch đại loại C không được sử dụng cho các bộ khuếch đại tuyến tính.
khuếch đại. Chúng thường được sử dụng trong các ứng dụng tần số vô tuyến (RF), bao gồm
các mạch, chẳng hạn như bộ tạo dao động, có biên độ đầu ra không đổi và bộ điều biến, trong đó
tín hiệu tần số cao được điều khiển bởi tín hiệu tần số thấp.
Giải thích và phân tích hoạt động của bộ khuếch đại lớp C
Mô tả hoạt động cơ bản của lớp C
• Thảo luận về độ lệch của bóng bán dẫn
Thảo luận về công suất tiêu tán của

lớp C Giải thích hoạt động
điều chỉnh Xác định công suất đầu ra
tối đa Giải thích độ lệch kẹp cho bộ khuếch đại lớp C
Hoạt động cơ bản lớp C

Khái niệm cơ bản về hoạt động của lớp C được minh họa trong Hình 7–21. Một máy phát chung
bộ khuếch đại loại C có tải điện trở được hiển thị trong Hình 7–22(a). Bộ khuếch đại lớp C là
thường hoạt động với tải mạch cộng hưởng nên tải điện trở chỉ được sử dụng cho
mục đích minh họa khái niệm. Nó bị lệch dưới mức cắt với nguồn cung cấp VBB âm .
Điện áp nguồn xoay chiều có giá trị cực đại lớn hơn một chút so với ƒVBBƒ + VBE vì vậy mà
điện áp cơ sở vượt quá điện áp rào cản của điểm nối cực phát cơ sở trong một thời gian ngắn gần
đỉnh dương của mỗi chu kỳ, như được minh họa trong Hình 7–22(b). Trong khoảng thời gian ngắn này,
tranzito được bật. Khi toàn bộ đường tải xoay chiều được sử dụng, như trong Hình 7–22(c),
dòng cực đại lý tưởng là Ic(sat) và điện áp cực thu lý tưởng là

Vce(thứ bảy) .
HÌNH 7–21
Hoạt động khuếch đại lớp C cơ bản

Vin Vout
(không nghịch đảo).
0 Av 0
HÌNH 7–22 Transistor dẫn điện khi
Hoạt động cơ bản lớp C. V.BB + VBE Vin vượt VBB + VBE
Vin 0
+VCC
RC
Ic 0
Vout (b) Dạng sóng điện áp đầu vào và dòng điện đầu ra
C
RB vi mạch
Vin
Ic(ngồi)
VBB –
(a) Mạch khuếch đại lớp C cơ bản Ic
VCE
0
Vce
Vce(thứ bảy) VCC
(c) Vận hành đường dây tải

Sư thât thoat năng lươ ng
Công suất tiêu tán của bóng bán dẫn trong bộ khuếch đại loại C thấp vì nó chỉ bật trong một
phần trăm nhỏ của chu kỳ đầu vào. Hình 7–23(a) hiển thị các xung dòng điện của bộ thu.
Thời gian giữa các xung là khoảng thời gian (T) của điện áp xoay chiều đầu vào. Dòng điện thu
và điện áp thu trong thời gian bật bóng bán dẫn được hiển thị trong Hình 7–23(b).
Để tránh tính toán phức tạp, chúng ta sẽ giả sử các xấp xỉ xung lý tưởng. Sử dụng cách đơn giản
hóa này, nếu đầu ra dao động trên toàn bộ tải thì biên độ dòng điện tối đa là Ic(sat) và biên
độ điện áp tối thiểu là Vce(sat) trong thời gian bóng bán dẫn bật.
Do đó, công suất tiêu tán trong thời gian đúng giờ là:
PD(bật) = Ic (ngồi)Vce (ngồi)
Transitor bật trong một thời gian ngắn, tắt và tắt trong phần còn lại của chu kỳ đầu vào. Do
đó, giả sử toàn bộ đường tải được sử dụng thì công suất tiêu tán trung bình trên toàn bộ chu kỳ
là
PD(avg) = a tấnT bPD(on) = a tấnT bIc(sat)Vce (sat)
Ic(ngồi)
Ic
Vin
0 0
tấn
VCC
Ic Vce
0 Vce(thứ
T bảy) 0
(a) Xung dòng thu (b) Dạng sóng lớp C lý tưởng
HÌNH 7–23
Dạng sóng loại C.
VÍ DỤ 7–7 Bộ khuếch đại loại C được điều khiển bởi tín hiệu 200 kHz. Bóng bán dẫn bật trong 1 và ms, bộ khuếch
hoạt
đại đang
động trên 100 phần trăm đường tải của nó. Nếu Ic(sat) 100 mA và Vce (sat)
0,2 V thì công suất tiêu tán trung bình của bóng bán dẫn là bao nhiêu?
Giải Thời gian là
1
T = = 5 ms 200 kHz
Vì thế,
PD(avg) = a tấnTbIc (sat)Vce(sat) = (0,2)(100 mA)(0,2 V) = 4 mW
Sự tiêu tán công suất thấp của bóng bán dẫn hoạt động ở lớp C rất quan trọng vì, như bạn sẽ
thấy sau, nó mang lại hiệu suất rất cao khi nó được vận hành như một bộ khuếch đại lớp C
được điều chỉnh trong đó đạt được công suất tương đối cao trong mạch cộng hưởng.
Vấn đề liên quan Nếu tần số giảm từ 200 kHz xuống 150 kHz với cùng thời gian thì điều gì là
công suất tiêu tán trung bình của bóng bán dẫn?
BỘ KHUẾCH ĐẠI 360 •
Hoạt động điều chỉnh
Vì điện áp cực góp (đầu ra) không phải là bản sao của đầu vào nên điện trở được tải
riêng bộ khuếch đại loại C không có giá trị trong các ứng dụng tuyến tính. Vì vậy cần phải sử dụng một
bộ khuếch đại loại C có mạch cộng hưởng song song (bể), như trong Hình 7–24(a). Độ phân giải = 1>(2p1LC).
Tần số onant của mạch bể được xác định bằng xung công thức của dòng cực Ngắn
góp trên mỗi chu kỳ của đầu vào khởi động và duy trì dao động của
mạch điện trong bể sao cho tạo ra điện áp hình sin đầu ra, như minh họa trên Hình
7–24(b). Mạch thùng có trở kháng cao chỉ ở gần tần số cộng hưởng nên hệ số khuếch đại
chỉ lớn ở tần số này.
+VCC
C 2 L
C3
Vout
C1
Ic
RB
Vin
VBB – Vout
(a) Mạch cơ bản (b) Dạng sóng đầu ra
HÌNH 7–24
Bộ khuếch đại lớp C được điều chỉnh
Xung hiện tại sạc tụ điện đến khoảng VCC, như trong Hình
7–25(a). Sau khi phát xung, tụ điện nhanh chóng phóng điện, do đó nạp điện cho cuộn cảm.
Sau đó, sau khi tụ điện phóng điện hoàn toàn, từ trường của cuộn cảm giảm xuống
rồi nhanh chóng sạc lại C đến gần VCC theo hướng ngược lại với lần sạc trước.
Điều này hoàn thành một nửa chu kỳ dao động, như thể hiện trong phần (b) và (c) của Hình.
7–25. Tiếp theo, tụ điện lại phóng điện, làm tăng từ trường của cuộn cảm.
Sau đó, cuộn cảm sẽ nhanh chóng nạp lại tụ điện trở về giá trị cực đại nhỏ hơn một chút so với
trước đó, do tổn thất năng lượng trong điện trở cuộn dây. Điều này hoàn thành một đầy đủ
chu kỳ, như thể hiện trong phần (d) và (e) của Hình 7–25. Điện áp đầu ra từ đỉnh tới đỉnh là
do đó xấp xỉ bằng 2VCC.
Biên độ của mỗi chu kỳ dao động liên tiếp sẽ nhỏ hơn biên độ của
chu kỳ trước do mất năng lượng trong điện trở của mạch bể, như thể hiện trong
Hình 7–26(a), và dao động cuối cùng sẽ tắt. Tuy nhiên, sự tái phát đều đặn của xung dòng cực góp sẽ cấp
lại năng lượng cho mạch cộng hưởng và duy trì các dao động ở biên độ không đổi.
Khi mạch bể được điều chỉnh theo tần số của tín hiệu đầu vào (cơ bản), việc tái cấp điện xảy ra trên
mỗi chu kỳ của điện áp bể, Vr , như trong Hình 7–26(b). Khi
mạch bể được điều chỉnh theo sóng hài thứ hai của tín hiệu đầu vào, việc cấp lại năng lượng xảy ra trên
các chu kỳ thay thế như trong Hình 7–26(c). Trong trường hợp này, bộ khuếch đại lớp C hoạt động như một
hệ số nhân tần số (* 2). Bằng cách điều chỉnh mạch bể cộng hưởng đến mức hài hòa cao hơn, hơn nữa
đạt được hệ số nhân tần số.

+VCC
+
– C1 L
C2
Transistor dẫn điện
(khoảng một đoạn ngắn)
(Một)
C1 sạc tới +VCC ở mức đầu vào cao nhất
khi tranzito đang dẫn điện.
+VCC +VCC
+ +VCC
L L
–
C1 C1
0 –+ –+ 0
–VCC –VCC
C2 C2
Transistor tắt (gần như mở) Transistor vẫn tắt
(b) C1 phóng điện về 0 volt. (c) L sạc lại C1 theo hướng ngược lại.
+VCC +VCC
+VCC +VCC
+ +
L L
C1 – C1
–+ 0 –
0
–VCC –VCC
C2 C2
Transistor vẫn tắt Transitor tắt ngay trước khi tiến hành
một lần nữa để bắt đầu một chu kỳ khác
(d) C1 phóng điện về 0 volt. (e) L nạp lại C1 .
HÌNH 7–25
Hoạt động của mạch cộng hưởng.

HÌNH 7–26
Mạch dao động của bể. Vr là

điện áp trên mạch bể. Vr 0
(Một) Một dao động sẽ tắt dần (phân rã) do mất năng lượng.
Tốc độ phân hủy phụ thuộc vào hiệu suất của mạch bể.
Ic 0
Vr 0
(b) Dao động ở tần số cơ bản có thể được duy trì trong thời gian ngắn
xung của dòng điện thu.
Ic 0
V r0
(c) Dao động ở tần số hài bậc hai
Công suất đầu ra tối đa
Do điện áp phát triển trên toàn mạch bể có giá trị đỉnh tới đỉnh xấp xỉ 2VCC nên công suất
đầu ra tối đa có thể được biểu thị bằng
2
V.rms (0,707VCC)2
=
Bĩu môi =
Rc Rc
2
0,5V CC
Phương trình 7–9 bĩu môi
Rc
Rc là điện trở song song tương đương của mạch bể thu gom khi cộng hưởng và thể hiện sự kết
hợp song song giữa điện trở cuộn dây và điện trở tải. Nó thường có một
giá trị thấp. Tổng công suất phải cung cấp cho bộ khuếch đại là
PT = Bĩu môi + PD(trung bình)
Vì vậy, hiệu quả là
bĩu môi
Phương trình 7–10 H
bĩu môi PD(trung bình)
Khi
Pout 7 7 PD(avg), hiệu suất của lớp C gần bằng 1 (100 phần trăm).
VÍ DỤ 7–8 Giả sử bộ khuếch đại loại C được mô tả trong Ví dụ 7–7 có VCC tương đương 24 V và
Rc là 100 Æ. Xác định hiệu quả.
Lời giải Từ ví dụ 7– 7, PD(avg) 4 mW .
2 0,5 V 0,5(24 V )2
= = 2,88 W
CC bĩu môi =
Rc 100 Æ
Vì thế,
Bĩu 2,88 W
= = 0,999
môi h =
2,88 W + 4 mW
Bĩu môi + PD(trung bình)
hoặc, theo tỷ lệ phần trăm, 99,9%.
Vấn đề liên quan Điều gì sẽ xảy ra với hiệu suất của bộ khuếch đại nếu Rc có tăng lên không?
Độ lệch kẹp cho bộ khuếch đại loại C
Hình 7– 27 hiển thị bộ khuếch đại loại C có mạch kẹp phân cực cơ sở. Điểm nối cực phát cơ
sở hoạt động như một diode.
+VCC HÌNH 7–27
Bộ khuếch đại lớp C được điều chỉnh với độ
lệch kẹp.
C 2 L
Vout
Vin Q
C1 R1
Khi tín hiệu đầu vào dương, tụ điện C1 được tích điện tới giá trị cực
đại với cực tính như n trong Hình 7– 28(a). Hành động của anh ta tạo ra một điện áp
trung bình ở chân đế xấp xỉ -Vp Anh

. ta đặt bóng bán dẫn ở trạng thái cắt ngoại trừ ở các đỉnh
dương, khi bóng bán dẫn dẫn điện trong một khoảng thời gian ngắn. Để đèn hoạt động tốt, hằng số
thời gian R1C1 của mạch kẹp phải lớn hơn nhiều so với chu kỳ của tín hiệu đầu vào. Các phần từ
(b) đến (f) của Hình 7–28 minh họa hoạt động kẹp lệch một cách chi tiết hơn. Trong thời gian
đạt đến cực đại dương của đầu vào ( t0 đến t1 ), tụ điện sẽ tích điện đến Vp - 0,7 V thông qua diode cực
phát, như trình bày ở phần (b). Trong khoảng thời gian từ t1 đến t2 , như trình bày ở phần
(c), tụ điện phóng điện rất ít do hằng số thời gian RC lớn. Do đó, tụ điện duy trì điện tích trung
bình nhỏ hơn Vp - 0,7 V một chút.
Vì giá trị dc của tín hiệu đầu vào là z ero (cực dương của C1 ), nên điện áp dc ở chân đế (cực âm của
C1 ) dương hơn một chút so với -(Vp - 0,7 V ), như được biểu thị trong Hình 7–28 (d). Như
được hiển thị
trong Hình 7– 28(e), tụ điện c ghép tín hiệu đầu vào xoay chiều qua đế sao cho điện áp ở đế
của bóng bán dẫn là tín hiệu xoay chiều ở mức dc dương hơn một chút so với
Gần các đỉnh dương của điện áp đầu vào,
điện áp cơ sở tăng lên trên 0,7 V một chút và làm cho bóng bán dẫn dẫn điện trong một thời gian
thời gian ngắn, như thể hiện trong Hình 7– 28(f).-(Vp - 0.7 V ).
+VCC
Diode Mitter Base-e

C2
L
Vp – 0,7V
+ – + –
≈Vp – 0,7 V
+ –
phó chủ tịch
0
phó chủ tịch
Q
– Vp
C1 R1
Vin
Q tiến hành Q tiến hành 0 R1
t0 t1
0,7 V
– Vp
(Một) (b)
0 V
≈Vp – 0,7 V – (Vp – 0,7V )
+ – + –
phó chủ tịch
phó chủ tịch
t2 Vin
0
Vin
R1 0 R1
t0 t1
– Vp
– Vp
(c) (d)
0 V
≈ – (Vp – 0,7 V )
Vb
+0,7V
+ – 0 V
Căn cứ Vb
C1
Vin ≈ – (Vp – 0,7 V )

0 R1
Q tiến hành
(e) (f)
HÌNH 7–28
Hành động thiên vị của bộ kẹp.
VÍ DỤ 7–9 Xác định điện áp ở chân đế của bóng bán dẫn, tần số cộng hưởng và giá trị cực
đại đến cực đại của điện áp tín hiệu đầu ra cho bộ khuếch đại loại C trong Hình 7–29.
Giải pháp Vs(p) = (1,4 14 )(1 V ) 1,4 V
Đế được kẹp ở
-(Vs( p) - 0,7) = 0,7 V một chiều
Tín hiệu ở gốc có đỉnh dương là +0,7 V và cực đại âm là
-Vs(p) + (-0,7V ) = -1,4V - 0,7V = 2,1V

HÌNH 7–29
+15V
C3 L
680 pF 220 µH
C2
C1 10 nF
RL
100k
10 nF
Vs R1
1 V 2k
Tần số cộng hưởng là
1 1
= = 411 kHz
fr =
2p1LC 2p1(220 mH)(680 pF)
Tín hiệu đầu ra có giá trị đỉnh tới đỉnh là
Vpp = 2VCC = 2(15 V ) = 30 V
Vấn đề liên quan Làm thế nào bạn có thể biến mạch điện trong Hình 7–29 thành một bộ nhân tần số?
PHẦN 7–3 1. Bộ khuếch đại loại C thường bị sai lệch ở điểm nào?
KIỂM TRA
2. Mục đích của mạch điều chỉnh trong bộ khuếch đại loại C là gì?
3. Một bộ khuếch đại loại C nhất định có công suất tiêu tán là 100 mW và công suất đầu ra là
1 W. Hiệu suất phần trăm của nó là bao nhiêu?
7–4 KHẮC PHỤC SỰ CỐ
Trong phần này, các ví dụ về cách ly lỗi thành phần trong mạch được trình bày.
Tôi sẽ sử dụng bộ khuếch đại loại A và bộ khuếch đại loại AB với điện áp đầu ra
được theo dõi bằng máy hiện sóng. Một số dạng sóng đầu ra không chính xác sẽ được kiểm tra
và những lỗi có thể xảy ra nhất sẽ được thảo luận.
Khắc phục sự cố bộ khuếch đại công suất
Khắc phục sự cố bộ khuếch đại loại A đối với các lỗi khác nhau
Khắc phục sự cố bộ khuếch đại loại AB đối với các lỗi khác nhau
Các phần được chọn từ Chương 18 có thể được giới thiệu như một phần của quá trình khắc phục sự cố này.
bảo hiểm hoặc, tùy ý, toàn bộ Chương 18 có thể được bảo hiểm muộn hơn hoặc hoàn toàn không được bảo hiểm.
Trường hợp 1: Loại A
Như minh họa trong Hình 7–30, bộ khuếch đại công suất loại A phải có đầu ra hình sin bình thường khi áp dụng tín
hiệu đầu vào hình sin.
HÌNH 7–30 +VCC

Bộ khuếch đại công suất loại A chính xác
dao động điện áp đầu ra.

R3
R1 Vout
C1
Vin R2 R4 C2
Bây giờ chúng ta hãy xem xét bốn dạng sóng đầu ra không chính xác và các nguyên nhân có thể xảy ra nhất trong mỗi dạng sóng đó.
trường hợp. Trong Hình 7– 31(a), máy hiện sóng hiển thị mức dc tương đương với điện áp nguồn dc, cho biết bóng
bán dẫn đang bị cắt. Hai nguyên nhân có thể xảy ra nhất của tình trạng này là (1)
Transistor có tiếp điểm pn mở, hoặc (2) R4 hở, cản trở dòng cực thu và cực phát.
VCC
VCC
≈VE
≈ 0V
(a) T chạy chị ở điểm cắt (b) CE ngắn hoặc R2 mở (c) Dịch chuyển điểm Q hoặc R1 mở (d) T chạy chị em ở trạng thái bão hòa
HÌNH 7–31
Máy hiện sóng hiển thị điện áp đầu ra của bộ khuếch đại trong Hình 7–30 đối với một số loại lỗi.
Trong Hình 7– 31(b), máy hiện sóng hiển thị mức dc tại bộ thu gần bằng với
điện áp máy phát dc. Hai nguyên nhân có thể xảy ra của dấu hiệu này là (1) bóng bán dẫn bị
bị chập từ bộ thu đến bộ phát, hoặc (2) R2 hở làm cho Transistor bị lệch về phía
bão hòa. Trong trường hợp thứ hai, tín hiệu đầu vào đủ lớn có thể làm bật bóng bán dẫn
độ bão hòa trên các đỉnh âm của nó, dẫn đến các xung ngắn ở đầu ra.
Trong Hình 7– 31(c), máy hiện sóng hiển thị dạng sóng đầu ra cho biết bóng bán dẫn đang hoạt động.
ở trạng thái cắt ngoại trừ trong một phần nhỏ của chu kỳ đầu vào. Nguyên nhân có thể của dấu hiệu này
là (1) điểm Q đã dịch chuyển xuống n do sự thay đổi vượt quá mức cho phép của điện trở
giá trị, hoặc (2) R1 mở, làm lệch điện áp cắt của bóng bán dẫn. Màn hình hiển thị rằng đầu vào
tín hiệu đủ để đưa nó ra khỏi mức cắt trong một phần nhỏ của chu kỳ.
Trong Hình 7– 31(d), máy hiện sóng hiển thị dạng sóng đầu ra cho biết bóng bán dẫn đang hoạt động.
bão hòa ngoại trừ trong một phần nhỏ của chu kỳ đầu vào. Một lần nữa, có thể giá trị điện trở không chính
xác đã gây ra sự thay đổi mạnh mẽ ở điểm Q về phía bão hòa, hoặc
R2 mở, làm cho bóng bán dẫn bị lệch về độ bão hòa và tín hiệu đầu vào mang lại
nó thoát khỏi trạng thái bão hòa trong một phần nhỏ của chu kỳ.
Trường hợp 2: Lớp AB
Như minh họa trong Hình 7–32, bộ khuếch đại kéo đẩy loại AB phải có đầu ra hình sin
khi tín hiệu đầu vào hình sin được áp dụng.

+VCC HÌNH 7–32
Bộ khuếch đại kéo đẩy loại AB có
điện áp đầu ra chính xác.
R1
Q1
npn
D1
Vout
MỘT
D2
quý 2
Vs RL
R2
– VCC
Hai dạng sóng đầu ra không chính xác được hiển thị trong Hình 7– 33. Dạng sóng ở phần (a)
cho thấy rằng chỉ có một nửa dương của tín hiệu đầu vào xuất hiện ở đầu ra. Một nguyên nhân
có thể là do diode D1 hở. Nếu đây là lỗi, nửa dương của tín hiệu đầu vào sẽ phân cực D2 và làm
cho bóng bán dẫn Q2 dẫn điện. Một nguyên nhân khác có thể là do tiếp điểm cực phát của Q2 bị
hở nên chỉ xuất hiện một nửa dương tín hiệu đầu vào ở đầu ra do Q1 vẫn hoạt động.
HÌNH 7–33
Dạng sóng đầu ra không chính xác của
bộ khuếch đại trong Hình 7–32.

0 0
(a) D1 mở hoặc (b) D2 mở hoặc

Q2 base-e mitter mở Q1 base-e mitter mở
Dạng sóng trong Hình 7– 33(b) cho thấy chỉ có nửa âm của tín hiệu đầu vào xuất hiện ở đầu ra.
Một nguyên nhân có thể là do diode D2 hở. Nếu đây là lỗi, nửa âm của tín hiệu đầu vào sẽ chuyển tiếp
độ lệch D1 và đặt tín hiệu nửa sóng trên đế của Q1 .
Một nguyên nhân khác có thể là do tiếp điểm cực phát của Q1 bị hở nên chỉ xuất hiện nửa âm
của tín hiệu đầu vào ở đầu ra do Q2 vẫn hoạt động.
Các mạch tập tin này nằm trong thư mục Bài tập khắc phục sự cố trên trang web đi kèm.
Mở từng tập tin và xác định xem mạch có hoạt động tốt không. Nếu nó không hoạt động bình
thường, hãy xác định lỗi.
1. File Multisim T SE07-01
3. File Multisim T SE07-0 3
PHẦN 7–4
1. Bạn sẽ kiểm tra điều gì nếu nhận thấy hiện tượng cắt ở cả hai đỉnh của dạng sóng đầu ra?
KIỂM TRA
2. Sự mất khuếch đại đáng kể trong bộ khuếch đại trong Hình 7–30 rất có thể là do loại lỗi nào gây ra?
Hoạt động ứng dụng: Hệ thống PA hoàn chỉnh
Bộ khuếch đại công suất loại AB đi theo tiền khuếch đại âm thanh và điều khiển loa như minh họa
trong sơ đồ khối hệ thống PA trong Hình 7–34. Trong ứng dụng này, bộ khuếch đại công suất là
được phát triển và giao tiếp với preamp đã được phát triển ở Chương 6.
công suất tín hiệu tới loa phải xấp xỉ 6 W đối với dải tần từ 70 Hz đến 5 kHz
.Dải động của điện áp đầu vào lên tới 4 0 mV. Cuối cùng, PA hoàn chỉnh
hệ thống được ghép lại với nhau.
Cái mic cờ rô
nguồn điện DC
Loa
Âm thanh prea mp Nguồn điện của bộ khuếch đại
(a) Sơ đồ khối hệ thống PA (b) Cấu hình vật lý
HÌNH 7–34
Mạch khuếch đại công suất
Sơ đồ của bộ khuếch đại công suất đẩy-kéo được thể hiện trong Hình 7–35. Mạch điện là một
Bộ khuếch đại lớp AB được triển khai với cấu hình Darlington và gương dòng đi-ốt
Thiên kiến. Cả cặp Darlington truyền thống và cặp Darlington (Sz iklai) bổ sung đều
được sử dụng để cung cấp đủ dòng điện cho 8 Æ tải loa. Tín hiệu từ preamp là
HÌNH 7–35
+15V
Bộ khuếch đại kéo đẩy công suất loại AB.
R2 Q1
1k 2N 3904
D1 Q2
BD135
D2
Q3 đầu ra
2N 3906
D3
R1
150k
Q5 Q4
Đầu vào
2N 3904 BD135
R3
220
– 15V
ÁP DỤNG ATI TRÊN HOẠT ĐỘNG Y • 369
được ghép nối điện dung với tầng điều khiển, Q5, được sử dụng để ngăn tải quá mức trên
preamp và cung cấp thêm mức tăng. Lưu ý rằng Q5 bị sai lệch với điện áp đầu ra DC (0 V) được đưa
trở lại qua R1 . Ngoài ra, điện áp tín hiệu đưa trở lại đế của Q5 lệch pha với tín hiệu từ tiền
khuếch đại và có tác dụng ổn định mức tăng. Đây là
gọi là phản hồi tiêu cực. Bộ khuếch đại sẽ cung cấp công suất lên tới 5 W đến 8 Æ loa.
Bảng dữ liệu một phần cho bóng bán dẫn điện BD1 35 được hiển thị trong Hình 7–36.
1. Ước tính điện trở đầu vào của bộ khuếch đại công suất trong Hình 35.
7– 2. Tính mức tăng điện áp gần đúng của bộ khuếch đại công suất trong Hình 7– 35?
HÌNH 7–36
Bảng dữ liệu một phần cho BD135
Transistor công suất. Bản quyền
Tập đoàn bán dẫn Fairchild. Được
sử dụng bởi sự cho phép. BD135/137/139
Tuyến tính và chuyển mạch công suất trung bình

Các ứng dụng
• Bổ sung lần lượt cho BD136, BD138 và BD140
1 ĐẾN-126
1. Bộ phát 2.Bộ thu 3.Cơ sở
Transitor silicon epiticular NPN

Xếp hạng tối đa tuyệt đối TC = 25°C trừ khi có ghi chú khác
Biểu tượng Tham số Giá Các đơn vị
VCBO Điện áp cơ sở Collector : BD135 trị 45 V.

: BD137 60 V.
: BD139 80 V.
VCEO Điện áp Collector-Emitter : BD135 45 V.

: BD137 60 V.
: BD139 80 V.
VEBO Điện áp cơ sở phát 5 V.
vi mạch Dòng điện thu (DC) 1,5 MỘT
ICP Dòng điện thu (Xung) 3.0 MỘT
IB Cơ sở hiện tại 0,5 MỘT
máy tính Tản nhiệt của bộ thu (TC = 25°C) 12,5 W
máy tính Tản nhiệt của bộ thu (Ta = 25°C) 1,25 W
TJ Nhiệt độ giao lộ 150 °C
TSTG Nhiệt độ bảo quản - 55 ~ 150 °C
Đặc tính điện TC = 25°C trừ khi có ghi chú khác

Biểu tượng Tham số Điều kiện kiểm tra Tối thiểu.
Đánh máy. Tối đa. Các đơn vị
VCEO(sus) Điện áp duy trì Collector-Emitter

: BD135 IC = 30mA, IB = 0 45 V.
: BD137 60 V.
: BD139 80 V.
ICBO Bộ sưu tập cắt hiện tại VCB = 30V, IE = 0 0,1 µA
IEBO Bộ phát cắt dòng điện VEB = 5V, IC = 0 10 µA
hFE1 Mức tăng hiện tại DC: TẤT CẢ THIẾT BỊ VCE = 2V, IC = 5mA 25
hFE2 : TẤT CẢ THIẾT BỊ VCE = 2V, IC = 0,5A 25
hFE3 : BD135 VCE = 2V, IC = 150mA 40 250

: BD137, BD139 40 160
VCE(thứ bảy) Điện áp bão hòa của bộ thu-phát IC = 500mA, IB = 50mA 0,5 V.
VBE(bật) Điện áp BẬT bộ phát cơ sở VCE = 2V, IC = 0,5A 1 V.
Phân loại hFE

Phân loại 10 16
hFE3 6 40 ~ 100 63 ~ 160 100 ~ 250

Mô phỏng
Bộ khuếch đại công suất được mô phỏng bằng Multisim với tín hiệu đầu vào 1 kHz ở gần
hoạt động tuyến tính tối đa. Kết quả được thể hiện trên Hình 7– điện trở 37 tuần đây 8,2 Æ
được sử dụng để gần đúng với 8 Æ loa.
3. Tính công suất cho tải trong Hình 7– 37.
4. Độ lợi điện áp đo được là bao nhiêu? Đầu vào là giá trị đỉnh.
5. So sánh mức tăng đo được với mức tăng tính toán cho bộ khuếch đại trong Hình 7– 35.
(a) Màn hình tròn
(b) Tín hiệu đầu ra
HÌNH 7–37
Mô phỏng bộ khuếch đại công suất.

Bộ khuếch đại âm thanh hoàn chỉnh
Cả preamp và power amp đều được mô phỏng riêng lẻ. Bây giờ, họ phải
phối hợp với nhau để tạo ra công suất tín hiệu cần thiết cho loa. Hình 7– 38 là sim-
cách kết hợp bộ tiền khuếch đại âm thanh và bộ khuếch đại công suất. Các thành phần trong bộ khuếch
đại công suất hiện được đánh số tuần tự với các thành phần tiền khuếch đại.
6. Tính công suất cho tải trong Hình 7– 7. Độ 38.
lợi điện áp đo được của bộ khuếch đại công suất là bao nhiêu?
8. Mức tăng điện áp tổng thể đo được là bao nhiêu?
(a) Màn hình tròn
(b) Kết quả đầu ra và kết quả cuối cùng
HÌNH 7–38
Mô phỏng bộ khuếch đại âm thanh hoàn chỉnh.

Mô phỏng bộ khuếch đại âm thanh bằng phần mềm Multisim của bạn. Thực hiện thao tác bằng máy hiện
sóng ảo.
Tạo nguyên mẫu và thử nghiệm Bây
giờ mạch đã được mô phỏng, mạch nguyên mẫu được xây dựng và thử nghiệm.
Sau khi mạch được thử nghiệm thành công trên bảng mạch nguyên mẫu, nó đã sẵn sàng để được hoàn thiện
trên bảng mạch in.
Để xây dựng và kiểm tra một mạch tương tự, hãy chuyển đến Thí nghiệm 7 trong sách hướng dẫn Phòng thí nghiệm
thực hành của bạn (Bài tập về thiết bị điện tử của David Buchla và Steven W etterling).
Bảng mạch
Bộ khuếch đại công suất được triển khai trên một bảng mạch in như trong Hình 7– Bộ tản nhiệt được sử 39.
dụng để cung cấp thêm khả năng tản nhiệt từ các bóng bán dẫn điện.
9. Kiểm tra bảng mạch in và xác minh rằng nó phù hợp với sơ đồ trong
Hình 7– 35. Chiết áp điều khiển âm lượng được gắn trên bo mạch PC để dễ dàng sử dụng.
10. Dán nhãn cho từng chân đầu vào và đầu ra theo chức năng. Xác định vị trí mặt sau-
dấu vết bên cạnh.
Tản nhiệt
HÌNH 7–39
Bo mạch khuếch đại công suất.
Khắc phục sự cố với Bảng mạch khuếch đại công suất Bảng mạch
khuếch đại công suất đã không vượt qua quá trình kiểm tra sản xuất. Kết quả thử nghiệm được thể hiện
trong Hình 7–4 0.
11. Dựa trên màn hình hiển thị, liệt kê các lỗi có thể xảy ra đối với bảng mạch.
Kết hợp hệ thống với nhau Bảng mạch tiền
khuếch đại và bảng mạch khuếch đại công suất được kết nối với nhau và bộ cấp nguồn một chiều (bộ pin),
micrô, loa và chiết áp điều khiển âm lượng được gắn vào, như minh họa trong Hình 7–4 1.
12. Xác minh rằng các kết nối hệ thống là chính xác.
ĐẦU PHẦN KHÔNG CÓ SỐ • 373
HÌNH 7–40
15V +15V
Kiểm tra board khuếch đại công suất
bị lỗi.
đầu ra
Tín hiệu đầu
vào đỉnh 1,5 V
+15V
15 V
Bộ pin
Âm lượng
HÌNH 7–41
Hệ thống địa chỉ công cộng hoàn chỉnh.

373
BẢN TÓM TẮT
Mục 7–1 • Bộ khuếch đại công suất loại A hoạt động hoàn toàn trong vùng tuyến tính của đặc tính bóng bán dẫn
những đường cong. Transistor dẫn điện suốt 360° của chu kỳ đầu vào.
• Điểm Q phải nằm ở giữa đường tải để có tín hiệu đầu ra loại A dao động tối đa.
• Hiệu suất tối đa của bộ khuếch đại công suất loại A là 25%.
Mục 7–2 • Bộ khuếch đại loại B hoạt động ở vùng tuyến tính trong một nửa chu kỳ đầu vào và nó ở trong),
(180°
cắt đứt cho nửa còn lại.
• Điểm Q là điểm cắt cho hoạt động loại B.
• Bộ khuếch đại loại B thường được vận hành theo cấu hình kéo đẩy để tạo ra âm thanh
đầu ra là bản sao của đầu vào.
• Hiệu suất tối đa của bộ khuếch đại loại B là 79%.
• Bộ khuếch đại loại AB có độ lệch trên mức cắt một chút và hoạt động ở vùng tuyến tính trong khoảng thời gian một chút.
nhiều hơn 180°của chu kỳ đầu vào.
• Loại AB loại bỏ hiện tượng méo chéo ở loại B thuần túy.
Phần 7–3 • Bộ khuếch đại loại C hoạt động ở vùng tuyến tính chỉ trong một phần nhỏ của chu kỳ đầu vào.
• Bộ khuếch đại loại C có độ lệch dưới mức cắt.
• Bộ khuếch đại loại C thường được vận hành như bộ khuếch đại được điều chỉnh để tạo ra đầu ra hình sin.
• Hiệu suất tối đa của bộ khuếch đại loại C cao hơn hiệu suất tối đa của bộ khuếch đại loại A hoặc loại B
bộ khuếch đại. Trong điều kiện tiêu tán điện năng thấp và công suất đầu ra cao, hiệu quả có thể
tiếp cận 100 phần trăm.
ĐIỀU KHOẢN QUAN TRỌNG Các thuật ngữ chính và các thuật ngữ in đậm khác trong chương này được định nghĩa trong phần chú giải thuật ngữ cuối sách.
Loại bộ khuếch đại loại AA hoạt động hoàn toàn trong vùng tuyến tính (hoạt động) của nó.
Loại AB Một loại bộ khuếch đại thiên về dẫn điện nhẹ.
Loại bộ khuếch đại loại BA hoạt động trong vùng tuyến tính bị 180°
của chu kỳ đầu vào bởi vì nó
sai lệch ở mức cắt.
Loại bộ khuếch đại lớp CA chỉ hoạt động trong một phần nhỏ của chu kỳ đầu vào.
Hiệu suất Tỷ lệ giữa công suất tín hiệu được cung cấp cho tải và công suất từ nguồn điện của
một bộ khuếch đại.
Độ lợi công suất Tỷ lệ giữa công suất đầu ra và công suất đầu vào của bộ khuếch đại.
Push-Pull Một loại bộ khuếch đại loại B có hai bóng bán dẫn trong đó một bóng bán dẫn dẫn điện cho một bóng bán dẫn.
nửa chu kỳ và nửa chu kỳ còn lại dẫn điện cho nửa chu kỳ còn lại.
CÔNG THỨC CHÍNH
Bộ khuếch đại công suất loại A
PL
7–1 Ap Tăng sức mạnh
Ghim
2
7–2 Tăng công suất xét theo mức tăng điện áp
Ấp A
v aRin
RL b
7–3 Công suất điện DC

PDQ ICQVCEQ
7–4 Bĩu môi (tối đa) 0,5ICQVCEQ Công suất đầu ra tối đa
Bộ khuếch đại kéo đẩy loại B/AB
VCC
7–5 Ic(ngồi) Dòng điện bão hòa AC
RL
7–6 P ra 0,25Ic(ngồi)VCC Công suất đầu ra trung bình tối đa er

CÂU HỎI HÀNH ĐỘNG MẠCH • 375
7–7 H tối đa 0,79 Hiệu quả tối đa
7–8 Rin Bắc(r œe RL) 7 R1 7 R2 Kháng đầu vào
Bộ khuếch đại lớp C

2
0,5V CC
7–9 bĩu môi Công suất ra
Rc
bĩu môi
7–10 H Hiệu quả
PD bĩu môi (trung bình)
1. Bộ khuếch đại công suất loại A là loại bộ khuếch đại tín hiệu lớn.
2. Lý tưởng nhất là điểm Q phải nằm ở giữa đường tải trong bộ khuếch đại loại A.
3. Sự tiêu tán năng lượng tĩnh xảy ra khi cấp tín hiệu tối đa.
4. Hiệu suất là tỷ lệ giữa công suất tín hiệu đầu ra trên tổng công suất.
5. Mỗi bóng bán dẫn trong bộ khuếch đại loại B dẫn điện trong toàn bộ chu kỳ đầu vào.
6. Hoạt động của lớp AB khắc phục được vấn đề biến dạng chéo.
7. Các bóng bán dẫn đối xứng bổ sung phải được sử dụng trong bộ khuếch đại lớp AB.
8. Một tấm gương hiện tại được thực hiện bằng một diode laser.
9. Bóng bán dẫn Darlington có thể được sử dụng để tăng điện trở đầu vào của bộ khuếch đại loại AB.
10. Transistor trong bộ khuếch đại loại C dẫn điện trong một phần nhỏ của chu kỳ đầu vào.
11. Đầu ra của bộ khuếch đại loại C là bản sao của tín hiệu đầu vào.
12. Bộ khuếch đại loại C thường sử dụng mạch điều chỉnh.
1. Nếu giá trị của R3 trong Hình 7–5 giảm đi thì mức tăng điện áp của giai đoạn đầu tiên sẽ
2. Nếu giá trị RE2 trong Hình 7–5 tăng lên thì mức tăng điện áp của giai đoạn đầu sẽ
(a) tăng (c) không thay

(b) giảm
đổi
3. Nếu C2 trong Hình 7– 5 mở ra, điện áp một chiều tại bộ phát Q1 sẽ
của (a) tăng (c) không (b)

thaygiảm
đổi
4. Nếu giá trị của R4 trong Hình 7– 5 tăng lên thì điện áp một chiều ở chân đế của Q3 sẽ bị bệnh
(a) tăng (b) giảm 5. Nếu VCC (c) không thay đổi
trong Hình 7–18 tăng, điện áp đầu ra đỉnh sẽ
6. Nếu giá trị RL trong Hình 7–18 tăng lên, công suất đầu ra xoay chiều sẽ
7. Nếu giá trị của RL trong Hình 7–19 giảm đi thì mức tăng điện áp sẽ
8. Nếu giá trị của VCC trong Hình 7–19 tăng lên, công suất đầu ra xoay chiều sẽ
9. Nếu giá trị của R1 và R2 trong Hình 7–19 tăng lên thì mức tăng điện áp sẽ
10. Nếu giá trị của C2 trong Hình 7–24 giảm đi thì tần số cộng hưởng sẽ

Phần 7–1 1. Bộ khuếch đại luôn hoạt động trong vùng tuyến tính
(a) Loại A (b) Loại AB (c) Loại B (d) Loại C
2. Một bộ khuếch đại công suất loại A nhất định cung cấp 5 W cho tải có công suất tín hiệu đầu vào
là 100 mW. Việc tăng sức mạnh là
(a) 100 (b) 50 (c) 250 (d) 5
3. Dòng điện cực đại mà bộ khuếch đại công suất loại A có thể cung cấp cho tải phụ thuộc vào
(a) định mức tối đa của nguồn điện (c) dòng (b) dòng điện q
điện trong các điện trở phân (d) kích thước e của tản nhiệt
cực 4. Để có đầu ra tối đa, bộ khuếch đại công suất loại A phải duy trì giá trị dòng điện q
(a) một nửa dòng tải đỉnh (c) ít (b) gấp đôi dòng tải đỉnh
nhất bằng dòng tải đỉnh (d) ngay trên giá trị ngưỡng
5. Một bộ khuếch đại công suất loại A nhất định có VCEQ = 12V và ICQ = 1 A. Tín hiệu tối đa
công suất đầu ra là
(a) 6 W (b) 12 W (c) 1 W (d) 0,707 W
6. Hiệu suất của bộ khuếch đại công suất là tỷ số giữa công suất cung cấp cho tải và công suất
(a) công suất tín hiệu (b) công suất tiêu tán ở giai đoạn cuối
đầu vào (c) công suất từ nguồn điện một (d) không có câu trả lời nào trong số này
chiều 7. Hiệu suất tối đa của bộ khuếch đại công suất loại A là
(a) 25% (b) 50% (c) 79% (d) 98%
Phần 7–2 8. Các bóng bán dẫn trong bộ khuếch đại loại B bị phân cực
(a) vào điểm cắt (b) bão hòa
(c) tại điểm giữa của đường tải (d) ngay tại điểm cắt
9. Biến dạng chéo là một vấn đề đối với
(a) bộ khuếch đại loại A (b) bộ khuếch đại loại AB
(c) bộ khuếch đại loại B (d) tất cả các bộ khuếch đại này
10. Bộ khuếch đại kéo đẩy BJT loại B không sử dụng khớp nối biến áp
(a) hai bóng bán dẫn npn (b) hai bóng bán dẫn pnp
(c) các bộ chuyển đổi đối xứng bổ sung (d) không có bộ chuyển đổi nào trong số này
11. Bộ phản chiếu dòng điện trong bộ khuếch đại kéo đẩy sẽ cung cấp ICQ tương ứng
(a) bằng với dòng điện trong điện trở phân cực và điốt
(b) tăng gấp đôi dòng điện trong điện trở phân cực và điốt
(c) một nửa dòng điện trong điện trở phân cực và điốt
(d) z ero
12. Hiệu suất cực đại của bộ khuếch đại kéo đẩy loại B là
(a) 25% (b) 50% (c) 79% (d) 98%
13. Đầu ra của một bộ khuếch đại kéo đẩy loại B hai nguồn cung cấp nhất định có VCC là 20 V. Nếu tải lại
sự giúp đỡ là 50 Æ, giá trị của Ic(sat) là
(a) 5 mA (b) 0,4 A (c) 4 mA (d) 4 0 mA
14. Hiệu suất tối đa của bộ khuếch đại lớp AB là
(a) cao hơn lớp B (b) giống như lớp B
(c) tương đương với lớp A (d) kém hơn một chút so với lớp B
Mục 7–3 15. Công suất tiêu tán của bộ khuếch đại loại C thường là
(a) rất thấp (b) rất cao (c) giống như lớp B (d) giống như lớp A
16. Hiệu suất của bộ khuếch đại loại C là
(a) nhỏ hơn lớp A (c) (b) ít hơn lớp B
nhỏ hơn lớp AB (d) lớn hơn lớp A, B hoặc AB

VẤN ĐỀ • 377
17. Transistor trong bộ khuếch đại lớp C dẫn điện cho
(a) nhiều hơn 180°của chu kỳ đầu vào (b) một nửa chu kỳ đầu vào
(c) một tỷ lệ phần trăm rất nhỏ của chu kỳ đầu vào (d) tất cả chu kỳ đầu vào
Phần 7–1 Bộ khuếch đại công suất loại A
1. Hình 7– 4 2 cho thấy bộ khuếch đại công suất CE trong đó điện trở Collector cũng đóng vai trò là tải
điện trở. Cho rằng bDC = bac = 100.
(a) Xác định điểm dc Q ( ICQ và VCEQ ).
(b) Xác định độ lợi điện áp và độ lợi công suất.
HÌNH 7–42 +VCC

+15V
Mạch file Multisim được xác định
có logo và đang gặp sự cố
thư mục trên trang web đồng hành.

RL
Tên tệp tương ứng với số hình (ví dụ: R1
100
1,0k
F07-42). 0,5 W
C1
Vin
Q
22 µF
RE1
8.2
R2
Vs 500 mV trang
330
1,0 kHz
RE2 C2
36 100µ F
2. Đối với mạch điện ở Hình 7–42, hãy xác định các giá trị sau:
(a) công suất tiêu tán trong bóng bán dẫn khi không tải
(b) tổng công suất từ nguồn điện không tải
(c) công suất tín hiệu trong tải với đầu vào 500 mV
3. Tham khảo mạch điện trong Hình 7–42. Cần phải thay đổi những gì để chuyển mạch điện thành một
bóng bán dẫn pnp với nguồn cung cấp tích cực? Điều này sẽ có lợi thế gì?
4. Giả sử bộ khuếch đại CC có điện trở đầu vào là 2,2vàkÆđiều khiển tải đầu ra là 50 Æ.
Sức mạnh đạt được là bao nhiêu?
5. Xác định điểm Q cho từng bộ khuếch đại trong Hình 7– 4 3.
HÌNH 7–43 +12V +12V
RC RC
C3 C3
100 Vout 4 70 Vout
R1 680 R1 12k
C1
10µ F 10µ F
Vin RL Vin
10µ F 100 10µ F

RE1 RE1
4 .7 22
R2
510 C2
C1R2 RE2 RL
RE2 C2 10µ F
4 .7k 120 4 70
75 10µ F
(a) βac = βDC = 125 (b) βac = βDC = 120

6. Nếu điện trở tải trong Hình 7–4 thì điểm Q thay
3(a) đổi
đượcbao
đổinhiêu?
thành 50 Æ,
7. W là giá trị cực đại lớn nhất của dòng cực góp có thể đạt được trong mỗi mạch của
Hình 7– 4 3? Giá trị cực đại lớn nhất của điện áp ra trong mỗi mạch là bao nhiêu?
8. Tìm mức tăng công suất cho mỗi mạch trong Hình 7– 4 3. Chọn sơ đồ 9. Xác nốt Rê .
định mức công suất tối thiểu cho bóng bán dẫn trong Hình 7– 4 4 .
10. Tìm công suất tín hiệu đầu ra tối đa cho tải và hiệu suất của bộ khuếch đại trong Hình
7– 4 4 có điện trở
500tải.
Æ
HÌNH 7–44 +24V
RC
560 C3
R1
4 .7k Vout
C1
10 µ F
Vin
10 µF
RE1
R2 10
1,0k
RE2 C2
120 10 µF
βac = βDC = 90; r′e = 10
Phần 7–2 Bộ khuếch đại kéo đẩy loại B và loại AB
11. Tham khảo bộ khuếch đại lớp AB trong Hình 7– 45.
(a) Xác định các thông số dc VB(Q1), VB(Q2), VE, ICQ , VCEQ (Q1), VCEQ (Q2). (b) Đối với đầu
vào 5 V rms, hãy xác định công suất cung cấp cho điện trở tải.
HÌNH 7–45
+VCC
+9V
R1
1,0k
Q1
D1
Vout
D2
Q2
So
RL
với 5,0 V r ms
R2 50
1,0k
– VCC
– 9V
12. Vẽ đường tải cho bóng bán dẫn npn trong Hình 7– 4 5. Dán nhãn dòng bão hòa, hiển thị điểm Q. Ic(sat) , và
VẤN ĐỀ • 379
13. Xác định điện trở đầu vào gần đúng sen của nguồn tín hiệu cho bộ khuếch đại của
Hình 7– 4 5 bac = 100.
nếu 14. Nếu D2 có điện áp rơi nhiều hơn D1 thì điều này có ảnh hưởng gì đến đầu ra?
15. Tham khảo bộ khuếch đại loại AB trong Hình 7–4 6 hoạt động với một nguồn điện duy nhất.
(a) Xác định các thông số dc VB(Q1), VB(Q2), VE, ICQ , VCEQ (Q1), VCEQ (Q2). (b) Giả sử điện áp đầu vào
là 10 V pp, hãy xác định công suất cung cấp cho tải
điện trở.
16. Tham khảo bộ khuếch đại lớp AB trong Hình 7–4 6.
(a) Công suất tối đa có thể cung cấp cho điện trở tải là bao nhiêu?
(b) Giả sử điện áp nguồn tăng lên 24 V. Công suất tối đa mới mà
có thể được chuyển đến điện trở tải?
17. Tham khảo bộ khuếch đại lớp AB trong Hình 7–4 6. Lỗi hoặc lỗi nào có thể gây ra từng lỗi trong số đó
những rắc rối sau đây?
(a) tín hiệu đầu ra nửa w dương
(b) z ero volt trên cả đế và bộ phát
(c) không có đầu ra: điện áp bộ 15 V
phát (d) biến dạng chéo được quan sát thấy trên dạng sóng đầu ra
18. Nếu nguồn tín hiệu 1 V rms có điện trở trong là 50 Æ được kết nối với bộ khuếch
đại trong Hình 7– 4 6, tín hiệu rms thực tế được cấp cho đầu vào bộ khuếch đại là gì? Cho rằng
bac = 200.
VCC
+15V
R1
C1 1,0k
Q1
C3
D1
D2
C2
Q2
RL
Vs
R2 75
1,0k
HÌNH 7–46
Phần 7–3 Bộ khuếch đại loại C
19. Một bóng bán dẫn bộ khuếch đại loại C nhất định bật trong 10 phần trăm của chu kỳ đầu vào. Vce(thứ bảy)
0,18 V
và Ic (ngồi) Nếu là 25 mA thì công suất tiêu tán trung bình để đạt công suất tối đa là bao nhiêu?
20. Tần số cộng hưởng của mạch điện trong bể có L 10 mH và C = 0,001 mF là bao nhiêu?
21. W là điện áp đầu ra cực đại đến cực đại của bộ khuếch đại loại C được điều chỉnh với
VCC 12V?
22. Xác định hiệu suất của bộ khuếch đại loại C được mô tả trong Bài toán 21 VCC 15 V và
nếu điện trở song song tương đương trong mạch bể thu gom là 50 Æ. Giả sử rằng bóng bán dẫn
được bật trong 10% thời gian.

23. Tham khảo Hình 7–4 7. Bạn mong đợi quan sát được điều gì trên RL nếu C1 mở?
24. Máy hiện sóng của chúng tôi hiển thị đầu ra nửa bước sóng khi được kết nối qua RL trong Hình 7– 4 7. Cái gì
là nguyên nhân có thể xảy ra?
HÌNH 7–47 VCC

+24V
R1
C1 1,5k
Đối với Q1 và
Q1 Q2 : βDC = βac = 175
10 µ F r′e = 5
D1
C3
Vout
10 µF
D2 RL
C2 50
Q2
Vin 10 µ F R2
1,5k
25. Xác định các lỗi có thể xảy ra, nếu có, đối với từng mạch điện trong Hình 7–48 dựa trên chỉ số
đo điện áp dc định mức.
HÌNH 7–48 +9V +12V
0 V 12 V
R1 R1
C1 560 C1 1,0k
Q1 Q1
10 µF D1 C3 12 V 10 µ F D1 C3
0 V 0 V
C2 D2 10 µ F
C2 D2 10 µF
10 µF Q2 10 µ F Q2
R2 RL R2 RL
560 1,0k
0 V 0 V
số 8 số 8
(Một) (b)
+24V +18V
12,7 V 9,7 V
R1 R1
C1 1,0k 12 V C1 330 18 V
Q1 Q1
12 V 10 µF D1 C3 9V 10 µ F D1 C3
0 V 0 V
C2 C2
D2 10 µ F D2 10 µF
10 µF Q2 10 µ F Q2
R2 RL R2 RL
1,0k 330
8,3 V
số 8 số 8
11,3 V
(c) ( d)
VẤN ĐỀ • 381
26. Giả sử hệ thống truyền thanh công cộng được biểu thị bằng sơ đồ khối trong Hình 7– 34 có
Bỏ công việc. Bạn nhận thấy không có tín hiệu đầu ra từ bộ khuếch đại công suất hoặc bộ tiền khuếch đại,
nhưng bạn đã xác minh rằng micrô đang hoạt động. Hai khối nào có nhiều khả năng xảy ra nhất
có phải là vấn đề không? Bạn sẽ thu hẹp lựa chọn xuống còn một khối như thế nào?
27. Mô tả đầu ra có thể quan sát được trong bộ khuếch đại kéo đẩy có điện áp đầu vào 35 với một
hình sin Hình 7– 2 V rms nếu điểm nối cực gốc-bộ phát của Q2 mở.
28. Mô tả đầu ra sẽ được quan sát trong Hình 7– Q5 được mở 35 nếu điểm nối bộ thu-bộ phát của
cho cùng một đầu vào như trong Bài toán 27.
29. Sau khi kiểm tra trực quan bảng mạch khuếch đại công suất trong Hình 7–4 9, hãy mô tả bất kỳ
các vấn đề.
HÌNH 7–49
30. Tham khảo bảng dữ liệu trong Hình 7–50, xác định những điều sau:
bDC
(a) tối thiểu đối với BD1 35 và các điều kiện
(b) điện áp tối đa từ bộ thu đến bộ phát cho BD1 (c) 35
công suất tiêu tán tối đa cho BD1 35 ở nhiệt độ vỏ là 25°C
(d) dòng thu liên tục tối đa cho BD1 35
31. Xác định mức tiêu tán công suất tối đa cho BD1 32. Xác 35 ở nhiệt độ vỏ là 35 ở 50°C.
định mức tiêu tán công suất tối đa cho BD1 33. Mô tả điều gì nhiệt độ môi trường xung quanh . 50°C
xảy ra với mức tăng dòng điện một chiều khi dòng thu tăng.
34. Xác định giá trị gần đúng hFE cho BD1 35 tại IC = 20 mA.
35. Giải thích tại sao công suất tiêu tán tối đa được chỉ định của bóng bán dẫn điện ở môi trường xung quanh
nhiệt độ 25°C
nhỏ hơn nhiều so với công suất tiêu tán tối đa ở nhiệt độ vỏ máy
của . 25°C
BD135/137/139
Tuyến tính và chuyển mạch công suất trung bình

Các ứng dụng
• Bổ sung lần lượt cho BD136, BD138 và BD140
ĐẾN-126
1 1. Bộ phát 2.Bộ thu 3.Cơ sở
Transitor silicon epiticular NPN

Xếp hạng tối đa tuyệt đối TC = 25°C trừ khi có ghi chú khác
Biểu tượng Tham số Giá trị Các đơn vị
VCBO : BD135 45 V.
Điện áp cơ sở Collector
: BD137 60 V.
: BD139 80 V.
VCEO : BD135 45 V.
Điện áp Collector-Emitter
: BD137 60 V.
: BD139 80 V.
VEBO 5 V.
Điện áp cơ sở phát
vi mạch
Dòng điện thu (DC) 1,5 MỘT
ICP 3.0
Dòng điện thu (Xung) MỘT
IB Cơ sở hiện tại 0,5 MỘT
máy tính
Tản nhiệt của bộ thu (TC = 25°C) 12,5 W
máy tính
Tản nhiệt của bộ thu (Ta = 25°C) 1,25 W
TJ 150 °C
Nhiệt độ giao lộ
TSTG - 55 ~ 150 °C
Nhiệt độ bảo quản
Đặc tính điện TC = 25°C trừ khi có ghi chú khác
Biểu tượng Tham số Điều kiện kiểm tra Tối thiểu. Đánh máy. Tối đa. Các đơn vị
VCEO(sus) Điện áp duy trì Collector-Emitter

: BD135 IC = 30mA, IB = 0 45 V.
: BD137 60 V.
: BD139 80 V.
ICBO Bộ sưu tập cắt hiện tại 0,1
VCB = 30V, IE = 0 µA
IEBO Bộ phát cắt dòng điện 10
VEB = 5V, IC = 0 µA
hFE1 Mức tăng hiện tại DC: TẤT CẢ THIẾT BỊ 25
VCE = 2V, IC = 5mA
hFE2 : TẤT CẢ THIẾT BỊ 25
VCE = 2V, IC = 0,5A
hFE3 : BD135 40 250
VCE = 2V, IC = 150mA
: BD137, BD139 40 160
VCE(thứ bảy) Điện áp bão hòa của bộ thu-phát IC = 500mA, IB = 50mA 0,5 V.
VBE(bật) Điện áp BẬT bộ phát cơ sở VCE = 2V, IC = 0,5A 1 V.
Phân loại hFE

Phân loại 6 10 16
hFE3 40 ~ 100 63 ~ 160 100 ~ 250
20,0 100
VCE = 2V
90
17,5
80
15,0
70
12,5
60
10,0 50
7,5
40
30
PC[W],
HIỆN
hFE,
5.0
ĐIỆN
TẠI
TẢN
DC
20
2,5
10
0,0 0
0 25 50 75 100 125 150 175 10 100 1000
TC[°C], NHIỆT ĐỘ TRƯỜNG HỢP IC[mA], DÒNG THU
HÌNH 7–50
Bản quyền của Tập đoàn bán dẫn Fairchild. Được sử dụng bởi sự cho phép.
VẤN ĐỀ • 383
36. Vẽ đường tải dc và ac cho bộ khuếch đại trong Hình 7–51.
HÌNH 7–51 +24V
RC
C3
330 Vout
R1
C1
4 .7k
Vin 10 µF RL
βDC = 150 330

10 µF
R2 NỐT RÊ C2
1,0k 100 10 µF
37. Thiết kế một bộ khuếch đại công suất loại A tích hợp sẽ hoạt động từ nguồn điện một chiều 15 V với
mức tăng điện áp xấp xỉ là 50. Dòng điện thu tĩnh phải xấp xỉ
500 mA và tổng dòng điện một chiều từ nguồn cung cấp không được vượt quá 750 mA. Công suất đầu ra
ít nhất phải là 1 W.
38. Hệ thống truyền thanh công cộng trong 34 là thiết bị di động độc lập với điện áp xoay chiều 115 V.
Hình 7– Xác định định mức ampe 15V và -15V cung cấp pin cần thiết cho
giờ để hệ thống hoạt động liên tục trong 4 giờ.
Các mạch tập tin này nằm trong thư mục Khắc phục sự cố trên trang web đồng hành.
39. Mở file T SP 07- 39 và xác định lỗi.
40. Mở file T SP 07-40 và xác định lỗi.
43. Mở file T SP 07-4 3 và xác định lỗi.

HIỆU ỨNG LĨNH VỰC

số 8
TRANSISTOR (FETS)
NỘI DUNG CHƯƠNG XEM TRƯỚC HOẠT ĐỘNG ỨNG DỤNG
8–1 JFET Hoạt động ứng dụng liên quan đến các mạch điều khiển
8–2 Đặc tính và thông số JFET điện tử cho hệ thống xử lý nước thải. Đặc biệt, bạn sẽ
tập trung vào ứng dụng bóng bán dẫn hiệu ứng trường trong các
Xu hướng 8–3 JFET
mạch cảm biến để đo hóa học.
8–4 Vùng Ohmic
8–5 MOSFET
THAM QUAN TRANG WEB CỦA CÔNG TY
8–6 Đặc tính và thông số MOSFET
Xu hướng MOSFET 8–7 Hỗ trợ nghiên cứu và các tập tin Multisim cho chương này có
8–8 IGBT sẵn tại http://www.pearsonhighered.com/electronics
8–9 Khắc phục sự cố

GIỚI THIỆU
Hoạt động ứng dụng
BJT (transistor tiếp giáp lưỡng cực) đã được đề cập ở các
CHƯƠNG MỤC TIÊU chương trước. Bây giờ chúng ta sẽ thảo luận về loại bóng
bán dẫn chính thứ hai, FET (transistor hiệu ứng trường). FET
• Thảo luận về JFET và nó khác với BJT như thế nào là thiết bị đơn cực vì không giống như BJT sử dụng cả dòng
• Thảo luận, xác định và áp dụng các đặc tính và tham số điện tử và lỗ trống, chúng chỉ hoạt động với một loại hạt mang điện.
của JFET • Hai loại FET chính là tran-sistor hiệu ứng trường tiếp
giáp (JFET) và bóng bán dẫn hiệu ứng trường bán dẫn oxit
Thảo luận và phân tích độ lệch của JFET
kim loại (MOSFET). Thuật ngữ hiệu ứng trường liên
• Thảo luận về vùng ohmic trên đường cong đặc tính JFET • Giải
quan đến vùng cạn kiệt được hình thành trong kênh của FET
thích hoạt động của MOSFET • Thảo luận do điện áp đặt vào một trong các cực (cổng) của nó.
và áp dụng các tham số MOSFET • Mô tả và phân Hãy nhớ lại rằng BJT là một thiết bị được điều khiển bằng dòng
điện; nghĩa là dòng cơ sở kiểm soát lượng dòng thu. Một FET thì
tích các mạch phân cực MOSFET • Thảo luận về IGBT
khác. Nó là một thiết bị được điều khiển bằng điện áp, trong đó
điện áp giữa hai cực (cổng và nguồn) điều khiển dòng điện qua
• Khắc phục sự cố mạch FET
thiết bị. Ưu điểm chính của FET là điện trở đầu vào rất cao. Do đặc
tính phi tuyến của chúng, chúng thường không được sử dụng rộng rãi
ĐIỀU KHOẢN QUAN TRỌNG trong các bộ khuếch đại như BJT ngoại trừ khi yêu cầu trở kháng
đầu vào rất cao. Tuy nhiên, FET là thiết bị được ưa chuộng hơn
• JFET • vùng Ohmic trong các ứng dụng chuyển mạch điện áp thấp vì chúng thường nhanh
• Thoát nước • MOSFET hơn BJT khi bật và tắt. IGBT thường được sử dụng trong các ứng dụng
• Nguồn chuyển mạch điện áp cao.

• Suy giảm •
• Cổng Tăng cường
• Điện áp ngắt • IGBT
• Độ dẫn điện
THE JFET • 385
8–1 JFET
JFET ( transistor hiệu ứng trường tiếp giáp) là một loại FET hoạt động với một
tiếp giáp pn phân cực ngược để điều khiển dòng điện trong kênh. Tùy thuộc vào họ
Cấu trúc, JFET rơi vào một trong hai loại, kênh n hoặc kênh p.
Thảo luận về JFET và nó khác với BJT như thế nào Mô
tả cấu trúc cơ bản của JFET kênh n và kênh p • Đặt tên cho các thiết
bị đầu cuối • Giải thích một kênh
Giải thích hoạt động cơ bản của JFET
Xác định các ký hiệu sơ đồ JFET
Cấu trúc cơ bản
Hình 8–1(a) thể hiện cấu trúc cơ bản của JFET kênh n (transistor hiệu ứng trường tiếp giáp).
LỊCH SỬ LƯU Ý
Dây dẫn được nối với mỗi đầu của kênh n; cống thoát nước ở đầu trên,
và nguồn ở đầu dưới. Hai vùng loại p được khuếch tán trong vật liệu loại n Năm 1952, Ian Ross và George
để tạo thành một kênh và cả hai vùng loại p đều được kết nối với dây dẫn cổng . Để đơn giản, Dacey đã thành công trong việc thực hiện một
đầu cổng được hiển thị chỉ được kết nối với một trong các vùng p. JFET kênh p được hiển thị thiết bị đơn cực có cấu trúc
trong Hình 8–1(b). tương tự như JFET ngày nay.
Làm khô hạn Làm khô hạn HÌNH 8–1
Biểu diễn cấu trúc cơ bản của

hai loại JFET.
kênh
Cổng trang Cổng N N

kênh
p
n
Nguồn Nguồn
(a) n kênh (b) kênh p
Hoạt động cơ bản
Để minh họa hoạt động của JFET, Hình 8–2 cho thấy điện áp phân cực một chiều áp dụng cho một
thiết bị kênh n. VDD cung cấp điện áp thoát tới nguồn và cung cấp dòng điện từ
HÌNH 8–2
RD
JFET kênh n thiên vị.

D
G
trang
VDD
–+
– N
VGG
+ S
386 • TRANSISTOR HIỆU ỨNG TRƯỜNG (FETS)
xả về nguồn. VGG đặt điện áp phân cực ngược giữa cổng và nguồn, như
cho xem.
JFET luôn được vận hành với điểm nối pn cổng-nguồn phân cực ngược. Phân cực ngược của điểm
nối cổng-nguồn với điện áp cổng âm tạo ra sự suy giảm lại dọc theo điểm nối pn, kéo dài đến
kênh n và do đó làm tăng điện trở của nó bằng cách hạn chế độ rộng kênh.
Độ rộng kênh và do đó điện trở kênh có thể được kiểm soát bằng cách thay đổi cổng
điện áp, từ đó kiểm soát lượng dòng thoát, ID. Hình 8–3 minh họa khái niệm này. Các vùng màu
trắng biểu thị vùng cạn kiệt được tạo ra bởi độ lệch ngược. Nó rộng hơn
về phía cuối cống của kênh vì điện áp phân cực ngược giữa cổng và
cống lớn hơn giữa cổng và nguồn. Chúng ta sẽ thảo luận về các đường cong đặc tính JFET và một
số tham số trong Phần 8–2.
RD RD
VGS NHẬN DẠNG VGS NHẬN DẠNG
– + – + – + – +
trang trang
– –
VGG VDD –+ VGG VDD –+
+ +
(a) JFET bị sai lệch cho sự dẫn điện (b) VGG lớn hơn thu hẹp kênh (giữa màu trắng
khu vực) làm tăng điện trở của kênh và
giảm ID.
RD
VGS NHẬN DẠNG
– + – +
trang
–
VGG VDD –+
+
(c) Ít VGG mở rộng kênh (giữa các vùng màu trắng)

giảm điện trở của kênh và tăng ID.
HÌNH 8–3
Ảnh hưởng của VGS đến độ rộng kênh, điện trở và dòng thoát (VGG VGS).
Ký hiệu JFET
Các ký hiệu sơ đồ cho cả JFET kênh n và kênh p được hiển thị trong Hình 8–4.
Lưu ý rằng mũi tên trên cổng chỉ “vào” cho kênh n và “ra” cho kênh p.
JFET ĐẶC ĐIỂM CS VÀ PARAME • 387
Xả (D) Xả (D) HÌNH 8–4
Ký hiệu sơ đồ JFET.
Cổng (G)
Nguồn (S) Nguồn (S)

Cổng (G)n kênh kênh p
PHẦN 8–1 KIỂM TRA 1. Kể tên ba thiết bị đầu cuối của JFET.
Câu trả lời có thể được tìm thấy tại www.
2. JFET n kênh có yêu cầu giá trị dương hay âm cho VGS không?
lêsonhighered.com/floyd.
3. Dòng xả được kiểm soát trong JFET như thế nào?
8–2 ĐẶC ĐIỂM VÀ THÔNG SỐ JFET
JFET hoạt động như một thiết bị có dòng điện không đổi, được điều khiển bằng điện áp. Điểm cắt và điểm
chụm cũng như các đặc tính truyền JFET được đề cập trong phần này.
Thảo luận, xác định và áp dụng các đặc tính và tham số JFET Thảo luận về đường
cong đặc tính cống
• Xác định các vùng ohmic, hoạt động và đánh thủng của đường cong Xác định
điện áp ngắt Thảo luận sự cố

Giải thích cách điện áp
cổng-nguồn điều khiển dòng thoát Thảo luận về điện áp cắt So sánh ngắt và
cắt Giải thích Đặc tính truyền
tải phổ quát của JFET • Tính toán dòng
tiêu hao bằng cách sử dụng phương trình đặc tính truyền tải •
Giải thích bảng dữ liệu JFET Thảo luận về độ dẫn điện thuận của JFET
• Xác định độ dẫn điện • Tính toán độ dẫn điện thuận Thảo luận về điện trở và
điện dung đầu vào JFET Xác định điện trở thoát ac tới nguồn
Đường cong đặc trưng cống
=
Hãy xem xét trường hợp khi điện áp cổng tới nguồn bằng 0 (VGS 0 V). Điều này được sản xuất
bằng cách rút ngắn cổng tới nguồn, như trong Hình 8–5(a) trong đó cả hai đều được nối đất. Như VDD
(và do đó VDS) được tăng từ 0 V, ID sẽ tăng tỷ lệ thuận, như thể hiện trên biểu đồ
trong Hình 8–5(b) giữa các điểm A và B. Trong khu vực này, điện trở kênh về cơ bản là
không đổi vì vùng cạn kiệt không đủ lớn để có ảnh hưởng đáng kể. Đây là
gọi là vùng ohm vì VDS và ID có liên hệ với nhau bởi định luật Ohm. (Vùng Ohmic là
được thảo luận thêm ở Phần 8–4.)
Tại điểm B trong Hình 8–5(b), đường cong chững lại và đi vào vùng hoạt động nơi ID
về cơ bản trở nên không đổi. Khi VDS tăng từ điểm B đến điểm C, độ lệch ngược
NHẬN DẠNG
vùng Ohm
B VGS = 0 C
IDSS
RD
VGD
+ NHẬN DẠNG
VDS VDD
– Vùng hoạt động

VGS = 0 Phá vỡ
(dòng điện không đổi)
MỘT
VDS
0 VP (điện áp ngắt)
(a) JFET với VGS = 0 V và VDS thay đổi (VDD)

(b) Đặc tính thoát nước
HÌNH 8–5
Đường cong đặc tính thoát của JFET cho VGS 0 hiển thị điện áp ngắt.
điện áp từ cổng tới cống (VGD) tạo ra vùng cạn kiệt đủ lớn để bù đắp mức tăng trong
VDS, do đó giữ cho ID tương đối ổn định.
=
Điện áp ngắt Đối với VGS 0 V, giá trị của VDS mà tại đó ID về cơ bản trở thành không
đổi (điểm B trên đường cong trong Hình 8–5(b)) là điện áp ngắt, VP. Đối với một JFET
nhất định, VP có một giá trị cố định. Như bạn có thể thấy, việc tăng VDS liên tục
trên điện áp ngắt sẽ tạo ra dòng thoát gần như không đổi. Giá trị của dòng thoát này
là IDSS (Dòng xả tới nguồn có cổng bị rút ngắn) và luôn được chỉ định trên bảng dữ liệu JFET.
IDSS là dòng thoát tối đa mà một JFET cụ thể có thể tạo ra bất kể mạch điện bên ngoài
=
và nó luôn được chỉ định cho điều kiện VGS 0 V.
Sự cố Như được hiển thị trong biểu đồ ở Hình 8–5(b), sự cố xảy ra tại điểm C khi ID
bắt đầu tăng rất nhanh với bất kỳ sự gia tăng nào nữa của VDS. Sự cố có thể dẫn đến hư
hỏng không thể phục hồi cho thiết bị, do đó, JFET luôn được vận hành dưới mức sự cố và
trong vùng hoạt động (dòng điện không đổi) (giữa điểm B và C trên biểu đồ). Hoạt động
JFET tạo ra đường đặc tính thoát nước đến điểm phá vỡ đối với VGS 0 V được minh họa
=
trong Hình 8–6.
ID điều khiển VGS
Hãy nối điện áp phân cực, VGG, từ cổng tới nguồn như trong Hình 8–7(a). Khi VGS được
đặt thành các giá trị âm ngày càng nhiều hơn bằng cách điều chỉnh VGG, một nhóm đường
cong đặc tính thoát nước được tạo ra, như trong Hình 8–7(b). Lưu ý rằng ID giảm khi
cường độ của VGS tăng lên giá trị âm lớn hơn do kênh bị thu hẹp.
Cũng lưu ý rằng, với mỗi lần tăng VGS, JFET đạt đến mức giới hạn (nơi bắt đầu có dòng
điện không đổi) ở các giá trị VDS nhỏ hơn VP. Thuật ngữ ngắt mạch không giống như
điện áp ngắt mạch, Vp . Do đó, lượng dòng xả được điều khiển bởi VGS, như minh họa
trong Hình 8–8.
Điện áp cắt Giá trị của
VGS làm cho ID xấp xỉ bằng 0 là điện áp cắt, VGS(tắt), như trong Hình 8–8(d). JFET phải được vận hành giữa VGS
=
0 V và VGS(tắt). Đối với phạm vi điện áp cổng tới nguồn này, ID sẽ thay đổi từ IDSS tối đa đến tối thiểu gần
như bằng 0.
0 A
RD RD
NHẬN DẠNG NHẬN DẠNG
– + – +
0 V
VDS VDS
– + – +
+ +
VDD = 0 V VDD
– –
(a) Khi VDS = 0, ID = 0. (b)ID tăng tỷ lệ thuận với VDS

trong vùng ohmic.
IDSS IDSS
RD RD
– + – +
phó chủ tịch
VDS VDS
– + – +
+ +
VDD VDD
– –
Khi VDS = VP , ID không đổi và bằng (c) (d)Khi VDS tăng thêm, ID vẫn ở IDSS
IDSS.
cho đến khi xảy ra sự cố.
HÌNH 8–6
Hành động JFET tạo ra đường cong đặc tính cho VGS 0 V.
NHẬN DẠNG
IDSS VGS = 0
VGS = –1 V
RD
VGS = –2 V
+
VDD VGS = –3 V
–
– VGS = –4 V
VGG = 1 V
VGS = VGS(tắt) = –5 V
+ VDS
VP = +5 V
Pinch-off khi VGS = –1 V

(a) JFET bị sai lệch tại VGS = –1 V (b) Họ đường cong đặc trưng cống
HÌNH 8–7
Pinch-off xảy ra ở VDS thấp hơn khi VGS được tăng lên các giá trị âm hơn.
RD IDSS RD
0 V
– + – + – + – +
+ +
VDD VDD
VGG = 0 V –+ VGG –+
– –
(a) VGS = 0 V, VDS ≥ VP , ID = IDSS

(b)Khi VGS âm, ID giảm và không đổi
ở trên mức độ chụm lại, nhỏ hơn VP .
RD VGS(tắt) RD
0 A
– + – + – + – +
+ +
VDD VDD
VGG –+ VGG –+
– –
(c) Khi VGS âm hơn, ID tiếp tục giảm (d) Cho đến khi VGS = –VGS(off), ID tiếp tục giảm.
~
nhưng không đổi ở mức trên mức giới hạn, tỷ lệ này cũng đã giảm. Khi VGS ≥ –VGS(tắt), ID = 0.
HÌNH 8–8
ID điều khiển VGS .
Như bạn đã thấy, đối với JFET kênh n, VGS càng âm thì ID càng nhỏ trong vùng hoạt
động. Khi VGS có giá trị âm đủ lớn, ID sẽ giảm
về không. Hiệu ứng cắt này được gây ra bởi sự mở rộng của vùng cạn kiệt đến một điểm
nơi nó đóng hoàn toàn kênh, như trong Hình 8–9.
HÌNH 8–9 VGS(tắt) RD

0 A
JFET ở điểm cắt.
VGS NHẬN DẠNG
– + – +
trang
–
VGG VDD
–+
+
Hoạt động cơ bản của JFET kênh p giống như đối với thiết bị kênh n ngoại trừ JFET
kênh p yêu cầu VDD âm và VGS dương , như minh họa trong
Hình 8–10.
So sánh điện áp Pinch-Off và điện áp cắt

Như bạn đã thấy, có sự khác biệt giữa điện áp ngắt và điện áp cắt. Có
cũng là một kết nối. Điện áp ngắt VP là giá trị của VDS tại đó dòng thoát
trở thành hằng số và bằng IDSS và luôn được đo ở VGS = 0 V. Tuy nhiên,
RD HÌNH 8–10
JFET kênh p thiên vị.
+
VGG
– VDD –+
hiện tượng chụm lại xảy ra đối với các giá trị VDS nhỏ hơn VP khi VGS khác 0. Vì vậy, mặc dù VP là một
không đổi, giá trị tối thiểu của VDS mà tại đó ID trở thành hằng số sẽ thay đổi theo VGS.
VGS(tắt) và VP luôn có độ lớn bằng nhau nhưng ngược dấu. Một bảng dữ liệu thường
sẽ cung cấp VGS(tắt) hoặc VP, nhưng không phải cả hai. Tuy nhiên, khi bạn biết một cái, bạn có
khác. Ví dụ: nếu VGS(tắt) = -5 V thì VP = +5 V, như trong Hình 8–7(b).
VÍ DỤ 8–1 Đối với JFET trong Hình 8–11, VGS(tắt) = -4 V và IDSS = 12 mA. Xác định
giá trị tối thiểu của VDD cần thiết để đưa thiết bị vào vùng hoạt động có dòng điện không
đổi khi VGS = 0 V.
HÌNH 8–11
RD
560
+
VDD
–
Giải Vì VGS(tắt) Giá trị tối thiểu của VDS đối với JFET nằm trong giới hạn của nó
= -4 V, VP = 4 V.
vùng dòng điện không đổi là
VDS = VP = 4 V
Trong vùng dòng không đổi có VGS 0 V,
ID = IDSS = 12 mA
Sự sụt giảm trên điện trở cống là
VRD = IDRD = (12 mA)(560 Æ) = 6,72 V
Áp dụng định luật Kirchhoff xung quanh mạch thoát nước.
VDD = VDS + VRD = 4 V + 6,72 V = 10,7 V
=
Đây là giá trị VDD để tạo VDS VP và đưa thiết bị vào chế độ dòng không đổi
vùng đất.
Vấn đề liên quan* Nếu VDD tăng lên 15 V thì dòng xả là bao nhiêu?
*Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.

VÍ DỤ 8–2 4 V. ID là gì khi VGS = + = + 6 V?

Một JFET kênh p cụ thể có VGS(tắt)
Giải pháp JFET kênh p yêu cầu điện áp cổng tới nguồn dương. Càng tích cực thì
= =
điện áp thì dòng thoát càng ít. Khi VGS 4 V, ID 0. Bất kỳ sự gia tăng nào nữa về
VGS giữ JFET bị cắt nên ID vẫn bằng 0.
Vấn đề liên quan VP của JFET được mô tả trong ví dụ này là gì ?
Đặc tính chuyển giao phổ quát JFET
Bạn đã biết rằng một phạm vi giá trị VGS từ 0 đến VGS(tắt) kiểm soát lượng tiêu hao
hiện hành. Đối với JFET kênh n, VGS(tắt) là âm và đối với JFET kênh p, VGS(tắt) là dương.
Bởi vì VGS kiểm soát ID nên mối quan hệ giữa hai đại lượng này rất
quan trọng. Hình 8–12 là đường cong đặc tính truyền chung minh họa bằng đồ họa
mối quan hệ giữa VGS và ID. Đường cong này còn được gọi là đường cong độ dẫn điện.
HÌNH 8–12 NHẬN DẠNG
Đặc tính truyền tải phổ quát JFET
đường cong (kênh n).

IDSS
IDSS
IDSS
–VGS
VGS(tắt) 0,5VGS(tắt) 0,3VGS(tắt) 0
Lưu ý rằng đầu dưới của đường cong nằm tại một điểm trên trục VGS bằng VGS(tắt) và đầu
trên của đường cong nằm tại một điểm trên trục ID bằng IDSS. Đường cong này cho thấy rằng
Mã số = 0 khi VGS = VGS(tắt)

IDSS
ID = khi VGS = 0,5VGS(tắt)
4
IDSS
ID = khi VGS = 0,3VGS(tắt)
2
Và
ID = IDSS khi VGS = 0
Đường cong đặc tính chuyển giao cũng có thể được phát triển từ đặc tính thoát nước
đường cong bằng cách vẽ các giá trị ID cho các giá trị VGS được lấy từ họ đường cong thoát nước
ở điểm chụm lại, như được minh họa trong Hình 8–13 cho một tập hợp các đường cong cụ thể. Mỗi điểm trên
đường cong đặc tính truyền tương ứng với các giá trị cụ thể của VGS và ID trên cống
những đường cong. Ví dụ: khi VGS = -2 V, ID = 4,32 mA. Ngoài ra, đối với JFE cụ thể này,
VGS(tắt) = -5 V và IDSS = 12 mA.

ID (mA)
IDSS
12 VGS = 0
7,68 mA
VGS = –1 V
số 8
4,32 mA
VGS = –2 V
4
1,92 mA 2
VGS = –3 V
0,48 mA
0 mA VGS = –4 V
–VGS (V) VDS (V)
–5 –4 –3 –2 –1 0 0 5 10 15
VGS(tắt)
HÌNH 8–13
Ví dụ về sự phát triển đường cong đặc tính truyền JFET kênh n (màu xanh) từ JFET
đường cong đặc trưng cống (màu xanh lá cây).
Đường cong đặc tính truyền JFET được biểu thị xấp xỉ bằng
2
VGS
ID IDSSa1 VGS(tắt) b
Với phương trình 8–1, ID có thể được xác định cho bất kỳ VGS nào nếu biết VGS(tắt) và IDSS . Những cái này
số lượng thường có sẵn từ bảng dữ liệu cho một JFE nhất định. Chú ý bình phương
số hạng trong phương trình. Vì hình thức của nó nên mối quan hệ parabol được gọi là mối quan hệ hình vuông
luật, và do đó, JFET và MOSFET thường được gọi là thiết bị luật bình phương.
Bảng dữ liệu cho dòng JFET điển hình được hiển thị trong Hình 8–14.
VÍ DỤ 8–3 Bảng dữ liệu một phần trong Hình 8–14 cho JFET 2N5459 chỉ ra rằng IDSS thông
thường là 9 mA và VGS(tắt) = -8 V (tối đa). Sử dụng các giá trị này, hãy xác định
dòng xả đối với VGS = 0 V, -1 V và -4 V.
Giải pháp cho VGS 0 V,
ID = IDSS = 9 mA
Với VGS = -1V, sử dụng phương trình 8–1.

2 2
VGS -1V
ID IDSSa1 - b = (9 mA) a1 - -8 Vb
VGS(tắt) = (9 mA)(1 - 0,125)2 = (9 mA)(0,766) = 6,89 mA
Vì VGS = -4V,
-4V
NHẬN DẠNG
(9 mA)a1 - -8 V b2 = (9 mA)(1 - 0,5)2 = (9 mA)(0,25) = 2,25 mA
Vấn đề liên quan Xác định ID cho VGS = -3 V cho 2N5459 JFET.
HÌNH 8–14
Bảng dữ liệu một phần của JFET. Bản quyền
Chất bán dẫn Fairchild
Tập đoàn. Được sử dụng bởi sự cho phép.

2N5457 MMBF5457
2N5458 MMBF5458
2N5459 MMBF5459
S
G ĐẾN-92
S SOT-23 D
D LƯU Ý: Nguồn & Xả
Dấu hiệu: 6D / 61S / 6L có thể hoán đổi cho nhau
Bộ khuếch đại mục đích chung kênh N

Thiết bị này là một bộ khuếch đại âm thanh mức thấp và các bóng bán dẫn chuyển mạch,
và có thể được sử dụng cho các ứng dụng chuyển mạch tương tự. Có nguồn gốc từ
Quy trình 55.
Xếp hạng tối đa tuyệt đối* TA = 25C trừ khi có ghi chú khác
Biểu tượng Tham số Giá trị Các đơn vị
VDG Điện áp cổng xả 25 V.
VGS Điện áp nguồn cổng - 25 V.
IGF Cổng chuyển tiếp hiện tại 10 ma
TJ , Tstg Phạm vi nhiệt độ mối nối vận hành và lưu trữ -55 đến +150 C
*Các xếp hạng này là các giá trị giới hạn mà trên đó khả năng sử dụng của bất kỳ thiết bị bán dẫn nào có thể bị suy giảm.
LƯU Ý:
1) Các xếp hạng này dựa trên nhiệt độ tiếp giáp tối đa là 150 độ C.
2) Đây là những giới hạn trạng thái ổn định. Nhà máy nên được tư vấn về các ứng dụng liên quan đến hoạt động theo chu kỳ xung hoặc chu kỳ hoạt động thấp.
Đặc tính nhiệt TA = 25C trừ khi có ghi chú khác
Biểu tượng đặc trưng Tối đa Các đơn vị
2N5457-5459 *MMBF5457-5459
PD Tổng thiết bị tản nhiệt 625 350 mW
Giảm nhiệt độ trên 25C 5.0 2,8 mW/
RθJC Khả năng chịu nhiệt, mối nối với vỏ 125 W
RθJA Khả năng chịu nhiệt, mối nối với môi trường xung quanh 357 556 C/CW
C/
*Thiết bị được gắn trên FR-4 PCB 1.6" X 1.6" X 0.06."
Đặc điểm điện từ TA = 25C trừ khi có ghi chú khác
Biểu tượng Tham số Điều kiện kiểm tra Đơn vị tối thiểu loại tối đa
ĐẶC ĐIỂM TẮT
V(BR)GSS Điện áp đánh thủng cổng-nguồn IG = 10 A, VDS = 0 - 25 V.
IGSS Cổng đảo ngược hiện tại VGS = -15V, VDS = 0 - 1.0 nA
VGS = -15 V, VDS = 0, TA = 100C - 200 nA
VGS(tắt) Điện áp cắt nguồn cổng VDS = 15 V, ID = 10 nA 5457 - 0,5 - 6.0 V.

5458 - 1.0 - 7.0 V.
5459 - 2.0 - 8,0 V.
VGS Điện áp nguồn cổng VDS = 15 V, ID = 100 A 5457 - 2,5 V.
VDS = 15 V, ID = 200 A 5458 - 3,5 V.

- 4,5 V.
VDS = 15 V, ID = 400 A 5459
VỀ ĐẶC ĐIỂM
IDSS Dòng xả điện áp cổng 0* VDS = 15 V, VGS = 0 5457 1.0 3.0 5.0 mA
5458 2.0 6.0 9,0 mA
5459 4.0 9,0 16 mA
ĐẶC ĐIỂM TÍN HIỆU NHỎ
bạn gái Độ dẫn truyền thuận* VDS = 15 V, VGS = 0, f = 1,0 kHz 5457
1000 5000 mhos
5458 1500 5500 mhos
5459 2000 6000 mhos
đi Độ dẫn điện đầu ra* VDS = 15 V, VGS = 0, f = 1,0 kHz 10 50 mhos
Ciss Điện dung đầu vào VDS = 15 V, VGS = 0, f = 1,0 MHz 4,5 7,0 pF pF
chéo Điện dung chuyển ngược VDS = 15 V, VGS = 0, f = 1,0 MHz 1,5 3.0
NF Hình tiếng ồn VDS = 15 V, VGS = 0, f = 1,0 3,0dB

kHz, RG = 1,0 megohm, BW = 1,0 Hz
*Kiểm tra xung: Độ rộng xung ≤ 300 ms, Chu kỳ hoạt động ≤ 2%
Độ dẫn chuyển tiếp JFET
Độ dẫn truyền thuận (độ dẫn truyền), gm, là sự thay đổi dòng thoát (¢ID) đối với một
thay đổi nhất định về điện áp cổng tới nguồn (¢VGS) với hằng số điện áp thoát tới
nguồn. Nó được biểu thị dưới dạng tỷ lệ và có đơn vị là siemens (S).
¢ID
gm =
¢VGS
Các ký hiệu phổ biến khác cho tham số này là gfs và yfs (nhận chuyển tiếp). Như bạn
sẽ thấy trong Chương 9, gm là yếu tố quan trọng trong việc xác định mức tăng điện áp
của bộ khuếch đại FET.
Vì đường đặc tính truyền của JFET là phi tuyến nên gm thay đổi giá trị tùy thuộc
vào vị trí trên đường cong do VGS thiết lập. Giá trị của gm ở gần đỉnh đường cong (gần
VGS 0) lớn hơn ở gần đáy (gần VGS(tắt)), như minh họa trong Hình 8–15.
NHẬN DẠNG HÌNH 8–15
gm thay đổi tùy theo điểm

thiên vị (VGS).
IDSS
2 ID2
ID2 gm2 =
VGS
gm2 > gm1
1 ID1
ID1 gm1 =
VGS
0
–VGSVGS(tắt) VGS VGS
VGS = 0
Bảng dữ liệu thường đưa ra giá trị gm được đo ở VGS 0 V (gm0 ). Ví dụ: biểu dữ liệu cho
2N5457 JFET chỉ định gm0 (gfs) tối thiểu là 1000 mmhos (mho có cùng đơn vị với siemens
(S)) với VDS 15 V.
Cho trước gm0 , bạn có thể tính giá trị gần đúng cho gm tại bất kỳ điểm nào trên
đường cong đặc tính truyền bằng công thức sau:
VGS
gm gm0 a1 VGS(tắt) b
Khi không có giá trị gm0 , bạn có thể tính toán nó bằng cách sử dụng các giá trị IDSS và
VGS(tắt). Các đường thẳng đứng biểu thị giá trị tuyệt đối (không có dấu).
2IDSS
gm0 Phương trình 8–3
VGS(tắt)
VÍ DỤ 8–4 Thông tin sau có trong biểu dữ liệu trong Hình 8–14 cho 2N5457 JFET: thông thường, IDSS
3.0 mA, VGS(tắt) = tối đa -6 V và gfs(max) = 5000 mS.
Sử dụng các giá trị này, xác định độ dẫn điện thuận cho VGS = -4 V, tìm ID Và
tại điểm này.
Giải pháp
gm0 = gfs = 5000 mS. Sử dụng phương trình 8–2 để tính gm.
VGS -4V
gm = gm0 a1 - VGS(tắt) b = (5000 mS)a1 - -6 V b = 1667 MS
Tiếp theo, sử dụng phương trình 8–1 để tính ID tại VGS = -4 V.
2 -4V 2
VGS
= 333 MA
ID IDSSa1 - VGS(tắt) b = (3,0 mA)a1 - -6 Vb
=
Vấn đề liên quan Một JFE nhất định có các đặc điểm sau: IDSS 12 mA, VGS(off) = -5 V, và
gm 0 = gfs = 3000 mS. Tìm gm và ID khi VGS = -2 V.
Điện trở và điện dung đầu vào
Như bạn đã biết, JFET hoạt động với điểm nối cổng-nguồn phân cực ngược, điều này làm cho
điện trở đầu vào ở cổng rất cao. Điện trở đầu vào cao này là một lợi thế của
JFET trên BJT. (Hãy nhớ lại rằng một bóng bán dẫn tiếp giáp lưỡng cực hoạt động với một điện áp phân cực thuận
điểm nối cực phát cực gốc.) Bảng dữ liệu JFET thường chỉ định điện trở đầu vào bằng cách đưa ra một giá trị
đối với dòng điện ngược cổng, IGSS, ở một điện áp cổng tới nguồn nhất định. Điện trở đầu vào
sau đó có thể được xác định bằng phương trình sau, trong đó các đường thẳng đứng biểu thị một
giá trị tuyệt đối (không có dấu):
RIN = ` IGSS
VGS
Ví dụ: biểu dữ liệu 2N5457 trong Hình 8–14 liệt kê IGSS tối đa là -1,0 nA vì
VGS = -15V 25°C. IGSS tăng theo nhiệt độ, do đó điện trở đầu vào giảm.
tại Điện dung đầu vào, Ciss, là kết quả của JFET hoạt động với pn phân cực ngược
giao lô . Hãy nhớ lại rằng tiếp giáp pn phân cực ngược hoạt động như một tụ điện
có điện dung phụ thuộc vào lượng điện áp ngược. Ví dụ: 2N5457 có Ciss tối đa là
7pF cho VGS 0.
VÍ DỤ 8–5 Một JFET nhất định có IGSS để xác định đầu vào -2 nA VGS = -20 V.
sức chống cự.
20 V
Giải pháp = 10.000 Maæ
VGS ` = 2 nA
RIN = ` IGSS
Vấn đề liên quan Xác định điện trở đầu vào cho 2N5458 từ biểu dữ liệu trong Hình 8–14.
Điện trở xả nguồn AC
Bạn đã học được từ đường cong đặc tính thoát nước rằng, ở trên điểm hạn chế, dòng thoát nước là
tương đối ổn định trong một phạm vi điện áp từ nguồn đến nguồn. Vì vậy, một sự thay đổi lớn trong
VDS chỉ tạo ra một thay đổi rất nhỏ trong ID. Tỷ lệ của những thay đổi này là tỷ lệ thoát
điện trở nguồn của thiết bị, AC .
¢VDS
r¿ds
= ¢ID
Bảng dữ liệu thường chỉ định tham số này theo độ dẫn đầu ra, go hoặc đầu ra
thừa nhận, yos, cho VGS 0 V.
JFET BIASI NG • 397
PHẦN 8–2 1. Điện áp thoát tới nguồn tại điểm ngắt của một JFE cụ thể là 7 V. Nếu
KIỂM TRA Điện áp cổng tới nguồn bằng 0, VP là gì?
2. VGS của JFET kênh n nhất định tăng âm. Dòng điện thoát nước có
tăng hoặc giảm?
3 V?
3. VGS phải có giá trị bao nhiêu để tạo ra điểm cắt trong JFET kênh p với Vp
8–3 THIÊN VỊ JFET

Sử dụng một số tham số JFET đã thảo luận trước đây, bây giờ bạn sẽ thấy cách điều chỉnh JFET
phân cực dc. Cũng giống như với BJT, mục đích của việc phân cực là chọn ra điện áp DC thích hợp.
điện áp cổng tới nguồn để thiết lập giá trị dòng thoát mong muốn và do đó, một giá trị thích hợp
điểm Q. Ba loại sai lệch là tự phân cực, phân cực điện áp và phân cực nguồn hiện tại.
Thảo luận và phân tích xu hướng JFET

Mô tả xu hướng tự
• Tính toán dòng điện và điện áp JFET

Mô tả cách đặt điểm Q của JFET tự phân cực
• Xác định độ lệch điểm giữa
Phân tích bằng đồ họa JFET tự phân cực Thảo luận
về độ lệch của bộ chia điện áp • Tính
toán dòng điện và điện áp JFET Phân tích bằng
đồ họa JFET phân cực của bộ chia điện áp Thảo luận về độ ổn định
điểm Q Mô tả độ lệch của nguồn

hiện tại
Tự thiên vị
Tự thiên vị là loại thiên vị JFE phổ biến nhất. Hãy nhớ lại rằng JFET phải được vận hành sao cho
rằng điểm nối cổng-nguồn luôn bị phân cực ngược. Điều kiện này đòi hỏi một tiêu cực
VGS cho JFET kênh n và VGS dương cho JFET kênh p. Điều này có thể đạt được
sử dụng các sắp xếp tự thiên vị như trong Hình 8–16. Điện trở cổng, RG, không ảnh hưởng đến độ
lệch vì về cơ bản nó không có hiện tượng sụt áp trên nó; và do đó cổng vẫn duy trì ở mức 0 V.
RG chỉ cần thiết để buộc cổng ở mức 0 V và cách ly tín hiệu xoay chiều
từ mặt đất trong các ứng dụng khuếch đại, như bạn sẽ thấy sau.
HÌNH 8–16
+VDD –VDD
JFET tự thiên vị ( ID IS trong tất cả các FET).
RD RD
VG = 0 V VG = 0 V
+
LÀ LÀ
R G RS R G RS
– –+

Đối với JFET kênh n trong Hình 8–16(a), IS tạo ra sự sụt giảm điện áp trên RS và
làm cho nguồn dương so với mặt đất. Vì IS ID và VG 0 nên VS IDRS.
Điện áp cổng tới nguồn là
VGS = VG - VS = 0 - IDRS = -IDRS
Như vậy,
VGS = -IDRS
Đối với JFET kênh p được hiển thị trong Hình 8–16(b), dòng điện qua RS tạo ra điện áp
âm ở nguồn, làm cho cổng dương so với nguồn. Do đó, vì IS ID,
VGS = +IDRS
Trong ví dụ sau, JFET kênh n trong Hình 8–16(a) được sử dụng để minh họa.
Hãy nhớ rằng việc phân tích JFET kênh p là giống nhau ngoại trừ điện áp phân cực ngược
nhau. Điện áp xả đối với đất được xác định như sau:
VD = VDD - IDRD
Vì VS IDRS, điện áp thoát tới nguồn là
VDS = VD - VS = VDD - ID(RD + RS)
VÍ DỤ 8–6 Tìm VDS và VGS trong Hình 8–17. Đối với JFET cụ thể trong mạch này, các giá trị
tham số như gm, VGS(off) và IDSS sao cho dòng thoát (ID) khoảng 5 mA được tạo ra.
Một JFET khác, thậm chí cùng loại, có thể không tạo ra kết quả tương tự khi được
kết nối trong mạch này do sự thay đổi trong các giá trị tham số.
HÌNH 8–17
VDD
+15V
RD
ID 5 mA 1.0k
VG = 0 V
R G RS
10 triệu 220
Giải pháp VS = IDRS = (5 mA)(220 Æ) = 1,1 V VD
= VDD - IDRD = 15 V - (5 mA)(1,0 kÆ) = 15 V - 5 V = 10 V
Vì thế,
VDS = VD - VS = 10 V - 1,1 V = 8,9 V
Vì VG 0 V,
VGS = VG - VS = 0 V - 1,1 V = 1,1 V

Vấn đề liên quan Xác định VDS và VGS trong Hình 8–17 khi ID 8 mA. Giả sử RD = 860 Æ, RS = 390 Æ
và VDD 12 V.
Đo ID, VGS và VDS rồi so sánh với các giá trị được tính toán từ Sự cố liên quan.
Đặt điểm Q của JFET tự phân cực
Cách tiếp cận cơ bản để thiết lập điểm thiên vị JFET là xác định ID cho giá trị mong muốn
của VGS hoặc ngược lại. Sau đó tính giá trị yêu cầu của RS bằng cách sử dụng mối quan hệ
sau. Các đường thẳng đứng biểu thị một giá trị tuyệt đối.
RS = ` VGS` NHẬN DẠNG
Đối với giá trị mong muốn của VGS, ID có thể được xác định theo một trong hai cách:
từ đường cong đặc tính truyền cho JFET cụ thể hoặc thực tế hơn là từ Công thức 8–1 sử
dụng IDSS và VGS(tắt) từ biểu dữ liệu JFET. Hai ví dụ tiếp theo minh họa các thủ tục
này.
VÍ DỤ 8–7 Xác định giá trị RS cần thiết để tự phân cực một JFET kênh n có đường cong đặc tính
truyền như trong Hình 8–18 tại VGS = -5 V.
ID (mA)
25 IDSS
20
15
10
Q 6,25
5
–VGS (V)
–10 –5 0
VGS(tắt)
HÌNH 8–18
Lời giải Từ đồ thị, ID 6,25 mA khi VGS = -5 V. Tính RS.
5V
= 800 æ
RS = ` VGS` = 6,25 mA
NHẬN DẠNG
Vấn đề liên quan Tìm RS cho VGS = -3 V.

400 • BẠC ĐIỆN HIỆU ỨNG TRƯỜNG (FETS)
VÍ DỤ 8–8 Xác định giá trị RS cần thiết để tự phân cực JFET kênh p với các giá trị biểu dữ liệu
của IDSS 25 mA và VGS(tắt) 15 V. VGS là 5 V.
Giải Sử dụng phương trình 8–1 để tính ID.
VGS
2 5V 2
NHẬN DẠNG
IDSSa1 - b = (25 mA)a1 - 15 Vb

VGS(tắt) = (25 mA)(1 - 0,333)2 = 11,1 mA
Bây giờ hãy xác định RS.
5V
= 450 æ
RS = ` VGSNHẬN DẠNG
` = 11,1 mA
Vấn đề liên quan Tìm giá trị RS cần thiết để tự phân cực JFET kênh p có IDSS 18 mA và
VGS(tắt)
8V.VGS 4V .
Độ lệch điểm giữa Người ta thường mong muốn độ lệch một JFET gần điểm giữa của quá trình truyền của nó.
đường cong đặc trưng trong đó ID IDSS2. Trong điều kiện tín hiệu, độ lệch điểm giữa cho phép
lượng dao động dòng xả tối đa giữa IDSS và 0. Đối với phương trình 8–1, nó có thể là
cho thấy rằng ID xấp xỉ một nửa IDSS khi VGS VGS(off)3.4. Đạo hàm
được đưa ra trong phần “Dẫn xuất của các phương trình đã chọn” tại www.pearsonhighered.com/floyd.
2
VGS VGS(tắt)>3.4
= 0,5IDSS
ID IDSSa1 - b2 = IDSSa1 - b
VGS(tắt) VGS(tắt)
Vì vậy, bằng cách chọn VGS VGS(tắt )>3.4, bạn sẽ có được độ lệch trung điểm về ID.
Để đặt điện áp xả ở điểm giữa (VD VDD 2), hãy >chọn giá trị RD để tạo ra
giảm điện áp mong muốn. Chọn RG có kích thước tùy ý để tránh tải ở giai đoạn lái xe
một sự sắp xếp bộ khuếch đại xếp tầng. Ví dụ 8–9 minh họa những khái niệm này.
VÍ DỤ 8–9 Nhìn vào bảng dữ liệu trong Hình 8–14, chọn giá trị điện trở cho RD và RS trong Hình
8–19 để thiết lập độ lệch điểm giữa gần đúng. Sử dụng các giá trị biểu dữ liệu tối thiểu khi
được cho; mặt khác, VD phải xấp xỉ 6 V (một nửa VDD).
HÌNH 8–19
VDD
+12V
RD
2N5457
R G
RS
10 M
Giải pháp cho độ lệch điểm giữa,
IDSS 1,0 mA
NHẬN DẠNG
= = 0,5 mA
2 2
Và
VGS(tắt) -0,5V
VGS
= = -147mV
3.4 3,4
Sau đó
147 mV
= 294 æ
RS = ` VGS` = NHẬN DẠNG 0,5 mA
VD = VDD - IDRD
ID RD = VDD - VD
VDD - VD 12V - 6V
= = 12 kæ
RD =
NHẬN DẠNG 0,5 mA
Vấn đề liên quan Chọn các giá trị điện trở trong Hình 8–19 để thiết lập độ lệch điểm giữa gần đúng bằng cách sử dụng 2N5459.
Mạch có các giá trị được tính toán cho RD và RS từ Bài toán liên quan. Xác minh
rằng độ lệch điểm giữa gần đúng được thiết lập bằng cách đo VD và ID.
Phân tích đồ họa của JFET tự phân cực
Bạn có thể sử dụng đường cong đặc tính truyền của JFET và các tham số nhất định để xác định điểm
Q (ID và VGS) của mạch tự phân cực. Một mạch điện được thể hiện trong Hình 8–20(a), và đường cong
đặc tính truyền được thể hiện trong Hình 8–20(b). Nếu một đường cong không có sẵn trong biểu dữ
liệu, bạn có thể vẽ đường cong đó từ Công thức 8–1 bằng cách sử dụng các giá trị biểu dữ liệu
cho IDSS và VGS(tắt).
ID (mA) HÌNH 8–20
JFET tự phân cực và đường cong đặc
tính truyền của nó.

10 IDSS
+VDD
RD
1.0k
R G RS
10 triệu 470 –VGS (V)
-số 8 0
VGS(tắt)
(Một) (b)
Để xác định điểm Q của mạch trong Hình 8–20(a), đường tải dc tự phân cực là es-
được lập trên biểu đồ ở phần (b) như sau. Đầu tiên, tính VGS khi ID bằng 0.
VGS = -IDRS = (0)(470 Æ) = 0 V
= =
Điều này thiết lập một điểm tại gốc trên biểu đồ 0, VGS 0). Tiếp theo, tính VGS
= =
(ID khi ID IDSS. Từ đường cong trong Hình 8–20(b), IDSS 10 mA.
VGS = -IDRS = -(10 mA)(470 Æ) = -4,7 V
Điều này thiết lập điểm thứ hai trên biểu đồ (ID = 10 mA, VGS = -4,7 V). Bây giờ với
hai điểm, đường tải trọng có thể được vẽ trên đường cong đặc tính truyền như hình
Hình 8–21. Điểm mà đường tải cắt đường cong đặc tính truyền là
Điểm Q của mạch như hình vẽ, trong đó và ID = 5,07 mA VGS = -2,3 V.
HÌNH 8–21 ID (mA)
Giao điểm của đường DC tự phân cực
đường tải và đường cong đặc tính truyền
là điểm Q.
10 IDSS
Vạch tải trọng
Q 5.07
–VGS (V)
-số 8 – 4,7 –2.3 0
VGS(tắt)
VÍ DỤ 8–10 Xác định điểm Q cho mạch JFET trong Hình 8–22(a). Đường cong đặc tính truyền được cho trong
Hình 8–22(b).
HÌNH 8–22
ID (mA)
VDD
+9V 4 IDSS
RD
2,2k
Q 2,25
R G RS
10 triệu 680
–VGS (V)
–6 –2,72 –1,5 0
(Một) (b)
=
Giải pháp cho ID 0,
VGS = -IDRS = (0)(680 Æ) = 0 V

= = =
Điều này đưa ra một điểm tại nguồn gốc. Từ đường cong, IDSS 4 mA; vậy ID IDSS 4 mA.
VGS = -IDRS = -(4 mA)(680 Æ) = -2,72 V
Điều này cho điểm thứ hai ở 4 mA và -2,72 V. Bây giờ, một đường thẳng được vẽ giữa hai
điểm và các giá trị của ID và VGS tại giao điểm của đường thẳng và đường cong được lấy từ biểu đồ, như minh
họa trong Hình 8–22(b). Các giá trị điểm Q từ biểu đồ là
ID = 2,25 mA
VGS = 1,5 V
Vấn đề liên quan Nếu RS tăng lên 1,0 kÆ trong Hình 8–22(a), điểm Q mới là gì?
Để tăng độ ổn định của điểm Q, giá trị RS trong mạch tự phân cực được tăng lên và
được kết nối với điện áp nguồn âm. Điều này đôi khi được gọi là sai lệch cung cấp kép.
Độ lệch phân áp điện áp
JFET kênh n với độ lệch của bộ chia điện áp được hiển thị trong Hình 8–23. Điện áp tại
nguồn của JFET phải dương hơn điện áp tại cổng để giữ cho điểm nối cổng-nguồn phân cực
ngược.
+VDD HÌNH 8–23
Một JFET kênh n có độ lệch

phân áp (IS ID).
RD
R1
NHẬN DẠNG
VG
VS LÀ
R2 RS
Điện áp nguồn là
VS = IDRS
Điện áp cổng được đặt bởi các điện trở R1 và R2 được biểu thị bằng phương trình sau sử
dụng công thức chia điện áp:
VG = một + R2 bVDD
R1 R2
Điện áp cổng tới nguồn là
VGS = VG - VS
và điện áp nguồn là
VS = VG - VGS
404 • BẠC ĐIỆN HIỆU ỨNG TRƯỜNG ( FETS)
Dòng xả có thể được biểu thị dưới dạng
VS
ID =
RS
Thay thế cho VS,
VG - VGS
ID =
RS
VÍ DỤ 8–11 Xác định ID và VGS cho JFET có độ lệch bộ chia điện áp trong Hình 8–24, với điều
kiện là đối với JFET cụ thể này, các giá trị tham số sao cho VD 7 V.
HÌNH 8–24
VDD
+12V
R1 RD
6,8 triệu 3.3k
R2 RS
1,0 triệu 2,2k
VDD - VD 12V - 7V 5V
Giải pháp = = = 1,52 mA
ID =
RD 3,3 kÆ 3,3 kÆ
Tính toán điện áp cổng tới nguồn như sau:
VS = IDRS = (1,52 mA)(2,2 kÆ) = 3,34 V
VG = một
R1 R2 7,8 MÆ
+ R2 bVDD = a 1,0 MÆ b12 V = 1,54 V
VGS = VG - VS = 1,54 V - 3,34 V = 1,8 V
Nếu VD không được đưa ra trong ví dụ này thì các giá trị điểm Q không thể tìm được nếu không có
đường cong đặc tính truyền.
=
Vấn đề liên quan Cho rằng VD 6 V khi một JFET khác được lắp vào mạch của Hình 8–24, hãy xác định
điểm Q.
Phân tích đồ họa của JFET với độ lệch bộ chia điện áp

Một cách tiếp cận tương tự như cách được sử dụng cho tự phân cực có thể được sử dụng với độ lệch
của bộ chia điện áp để xác định bằng đồ họa điểm Q của mạch trên đường cong đặc tính truyền.
=
Trong JFET có độ lệch của bộ chia điện áp khi ID 0, VGS không bằng 0, như trong
trường hợp tự phân cực, bởi vì bộ chia điện áp tạo ra điện áp ở cổng độc lập với dòng
thoát. Đường dây tải một chiều chia điện áp được xác định như sau.
=
Đối với ID 0,
VS = IDRS = (0)RS = 0 V
VGS = VG - VS = VG - 0 V = VG
Do đó, một điểm trên đường thẳng có ID = 0 và VGS = VG.

=
Đối với VGS 0,
VG - VGS = VG
ID =
RS RS
= =
Điểm thứ hai trên đường dây là ID VG/RS và VGS 0. Đường tải dc tổng quát là
được hiển thị trong Hình 8–25. Điểm tại đó đường tải giao với đặc tính truyền
đường cong là điểm Q.
NHẬN DẠNG
IDSS
Q VG
RS
–VGS
VGS(tắt) VG
0
HÌNH 8–25
Đường tải dc tổng quát (màu đỏ) cho JFET có độ lệch bộ chia điện áp.
VÍ DỤ 8–12 Xác định điểm Q gần đúng cho JFET với độ lệch của bộ chia điện áp trong
Hình 8–26(a), cho rằng thiết bị cụ thể này có đường cong đặc tính truyền
như thể hiện trong Hình 8–26(b).
ID (mA)
12 IDSS
VDD
+8V
R1 RD
2,2 triệu 680
1.8
R2 RS
2,2 triệu 3,3k 1.2
–VGS (V) VGS (V)
–3 –1.8 4
0
VGS(tắt)
(Một) (b)
HÌNH 8–26
=
Giải pháp Đầu tiên, thiết lập hai điểm cho đường tải. Đối với ID 0,
VGS = VG = a R2 4,4MÆMÆ b8 V = 4 V
R1 + R2 bVDD = a 2,2
= = =
Điểm đầu tiên là ID 0 và VGS 4 V. Đối với VGS 0,
VG - VGS = VG = 4V
ID = = 1,2 mA
RS RS 3,3 kÆ
= =
Điểm thứ hai là tại ID 1,2 mA và VGS 0.
Đường tải được vẽ trong Hình 8–26(b), và các giá trị điểm Q gần đúng của
NHẬN DẠNG 1,8 mA và VGS 1,8 V được chọn ra khỏi biểu đồ, như đã chỉ ra.
Vấn đề liên quan Thay đổi RS thành 4,7 kÆ và xác định điểm Q cho mạch trong Hình 8–26(a).
Đo các giá trị điểm Q của ID và VGS và xem chúng so sánh như thế nào với các giá
trị được xác định bằng đồ thị từ Vấn đề liên quan.
Độ ổn định điểm Q
Thật không may, đặc tính truyền của JFET có thể khác biệt đáng kể so với
thiết bị này sang thiết bị khác cùng loại. Ví dụ: nếu một JFET 2N5459 được thay thế trong một
mạch thiên vị với 2N5459 khác, đường cong đặc tính truyền có thể khác nhau rất nhiều, vì
được minh họa trong Hình 8–27(a). Trong trường hợp này, IDSS tối đa là 16 mA và tối thiểu
-2 V.
IDSS là 4 mA. Tương tự, VGS tối đa (tắt ) là -8 V
và VGS(tắt) tối thiểu là
Điều này có nghĩa là nếu bạn có một lựa chọn gồm 2N5459 và bạn chọn ngẫu nhiên một cái, nó có thể
có giá trị ở bất kỳ đâu trong các phạm vi này.
ID (mA) NHẬN DẠNG
16 IDSS IDSS
Q2 ID2
4 IDSS
Q1 ID1
–VGS (V) –VGS

-số 8 –2 0 VGS2 VGS1 0
VGS(tắt) VGS(tắt)
(Một) (b)
HÌNH 8–27
Sự thay đổi đặc tính truyền của 2N5459 JFET và ảnh hưởng đến điểm Q.
Nếu đường tải một chiều tự phân cực được vẽ như minh họa trên Hình 8–27(b), thì mạch tương tự
sử dụng 2N5459 có thể có điểm Q ở bất kỳ đâu dọc theo đường từ Q1 , độ lệch tối thiểu
điểm, đến Q2 , điểm sai lệch tối đa. Theo đó, dòng xả có thể có giá trị bất kỳ
giữa ID1 và ID2, như được hiển thị bằng vùng bóng mờ. Điều này có nghĩa là điện áp một chiều ở
Drain có thể có nhiều giá trị tùy thuộc vào ID. Ngoài ra, điện áp cổng tới nguồn có thể
là bất kỳ giá trị nào giữa VGS1 và VGS2, như đã chỉ ra.
Hình 8–28 minh họa độ ổn định điểm Q cho JFET tự phân cực và cho JFET có độ lệch phân áp. Với độ
lệch của bộ chia điện áp, sự phụ thuộc của ID vào phạm vi điểm Q là
giảm vì độ dốc của đường tải nhỏ hơn so với độ lệch tự đối với một JFE nhất định.
Mặc dù VGS thay đổi khá nhiều đối với cả độ lệch tự phân cực và độ lệch phân áp, ID còn nhiều hơn thế.
ổn định với độ lệch của bộ chia điện áp.
IDSS IDSS
Q2 ID2
Q2
ID2
Q1 ID1 ID1
Q1
–VGS –VGS
0
0
(a) Tự thiên vị (b) Độ lệch của bộ chia điện áp
HÌNH 8–28
Sự thay đổi ID giữa điểm Q tối thiểu và tối đa là ít hơn nhiều đối với JFET có
phân cực phân áp so với JFET tự phân cực.
Xu hướng nguồn hiện tại
Độ lệch nguồn hiện tại là một phương pháp để tăng độ ổn định điểm Q của nguồn tự phân cực
JFET bằng cách làm cho dòng thoát về cơ bản không phụ thuộc vào VGS. Điều này đã được thực hiện
bằng cách sử dụng nguồn dòng không đổi nối tiếp với nguồn JFET, như trong Hình
8–29(a). Trong mạch này, BJT đóng vai trò là nguồn dòng không đổi vì bộ phát của nó
dòng điện về cơ bản là không đổi nếu VEE W VBE. FET cũng có thể được sử dụng làm nguồn dòng không đổi.
VEE - VBE VEE

TỨC LÀ =
NỐT RÊ NỐT RÊ
Từ I E NHẬN DẠNG,
VEE
NHẬN DẠNG
NỐT RÊ
Như bạn có thể thấy trong Hình 8–29(b), ID không đổi đối với bất kỳ đặc tính truyền nào
đường cong, được biểu thị bằng đường tải ngang.

VDD
NHẬN DẠNG
RD
R G
Nguồn dòng không đổi

NỐT RÊ
Q2 Q1 VEE
ID =
NỐT RÊ
–VEE
–VGS
0
(a) Mạch điện (b) Đặc tính truyền
HÌNH 8–29
Xu hướng nguồn hiện tại.
VÍ DỤ 8–13 Mạch phân cực nguồn dòng như Hình 8–29 có các giá trị sau: VDD = 9 V,
VEE = -6 V và RG = 10 MÆ. Để tạo ra dòng thoát 10 mA và dòng xả 5 V
điện áp, xác định giá trị RE và RD.
VEE
6 V
Giải pháp = = 600 æ
RE = NHẬN DẠNG
10 mA
VDD - VD
9V - 5V
= = 400 æ
RD = NHẬN DẠNG
10 mA
Vấn đề liên quan Nếu VDD tăng lên 12 V thì ID thay đổi bao nhiêu?
PHẦN 8–3
1. JFET kênh p nên có VGS dương hay âm?
KIỂM TRA
2. Trong một mạch JFET kênh n tự phân cực nhất định và ID
kÆ.8 mỏ
mA VGS.
RS 1.0 Ngăn chặn-
3. JFET kênh n với độ lệch của bộ chia điện áp có điện áp cổng là 3 V và điện áp
nguồn là 5 V. Tính VGS.
8–4 KHU OHMIC

Vùng ohmic là phần của đường cong đặc trưng FET trong đó định luật Ohm
có thể được áp dụng. Khi được phân cực chính xác trong vùng ohmic, JFET thể hiện các đặc tính
có điện trở thay đổi, trong đó giá trị điện trở được điều khiển bởi VGS.
ĐĂNG KÝ OHMIC TRÊN • 409
Thảo luận về vùng ohmic trên đường đặc tính JFET • Tính
toán độ dốc và điện trở thoát nguồn Giải
thích cách sử dụng JFET làm điện trở thay đổi Thảo
luận hoạt động của JFET với điểm Q ở gốc
• Tính độ dẫn điện
Vùng ohmic kéo dài từ điểm gốc của các đường cong đặc trưng đến điểm dừng (nơi bắt đầu
=
vùng hoạt động) của đường cong VGS 0 ở dạng gần như parabol, như được thể hiện trên một
tập hợp các đường cong điển hình trong Hình 8–30. Các đường cong đặc trưng trong vùng này
có độ dốc tương đối ổn định đối với các giá trị ID nhỏ. Độ dốc của đường cong đặc tính
trong vùng ohmic là GDS độ dẫn cực máng tới nguồn của JFET.
NHẬN DẠNG
Độ dốc = GDS
VDS
Hãy nhớ lại khóa học về mạch cơ bản của bạn rằng điện trở là nghịch đảo của độ dẫn.
Do đó, điện trở thoát nguồn DC được đưa ra bởi
1 VDS
RDS =
GDS NHẬN DẠNG
ID (mA) HÌNH 8–30
Vùng ohmic là vùng bóng mờ.

3.0
VGS = 0V
vùng Ohm
2.0
VGS = –1 V
1.0
VGS = –2 V
VGS = –3 V
VGS = –4 V
VDS (V)
4.0 8,0 12
JFET dưới dạng điện trở thay đổi JFET có thể bị sai lệch ở vùng hoạt động hoặc vùng ohmic.
JFET thường bị sai lệch trong vùng ohmic để sử dụng làm điện trở thay đổi được điều khiển
bằng điện áp. Điện áp điều khiển là VGS và nó xác định điện trở bằng cách thay đổi điểm Q. Để
phân cực JFET trong vùng ohmic, đường tải dc phải cắt đường cong đặc tính trong vùng ohmic,
như minh họa trong Hình 8–31. Để thực hiện điều này theo cách cho phép VGS kiểm soát RDS, dòng
điện bão hòa dc được đặt ở giá trị nhỏ hơn nhiều so với IDSS để đường tải cắt hầu hết các
đường cong đặc trưng trong vùng ohmic, như minh họa. Trong trường hợp này,
VDD 12 V
= = 0,50 mA
ID(thứ bảy) =
RD 24 giờ
Hình 8–31 cho thấy vùng vận hành được mở rộng với ba điểm Q được hiển thị (Q0 , Q1 và Q2 ), tùy thuộc vào VGS.
ID (mA)
3.0
RD
24k IDSS VGS = 0V
Điều khiển
D
VDD +12 V 2.0
Vôn G
VGS = –1 V
S
R G 1.0
1,0 triệu
VGS = –2 V
ID (thứ bảy)
VGS = –3 V
VGS = –4 V
VDS (V)
4.0 8,0 12
ID (thứ bảy)
Q0
Q1
Q2
HÌNH 8–31
Đường tải cắt các đường cong bên trong vùng ohmic.
Khi bạn di chuyển dọc theo đường tải trong vùng ohmic của Hình 8–31, giá trị của RDS
thay đổi khi điểm Q lần lượt rơi trên các đường cong có độ dốc khác nhau. Điểm Q là
di chuyển dọc theo đường tải bằng cách thay đổi VGS ĐẾN
= 0 VGS = -2 V, trong trường hợp này. Khi
điều này xảy ra, độ dốc của mỗi đường cong kế tiếp sẽ nhỏ hơn đường cong trước đó. Độ dốc giảm
tương ứng với ít ID hơn và nhiều VDS hơn, điều này ngụ ý sự gia tăng RDS. Sự thay đổi này trong
Điện trở có thể được khai thác trong một số ứng dụng trong đó việc điều khiển điện áp của điện trở là hữu ích.
VÍ DỤ 8–14 JFET kênh n bị sai lệch trong vùng ohmic như trong Hình 8–32. Các
biểu đồ hiển thị phần mở rộng của đường tải trong vùng ohmic. Như VGS là
ID (mA)
VGS = 0 V =VGS
–1 V
0,6
VGS = –2 V
RD
27k
Điều khiển
D 0,4 Q0 Q2 Q1
VDD +10 V
Vôn G Q3
VGS = –3 V
Vạch tải trọng

S
0,2
R G
1,0 triệu VGS = –4 V
0
VDS (V)
0 0,5 1.0 1,5
HÌNH 8–32
ĐĂNG KÝ OHMIC TRÊN • 411
-
thay đổi từ 0 V đến 3 V như đã chỉ ra, giả sử rằng biểu đồ hiển thị như sau
Giá trị điểm Q:
Q0 : ID = 0,360 mA, VDS = 0,13 V
Q1 : ID = 0,355 mA, VDS = 0,27 V
Q2 : ID = 0,350 mA, VDS = 0,42 V
Q3 : ID = 0,33 mA, VDS = 0,97 V
Xác định phạm vi của RDS vì VGS thay đổi từ 0 V đến -3 V.
Giải pháp
VDS 0,13 V
= = 361 Æ
Q0 : RDS =
ID 0,360 mA
VDS 0,27V
= = 760 Æ
Q1 : RDS =
ID 0,355 mA
VDS 0,42 V
= = 1,2 kÆ
Q2 : RDS =
ID 0,27 mA
VDS 0,6 V
= = 2,9 kÆ
Q3 : RDS =
ID 0,26 mA
Khi VGS thay đổi 361

từ 0æ Vđến
đến2,9
-3 kæ.
V, RDS thay đổi từ
Vấn đề liên quan Nếu ID(sat) bị giảm, điều gì sẽ xảy ra với phạm vi giá trị RDS ?
Điểm Q tại điểm gốc Trong một số bộ khuếch đại nhất định, bạn có thể muốn thay đổi điện trở
mà tín hiệu xoay chiều nhìn thấy mà không ảnh hưởng đến độ lệch dc để kiểm soát mức tăng.
Đôi khi bạn sẽ thấy JFET được sử dụng làm điện trở thay đổi trong mạch trong đó cả ID và VDS
đều được đặt ở 0, điều đó có nghĩa là điểm Q nằm ở gốc. Điểm Q tại điểm gốc đạt được bằng
=
cách sử dụng tụ điện trong mạch thoát của JFET. Điều này làm cho các đại lượng dc VDS 0 V và
=
ID 0 mA, do đó các biến duy nhất là VGS và Id , dòng thoát ac. Tại điểm gốc, bạn có dòng
thoát ac được điều khiển bởi VGS. Như bạn đã biết trước đó, độ dẫn điện được định nghĩa là
sự thay đổi dòng điện tiêu hao đối với một sự thay đổi nhất định về điện áp cổng tới nguồn.
Vì vậy, yếu tố quan trọng khi bạn thiên vị ở gốc tọa độ là độ dẫn điện. Hình 8–33 cho thấy
các đường cong đặc trưng được mở rộng tại điểm gốc. Lưu ý rằng vùng ohmic kéo dài đến góc phần tư thứ ba.
ID (mA)
VGS = 0V 3.0
VGS = –1 V
VGS = 0V
VGS = –2 V
2.0
ID (mA)
VGS = –3 V VGS = –1 V
VGS = –4 V 1.0
VDS (V)
VGS = –2 V
VGS = –3 V
VGS = –4 V
VDS (V)
1.0 2.0
HÌNH 8–33
= =
Tại gốc tọa độ, trong đó VDS 0 V và ID 0 mA, công thức tính độ dẫn điện,
được giới thiệu trước đó trong chương này, là
VGS
gm = gm0 a1 - VGS(tắt) b
=
trong đó gm là độ dẫn và gm0 là độ dẫn đối với VGS 0 V. gm0 có thể được tính từ phương
trình sau, cũng đã được đưa ra trước đó:
2IDSS
gm0 =
|VGS(tắt)|
VÍ DỤ 8–15 Đối với đường cong đặc tính trong Hình 8–33, hãy tính điện trở thoát ac tới nguồn cho một
=
JFET bị sai lệch tại gốc nếu VGS = -2 V. Giả sử IDSS 2,5 mA và VGS(tắt) = -4 V.
=
Lời giải Đầu tiên, hãy tìm độ dẫn điện của VGS 0 V.
2IDSS 2(2,5 mA)

= = 1,25 mS
gm0 =
|VGS(tắt)|
4,0 V
Tiếp theo, tính gm tại VDS = -2 V.
VGS -2V
gm = gm0 a1 - VGS(tắt) b = 1,25 mSa1 - -4 V b = 0,625 mS
Điện trở thoát ac tới nguồn của JFET là nghịch đảo của độ dẫn điện.
1 1
= = 1,6 kÆ
r¿ds =
gm 0,625 mS
Vấn đề liên quan Điện trở ac thoát nguồn là bao nhiêu nếu VGS = -1 V?
PHẦN 8–4 1. Đối với một điểm Q nhất định trong vùng ohmic, ID 0,3 mA và VDS 0,6 V. là gì
KIỂM TRA điện trở của JFET khi nó bị sai lệch tại điểm Q này?
2. Điện trở từ nguồn tới nguồn thay đổi như thế nào khi VGS trở nên âm hơn?
3. Đối với JFET bị sai lệch tại gốc tọa độ, gm 0,850 mS. Xác định ac tương ứng
sức chống cự.
8–5 MOSFET
MOSFET ( transistor hiệu ứng trường bán dẫn oxit kim loại) là một loại khác
của tranzito hiệu ứng trường. MOSFET, khác với JFET, không có điểm nối pn
kết cấu; thay vào đó, cổng của MOSFET được cách ly với kênh bằng một lớp silicon
lớp dioxit (SiO2 ). Hai loại MOSFET cơ bản là tăng cường (E) và suy giảm (D).
Trong hai loại, MOSFET cải tiến được sử dụng rộng rãi hơn. Bởi vì
silicon đa tinh thể hiện được sử dụng làm vật liệu cổng thay vì kim loại, các thiết bị này
đôi khi được gọi là IGFET (FET cổng cách điện).
MOSFET • 413
Giải thích hoạt động của MOSFET Thảo

luận về MOSFET cải tiến (E-MOSFET)
• Mô tả cấu trúc • Xác định ký hiệu cho các thiết bị kênh n và kênh p E-MOSFET Thảo
luận về sự cạn kiệt
MOSFET (D-MOSFET)
• Mô tả cấu trúc • Thảo luận về các chế độ suy giảm và tăng cường • Xác định các ký
hiệu cho các thiết bị kênh n và kênh p D-MOSFET Thảo luận về MOSFET công suất
• Mô tả cấu trúc LDMOSFET • Mô tả cấu trúc VMOSFET • Mô tả cấu trúc TMOSFET Mô tả
MOSFET cổng kép • Xác định các ký hiệu
cho D-MOSFET cổng kép và E-MOSFET cổng kép
MOSFET cải tiến (E-MOSFET)

E-MOSFET chỉ hoạt động ở chế độ tăng cường và không có chế độ cạn kiệt. Nó
khác về cấu trúc so với D-MOSFET, sẽ được thảo luận tiếp theo, ở chỗ nó không có
kênh cấu trúc Lưu ý trong Hình 8–34(a) rằng chất nền kéo dài hoàn toàn đến
lớp SiO2 . Đối với thiết bị kênh n, điện áp cổng dương trên giá trị ngưỡng
tạo ra một kênh bằng cách tạo ra một lớp mỏng điện tích âm trong vùng chất nền tiếp giáp với
lớp SiO2, như trong Hình 8–34(b). Độ dẫn của kênh là
được tăng cường bằng cách tăng điện áp cổng tới nguồn và do đó kéo nhiều electron hơn vào
khu vực kênh. Đối với bất kỳ điện áp cổng nào dưới giá trị ngưỡng thì không có kênh.
RD
Làm khô hạn
NHẬN DẠNG
N N
gây ra
SiO2
kênh –
+
+ –
Cổng chất nền p – –+ VDD
+
+ –
N N
VGG –+
Nguồn
(a) Xây dựng cơ bản (b) Kênh cảm ứng (VGS > VGS(th))
HÌNH 8–34
Trình bày cấu trúc và hoạt động cơ bản của E-MOSFET (kênh n).
Các ký hiệu sơ đồ cho E-MOSFET kênh n và kênh p được hiển thị trong
Hình 8–35. Các đường đứt nét tượng trưng cho sự vắng mặt của kênh vật lý. Mũi tên chất nền
hướng vào trong dành cho kênh n và mũi tên hướng ra ngoài dành cho kênh p.
Một số thiết bị E-MOSFET có kết nối đế riêng.
HÌNH 8–35 Làm khô hạn Làm khô hạn
Ký hiệu sơ đồ E-MOSFET.
Cổng Cổng
Nguồn Nguồn
kênh n kênh p
MOSFET suy giảm (D-MOSFET)

Một loại MOSFET khác là MOSFET cạn kiệt (D-MOSFET) và Hình 8–36 minh họa cấu trúc cơ bản của nó. Cống và nguồn
được khuếch tán vào vật liệu nền và sau đó được kết nối bằng một kênh hẹp liền kề với cổng cách nhiệt. Cả hai
thiết bị kênh n và kênh p đều được hiển thị trong hình. Chúng tôi sẽ sử dụng thiết bị kênh n để mô tả hoạt động
cơ bản. Hoạt động của kênh p giống nhau, ngoại trừ các cực điện áp ngược lại với kênh n.
Làm khô hạn Làm khô hạn
SiO2 SiO2
N P
Silicon đa tinh Silicon đa tinh
thể thể
Gat e Cổng
Kênh Kênh N
N P
chất nền p cơ chất
Nguồn Nguồn
HÌNH 8–36
Trình bày cấu trúc cơ bản của D-MOSFET.
D-MOSFET có thể được vận hành ở một trong hai chế độ—chế độ cạn kiệt hoặc chế độ tăng cường—và đôi khi được
gọi là MOSFET cạn kiệt/tăng cường.
Vì cổng được cách ly với kênh nên có thể áp dụng điện áp cổng dương hoặc âm. MOSFET kênh n hoạt động ở chế độ
cạn kiệt khi áp dụng điện áp cổng tới nguồn âm và ở chế độ tăng cường khi áp dụng điện áp cổng tới nguồn dương.
Các thiết bị này thường được vận hành ở chế độ cạn kiệt.
Chế độ suy giảm Trực quan hóa cổng dưới dạng một bản của tụ điện tấm song song và kênh là bản còn lại. Lớp cách
điện silicon dioxide là chất điện môi. Với điện áp cổng âm, các điện tích âm trên cổng sẽ đẩy các electron dẫn
ra khỏi kênh, để lại các ion dương ở vị trí của chúng. Do đó, kênh n bị cạn kiệt một số electron, do đó làm
giảm độ dẫn của kênh. Điện áp âm trên cổng càng lớn thì sự suy giảm của các electron kênh n càng lớn. Ở điện áp
cổng tới nguồn đủ âm, VGS(tắt ), kênh hoàn toàn cạn kiệt và dòng thoát bằng không. Chế độ cạn kiệt này được
minh họa trong Hình 8–37(a). Giống như JFET kênh n, D-MOSFET kênh n dẫn dòng thoát cho điện áp cổng tới nguồn
giữa VGS(tắt) và 0. Ngoài ra, D-MOSFET tiến hành các giá trị của VGS trên
số không.
MOSFET • 415
– + – +
RD RD
N –+ N –+
VDD VDD
– + + –
– + + –
– + + –
P P
– + + –
– + + –
– – + + –
VGG
+ N VGG –+ N
(a) Chế độ cạn kiệt: VGS âm và nhỏ hơn VGS (tắt) (b) Chế độ tăng cường: VGS dương
HÌNH 8–37
Hoạt động của D-MOSFET kênh n.
Chế độ tăng cường Với điện áp cổng dương, nhiều electron dẫn bị thu hút vào kênh hơn, do đó làm tăng (tăng
cường) độ dẫn của kênh, như minh họa trong Hình 8–37(b).
Ký hiệu D-MOSFET Các ký hiệu sơ đồ cho cả MOSFET suy giảm kênh n và kênh p được hiển thị trong Hình 8–38.
Chất nền, được biểu thị bằng mũi tên, thường (nhưng không phải luôn luôn) được kết nối bên trong với
nguồn. Đôi khi, có một chân đế riêng biệt.

HÌNH 8–38
Ký hiệu sơ đồ D-MOSFET.
Cổng Cổng
Nguồn Nguồn
kênh n kênh p
cho bạn biết
Loại bóng bán dẫn hiệu ứng trường mới

sử dụng cấu trúc dạng vây thay vì
Cấu trúc MOSFET điện silicon phẳng thông thường
kết cấu. Nó nhỏ hơn nhiều so với

Các MOSFET cải tiến thông thường có một kênh bên dài, mỏng như thể hiện trong khung
các bóng bán dẫn silicon thông thường.
nhìn cấu trúc trong Hình 8–39. Điều này dẫn đến điện trở thoát nguồn tương đối cao và
Các vây được làm từ một
hạn chế E-MOSFET ở các ứng dụng năng lượng thấp. Khi cổng dương, kênh được hình thành
vật liệu bán dẫn gọi là indium-
gần cổng giữa nguồn và cống, như được hiển thị.
gallium-arsenide thay vì silicon. Ngoài
MOSFET khuếch tán ngang (LDMOSFET) LDMOSFET có cấu trúc kênh bên và là một loại MOSFET cải tiến được thiết việc làm cho chip máy tính có
kế cho các ứng dụng nguồn. kích thước nhỏ hơn nhiều, finFET có
Thiết bị này có kênh giữa cống và nguồn ngắn hơn so với E-MOSFET thông thường. Kênh ngắn hơn dẫn đến điện thể hoạt động nhanh hơn nhiều lần so
với FET thông thường.

trở thấp hơn, cho phép dòng điện và điện áp cao hơn.
HÌNH 8–39 Nguồn Cổng Làm khô hạn
Mặt cắt ngang thông thường
Cấu trúc E-MOSFET. Kênh là
hiển thị dưới dạng vùng màu trắng. SiO2

N N
NHẬN DẠNG
Kênh p
Cơ chất
Hình 8–40 thể hiện cấu trúc cơ bản của LDMOSFET. Khi cổng dương,
Kênh n rất ngắn được tạo ra trong lớp p giữa nguồn pha tạp nhẹ và vùng n. Có dòng điện giữa cực máng và
nguồn qua n vùng và kênh cảm ứng như đã chỉ ra.
HÌNH 8–40 Cổng nguồn Làm khô hạn
Mặt cắt ngang LDMOSFET bên
cấu trúc kênh.
SiO2
n+ n+ N
P
NHẬN DẠNG
–
N Kênh
VMOSFE MOSFET rãnh chữ V là một ví dụ khác của E-MOSFET thông thường
được thiết kế để đạt được công suất cao hơn bằng cách tạo ra một kênh ngắn hơn và rộng hơn với
ít lực cản hơn giữa cống và nguồn bằng cách sử dụng cấu trúc kênh dọc. Càng ngắn,
các kênh rộng hơn cho phép dòng điện cao hơn và do đó tiêu tán năng lượng lớn hơn. Tính thường xuyên
phản ứng cũng được cải thiện.

VMOSFET có hai kết nối nguồn, một kết nối cổng ở trên và một kết nối cống ở phía dưới, như
trong Hình 8–41. Kênh được tạo ra theo phương thẳng đứng dọc theo
cả hai mặt của rãnh hình chữ V giữa cống (n+ nền trong đó n+ có nghĩa là cao hơn
mức độ pha tạp hơn)
N- và các nguồn kết nối. Độ dài kênh được thiết lập bởi độ dày của
các lớp, được điều khiển bởi mật độ pha tạp và thời gian khuếch tán thay vì bởi
kích thước mặt nạ.
HÌNH 8–41 Cổng

Nguồn Nguồn
Mặt cắt dọc VMOSFET
cấu trúc kênh.
SiO2
+
pn n+ P
–
N Kênh NHẬN DẠNG
Kênh
n+
Làm khô hạn
TMOSFET Cấu trúc kênh dọc của TMOSFET được minh họa trong Hình 8–42.
Cấu trúc cổng được nhúng trong một lớp silicon dioxide và nguồn tiếp xúc liên tục trên toàn bộ diện tích bề
mặt. Cống thoát nước ở phía dưới. TMOSFET đạt được
mật độ đóng gói lớn hơn VMOSFET, trong khi vẫn giữ được kênh dọc ngắn
lợi thế.
ĐẶC ĐIỂM MOSFET CS VÀ PARAME • 417
Cổng nguồn HÌNH 8–42
Mặt cắt ngang TMOSFET theo chiều dọc
cấu trúc kênh.
N+ n+
P P
–
N NHẬN DẠNG
n+
Làm khô hạn
MOSFET cổng kép
MOSFET cổng kép có thể là loại cạn kiệt hoặc loại tăng cường. Điểm khác biệt duy nhất là nó có
hai cổng, như trong Hình 8–43. Như đã đề cập trước đây, một
Hạn chế của FET là điện dung đầu vào cao, điều này hạn chế việc sử dụng nó ở tần số cao
hơn. Bằng cách sử dụng thiết bị cổng kép, điện dung đầu vào sẽ giảm, do đó làm cho thiết bị
hữu ích trong các ứng dụng khuếch đại RF tần số cao. Một ưu điểm khác của cổng kép
sắp xếp là nó cho phép đầu vào điều khiển khuếch đại tự động (AGC) trong bộ khuếch đại RF.
Một ứng dụng khác được trình bày trong Hoạt động ứng dụng trong đó độ lệch trên cổng thứ
hai được sử dụng để điều chỉnh đường cong độ dẫn điện.
D D HÌNH 8–43
MOSFET kênh n cổng kép

G1 G1 biểu tượng.
G2 G2
S S
(a) D-MOSFET (b) MOSFET điện tử
PHẦN 8–5 1. Kể tên hai loại MOSFET cơ bản.

KIỂM TRA
2. Nếu điện áp cổng tới nguồn trong E-MOSFET kênh n được đặt dương hơn, thì
dòng xả tăng hay giảm?
3. Nếu điện áp cổng tới nguồn trong MOSFET suy giảm kênh n được điều chỉnh âm hơn
Vì vậy, dòng xả tăng hay giảm?
8–6 ĐẶC ĐIỂM VÀ THÔNG SỐ MOSFET
Phần lớn các cuộc thảo luận liên quan đến các đặc tính và tham số của JFET đều được áp dụng
ngang bằng với MOSFET. Trong phần này, các tham số MOSFET sẽ được thảo luận.
Thảo luận và áp dụng các tham số MOSFET Mô tả

đường cong đặc tính truyền E-MOSFET
• Tính toán dòng điện tiêu hao bằng phương trình đường cong • Sử dụng E-MOSFET
bảng dữliệu
Mô tả đường cong đặc tính truyền D-MOSFET
• Tính toán dòng xả bằng phương trình đường cong
Thảo luận về các biện pháp phòng ngừa khi xử lý MOSFET
• Giải thích tại sao phải xử lý MOSFET đúng cách • Liệt kê các biện pháp phòng ngừa
Đặc tính truyền E-MOSFET
E-MOSFET chỉ sử dụng tính năng tăng cường kênh. Vì vậy, một thiết bị kênh n yêu cầu
điện áp cổng tới nguồn dương và thiết bị kênh p yêu cầu điện áp cổng tới nguồn âm
Vôn. Hình 8–44 cho thấy các đường cong đặc tính truyền chung của cả hai loại
=
E-MOSFET. Như bạn có thể thấy, không có dòng thoát khi VGS 0. Do đó,
E-MOSFET không có tham số IDSS đáng kể , cũng như JFET và D-MOSFET.
Cũng lưu ý rằng lý tưởng nhất là không có dòng xả cho đến khi VGS đạt đến một giá trị khác 0 nhất định
được gọi là điện áp ngưỡng, VGS(th).
0 VGS(th) –V GS VGS(th) 0
+VGS
HÌNH 8–44
Đường cong đặc tính truyền chung E-MOSFET.
Phương trình đường cong đặc tính truyền parabol của E-MOSFET khác
so với JFET và D-MOSFET vì đường cong bắt đầu ở VGS(th) chứ không phải
VGS(tắt) trên trục hoành và không bao giờ cắt trục tung. Phương trình cho
Đường cong đặc tính truyền E-MOSFET là

ID K(VGS VGS(th))2
Hằng số K phụ thuộc vào MOSFET cụ thể và có thể được xác định từ
biểu dữ liệu bằng cách lấy giá trị xác định của ID, gọi là ID(on), tại giá trị đã cho của VGS và
thay thế các giá trị vào phương trình 8–4 như được minh họa trong Ví dụ 8–16.
VÍ DỤ 8–16 =
Bảng dữ liệu (xem www.fairchild.com) cho E-MOSFET 2N7002 cung cấp ID (bật) 500 mA
= = 1 V. Xác định dòng xả cho
(tối thiểu) tại VGS 10 V và VGS(th)
VGS = 5V.
ĐẶC ĐIỂM MOSFET CS VÀ PARAME • 419
Giải pháp Đầu tiên, giải tìm K bằng phương trình 8–4.
500 mA 500 mA 2
K =
ID(bật) = =
2 = 6,17 mA>V
(VGS - VGS(th))2 (10V - 1V)2 81 V
=
Tiếp theo, sử dụng giá trị của K, tính ID cho VGS 5 V.
2
ID = K(VGS - VGS(th))2 = (6,17 mA>V )(5V - 1V)2 = 98,7 mA
= = =
Vấn đề liên quan Bảng dữ liệu cho E-MOSFET cung cấp ID(bật) 100 mA ở VGS 8 V và VGS(th) 4 V.
Tìm ID khi VGS = 6 V.
Đặc tính truyền D-MOSFET
Như đã thảo luận trước đây, D-MOSFET có thể hoạt động với cổng dương hoặc cổng âm
điện áp. Điều này được biểu thị trên các đường cong đặc tính truyền chung trong Hình 8–45 cho cả hai
=
MOSFET kênh n và kênh p. Điểm trên đường cong nơi VGS 0 tương ứng với
=
IDSS. Điểm mà ID 0 tương ứng với VGS(tắt). Như với JFET, VGS(tắt) = -VP.
Biểu thức định luật bình phương trong Công thức 8–1 cho đường cong JFET cũng áp dụng cho
Đường cong D-MOSFET, như ví dụ 8–17 minh họa.

HÌNH 8–45
Đường cong đặc tính truyền

chung D-MOSFET.
IDSS IDSS
–VGS +VGS
VGS(tắt) 0 0 VGS(tắt)
VÍ DỤ 8–17 =
Đối với một D-MOSFET nhất định, IDSS 10 mA và VGS(tắt) = -8 V.
(a) Đây là kênh n hay kênh p?
(b) Tính ID tại VGS = -3 V.
(c) Tính ID tại VGS = + 3V.
Giải pháp (a) Thiết bị có VGS âm(tắt); do đó, nó là MOSFET kênh n.

2 2
VGS -3V
(b) = 3,91 mA
ID IDSSa1 - VGS(tắt) b = (10 mA)a1 - -8 Vb
2
+3 V
(c) ID = 18,9 mA
(10 mA)a1 - -8 Vb
= = + 10 V.
Vấn đề liên quan Đối với một D-MOSFET nhất định, IDSS 18 mA và VGS(tắt)
(a) Đây là kênh n hay kênh p?
(b) Xác định ID tại VGS = + 4 V.
(c) Xác định ID tại VGS = -4 V.
Phòng ngừa xử lý
Tất cả các thiết bị MOS đều có thể bị hư hỏng do phóng tĩnh điện (ESD). Bởi vì cổng
của MOSFET được cách ly khỏi kênh thì điện trở đầu vào cực kỳ cao (lý tưởng là
vô hạn). Dòng rò cổng, IGSS, đối với MOSFET điển hình nằm trong phạm vi pA, trong khi
dòng điện ngược cổng đối với JFET điển hình nằm trong phạm vi nA. Điện dung đầu vào là kết quả của
kết cấu cổng cách nhiệt. Điện tích tĩnh quá mức có thể được tích lũy do điện dung đầu vào kết hợp
với điện trở đầu vào rất cao và có thể dẫn đến hư hỏng thiết bị. ĐẾN
tránh thiệt hại từ ESD, cần thực hiện một số biện pháp phòng ngừa nhất định khi xử lý MOSFET:
1. Cẩn thận lấy các thiết bị MOSFET ra khỏi bao bì. Chúng được vận chuyển trong túi xốp dẫn
điện hoặc lá dẫn điện đặc biệt. Thông thường chúng được vận chuyển với một vòng dây
xung quanh các dây dẫn, dây này được loại bỏ ngay trước khi lắp đặt MOSFET vào mạch điện.
2. Tất cả các dụng cụ và bàn kim loại được sử dụng trong lắp ráp hoặc thử nghiệm phải được kết nối với
nối đất (chân tròn hoặc chân thứ ba của ổ cắm điện 110 V trên tường).
3. Cổ tay của người lắp ráp hoặc người xử lý phải được nối với dây nối đất thương mại
dây đeo, có điện trở nối tiếp có giá trị cao để đảm bảo an toàn. Điện trở ngăn chặn việc
vô tình tiếp xúc với điện áp gây chết người.
4. Không bao giờ tháo thiết bị MOS (hoặc bất kỳ thiết bị nào khác) khỏi mạch điện
trong khi nguồn đang bật.
5. Không cấp tín hiệu cho thiết bị MOS khi nguồn điện một chiều đang tắt.
PHẦN 8–6 1. Sự khác biệt chính trong cấu tạo của D-MOSFET và E-MOSFET là gì?
KIỂM TRA
2. Kể tên hai tham số của E-MOSFET không được chỉ định cho D-MOSFET?
3. ESD là gì?
Xu hướng MOSFET 8–7
Ba cách để phân cực MOSFET là phân cực bằng 0, phân cực chia điện áp và phản hồi thoát nước
Thiên kiến. Xu hướng rất quan trọng trong bộ khuếch đại FET mà bạn sẽ nghiên cứu trong chương tiếp theo.
Mô tả và phân tích các mạch phân cực MOSFET Phân tích
độ lệch E-MOSFET • Thảo luận và
phân tích độ lệch của bộ chia điện áp • Thảo luận và phân tích độ lệch phản hồi
cống
Phân tích độ lệch D-MOSFET
• Thảo luận và phân tích độ lệch bằng 0

MOSFET BIASI NG • 421
Xu hướng MOSFET điện tử
Vì E-MOSFET phải có VGS lớn hơn giá trị ngưỡng nên không thể sử dụng VGS(th), độ lệch
bằng 0. Hình 8–46 cho thấy hai cách phân cực E-MOSFET (D-MOSFET cũng có thể được phân
cực bằng các phương pháp này). Thiết bị kênh n được sử dụng cho mục đích minh họa.
Trong cách sắp xếp sai lệch bộ chia điện áp hoặc phản hồi cực máng, mục đích là làm
cho điện áp cổng dương hơn nguồn một lượng vượt quá VGS(th).
Các phương trình phân tích độ lệch của bộ chia điện áp trong Hình 8–46(a) như sau:
VGS = một + R2 bVDD

R1 R2
VDS = VDD - IDRD
Ở đâu ID = K(VGS - VGS(th))2 từ Công thức 8–4.
Trong mạch phân cực phản hồi cực máng trong Hình 8–46(b), có dòng điện cổng không đáng kể và
do đó, không có hiện tượng sụt áp trên RG. Điều này làm cho VGS = VDS.
+VDD +VDD HÌNH 8–46
Các sắp xếp sai lệch E-
MOSFET phổ biến.
RD RD
R G
R1
R2
(a) Độ lệch của bộ chia điện áp (b) Độ lệch phản hồi thoát nước
VÍ DỤ 8–18
Xác định VGS và VDS cho mạch E-MOSFET trong Hình 8–47. Giả sử MOSFET cụ thể này có
giá trị tối thiểu ID(on) = 200 mA tại VGS = 4 V và VGS(th) = 2 V.
HÌNH 8–47
VDD
+24V
RD
200
R1 100k
R2 15k
Giải pháp Đối với E-MOSFET trong Hình 8–47, điện áp cổng tới nguồn là
VGS = một
R1 R2
+ R2
bVDD = a 15115
kÆ kÆ b24 V = 3,13 V
Để xác định VDS, trước tiên hãy tìm K bằng cách sử dụng giá trị tối thiểu của ID(on) và giá trị được chỉ định
các giá trị điện áp.
ID(bật) 200 mA 200 mA 2

K = = =
= 50 mA>V
(4V - 2V)2 4V 2
(VGS - VGS(th))2
=
Bây giờ hãy tính ID cho VGS 3.13 V.
ID = K(VGS - VGS(th))2 = (50 mA/V2 )(3,13 V - 2 V)2 )

2
= (50 mA>V (1,13 V)2 = 63,8 mA
Cuối cùng, tính VDS.
VDS = VDD - IDRD = 24 V - (63,8 mA)(200 Æ) = 11,2 V
Vấn đề liên quan Xác định VGS và VDS cho mạch trong Hình 8–47 cho trước ID(on) = 100 mA tại
VGS = 4 V và VGS(th) = 3 V.
VÍ DỤ 8–19
Xác định lượng dòng xả trong Hình 8–48. MOSFET có VGS(th) = 3 V.
HÌNH 8–48
VDD
+15V
RD
RG 4,7k
V. 10 triệu
– +
=
Giải pháp Máy đo chỉ ra VGS 8.5 V. Vì đây là cấu hình phản hồi tiêu hao nên
= =
VDS VGS 8.5V.
VDD - VDS 15V - 8,5V

= = 1,38 mA
ID =
RD 4,7 kÆ
Vấn đề liên quan Xác định ID nếu đồng hồ đo trong Hình 8–48 ghi 5 V.
Độ lệch D-MOSFET
Hãy nhớ lại rằng D-MOSFET có thể hoạt động với giá trị VGS dương hoặc âm . MỘT
=
phương pháp phân cực đơn giản là đặt VGS 0 sao cho tín hiệu xoay chiều tại cổng thay đổi điện áp từ
cổng tới nguồn ở trên và dưới điểm phân cực 0 V này. Một MOSFET có độ lệch bằng 0 được hiển thị trong
= =
Hình 8–49(a). Kể từ VGS 0, ID IDSS như đã chỉ ra. Điện áp thoát tới nguồn là
được thể hiện như sau:
VDS = VDD - IDSSRD
Mục đích của RG là cung cấp đầu vào tín hiệu xoay chiều bằng cách cách ly nó với mặt đất, như
được hiển thị trong Hình 8–49(b). Vì không có dòng điện cổng dc nên RG không ảnh hưởng đến giá trị 0
thiên vị từ cổng tới nguồn.

IGBT • 423
Một D-MOSFET không phân cực.
RD RD
C
VG = 0 V IDSS AC
đầu vào
VGS = 0
R G R G
(Một) (b)
VÍ DỤ 8–20 Xác định điện áp thoát nguồn trong mạch Hình 8–50. MOSFET
bảng dữ liệu cho VGS(off) = -8 V và IDSS = 12 mA.
HÌNH 8–50
VDD
+18V
RD
620
+
VDS
–
R G
10 triệu
= =
Giải pháp Vì ID IDSS 12 mA, điện áp xả tới nguồn là
VDS = VDD - IDSSRD = 18 V - (12 mA)(620 Æ) = 10,6 V
Vấn đề liên quan Tìm VDS trong Hình 8–50 khi VGS(tắt) = -10 V và IDSS = 20 mA.
PHẦN 8–7 1. Đối với D-MOSFET có độ lệch ở VGS 0, dòng xả có bằng 0, IGSS hay IDSS không?
KIỂM TRA
2. Đối với E-MOSFET kênh n có VGS(th) 2 V, VGS phải vượt quá giá trị nào để dẫn điện?
8–8 IGBT
IGBT (transistor lưỡng cực có cổng cách điện) kết hợp các tính năng từ cả hai
MOSFET và BJT giúp nó trở nên hữu ích trong các ứng dụng chuyển mạch điện áp
cao và dòng điện cao. IGBT đã thay thế phần lớn MOSFET và BJT trong nhiều lĩnh vực.
của các ứng dụng này.
Thảo luận về IGBT
• So sánh IGBT với MOSFET và BJT • Xác định ký hiệu IGBT
Mô tả hoạt động của

IGBT • Giải thích cách bật và tắt IGBT • Thảo luận và phân tích độ
lệch phản hồi cống • Mô tả mạch tương đương IGBT
Người sưu tầm IGBT là thiết bị có đặc tính dẫn điện đầu ra của BJT nhưng
điện áp được điều khiển giống như MOSFET; nó là một sự lựa chọn tuyệt vời cho nhiều điện áp cao
chuyển đổi ứng dụng. IGBT có ba thiết bị đầu cuối: cổng, bộ thu và bộ phát. Một
Cổng ký hiệu mạch chung được hiển thị trong Hình 8–51. Như bạn có thể thấy, nó tương tự như BJT
ngoại trừ có một thanh phụ tượng trưng cho cấu trúc cổng của MOSFET chứ không phải
hơn là một cơ sở.
IGBT có đặc tính đầu vào MOSFET và đặc tính đầu ra BJT. BJT là
Bộ phát
có khả năng tạo dòng điện cao hơn FET, nhưng MOSFET không có dòng điện cổng vì
HÌNH 8–51 kết cấu cổng cách nhiệt. IGBT thể hiện điện áp bão hòa thấp hơn MOSFET và
Ký hiệu của IGBT (transistor

có cùng điện áp bão hòa như BJT. IGBT vượt trội hơn MOSFET ở một số điểm
các ứng dụng vì chúng có thể xử lý điện áp từ bộ thu đến bộ phát cao vượt quá 200 V
lưỡng cực có cổng cách điện).
và thể hiện điện áp bão hòa ít hơn khi chúng ở trạng thái bật. IGBT vượt trội hơn
BJT trong một số ứng dụng vì chúng có thể chuyển đổi nhanh hơn. Về tốc độ chuyển đổi,
MOSFET chuyển đổi nhanh nhất, sau đó là IGBT, tiếp theo là BJT, chậm nhất. Một vị tướng
so sánh IGBT, MOSFET và BJT được đưa ra trong Bảng 8–1.
BẢNG 8 –1
ĐẶC TRƯNG IGBT MOSFET BJT
So sánh một số tính năng
Loại ổ đĩa đầu vào Vôn Vôn Hiện hành
của thiết bị để chuyển đổi ứng dụng.
Kháng đầu vào Cao Cao Thấp
Tần số hoạt động Trung bình Cao Thấp
Tốc độ chuyển đổi Trung bình Nhanh (ns) Chậm (ms)
Điện áp bão hòa Thấp Cao Thấp
Người sưu tầm

Hoạt động
IGBT được điều khiển bởi điện áp cổng giống như MOSFET. Về cơ bản, IGBT có thể
được coi là một BJT được điều khiển bằng điện áp nhưng có tốc độ chuyển mạch nhanh hơn. Bởi vì nó là
được điều khiển bằng điện áp trên cổng cách điện, IGBT về cơ bản không có dòng điện đầu vào và
Cổng không tải nguồn lái xe. Một mạch tương đương đơn giản hóa cho IGBT được hiển thị trong
Hình 8–52. Phần tử đầu vào là MOSFET và phần tử đầu ra là một bóng bán dẫn lưỡng cực. Khi điện áp
cổng đối với bộ phát nhỏ hơn điện áp ngưỡng,

Bộ phát
Vthresh, thiết bị đã tắt. Thiết bị được bật bằng cách tăng điện áp cổng lên mức
HÌNH 8–52 giá trị vượt quá điện áp ngưỡng.
Cấu trúc npnp của IGBT tạo thành một bóng bán dẫn ký sinh và một bóng bán dẫn ký sinh vốn có
Mạch tương đương đơn giản cho
IGBT. điện trở bên trong thiết bị, như thể hiện bằng màu đỏ trong Hình 8–53. Những thành phần ký sinh này
không có tác dụng trong quá trình hoạt động bình thường. Tuy nhiên, nếu dòng cực góp tối đa là
vượt quá trong những điều kiện nhất định, bóng bán dẫn ký sinh, Qp có thể bật. Nếu Qp bật, nó
HÌNH 8–53 Người sưu tầm
Các thành phần ký sinh của IGBT

Yếu tố ký sinh
điều đó có thể gây ra tình trạng tắc nghẽn.
Q1
Cổng Qp
ký sinh
bóng bán dẫn ký sinh
sức chống cự
Bộ phát
XỬ LÝ SỰ CỐ • 425
kết hợp hiệu quả với Q1 để tạo thành một phần tử ký sinh, như trong Hình 8–53, trong
tình trạng chốt có thể xảy ra. Trong chế độ chốt, thiết bị sẽ tiếp tục hoạt động và không thể điều khiển được
bằng điện áp cổng. Có thể tránh bị kẹt bằng cách luôn hoạt động trong giới hạn quy định của thiết bị.
PHẦN 8–8 1. IGBT là viết tắt của từ gì?
KIỂM TRA
2. Lĩnh vực ứng dụng chính của IGBT là gì?
3. Nêu ưu điểm của IGBT so với MOSFET nguồn.
4. Nêu ưu điểm của IGBT so với BJT công suất.
5. Chốt khóa là gì?
KHẮC PHỤC SỰ CỐ 8–9
Trong phần này, một số lỗi thường gặp có thể gặp trong mạch FET và
nguyên nhân có thể xảy ra cho từng lỗi sẽ được thảo luận.
Khắc phục sự cố mạch FET Xác
định lỗi trong mạch JFET tự phân cực Xác định lỗi
trong mạch MOSFET
• Khắc phục sự cố D-MOSFET có độ lệch bằng 0 • Khắc phục sự cố E-MOSFET
với độ lệch của bộ chia điện áp
Các phần được chọn của Chương 18 có thể được giới thiệu như một phần của phạm vi khắc phục sự
cố này hoặc, tùy chọn, toàn bộ Chương 18 có thể được đề cập sau hoặc không hề.
Lỗi trong mạch JFET tự phân cực
Triệu chứng 1: VD VDD Đối với tình trạng này, dòng xả phải bằng 0 vì có
không có hiện tượng sụt áp trên RD, như minh họa trong Hình 8–54(a). Như trong bất kỳ mạch nào, nó là tốt
thực hành khắc phục sự cố để trước tiên kiểm tra các sự cố rõ ràng như kết nối hở hoặc kết nối kém
cũng như điện trở bị cháy. Tiếp theo, ngắt nguồn và đo điện trở nghi ngờ
để mở. Nếu những điều này ổn thì JFET có thể bị hỏng. Bất kỳ lỗi nào sau đây đều có thể gây ra
triệu chứng này:
1. Không có kết nối mặt đất tại RS
2. RS mở
3. Mở đầu nối dây cống
4. Kết nối dẫn nguồn mở
5. FET mở bên trong giữa cống và nguồn
Triệu chứng 2: VD Ít hơn Đáng kể so với Bình thường Đối với tình trạng này, trừ khi nguồn cung cấp
điện áp thấp hơn mức cần thiết thì dòng xả phải lớn hơn bình thường vì
HÌNH 8–54 +VDD +VDD

Hai triệu chứng trong mạch JFET tự
phân cực.
Mã số = 0 RD RD
VD ít
+VDD hơn
bình thường
R G RS R G RS
(a) Triệu chứng 1: Điện áp xả (b) Triệu chứng 2: Điện áp xả ít hơn

bằng điện áp nguồn hơn bình thường
thả qua RD là quá nhiều. Hình 8–54(b) chỉ ra tình huống này. Triệu chứng này có thể do bất
kỳ nguyên nhân nào sau đây gây
ra: 1. Mở RG
2. Dẫn cổng mở
3. FET mở nội bộ tại cổng
Bất kỳ lỗi nào trong ba lỗi này sẽ làm cho vùng cạn kiệt trong JFET biến mất và kênh mở
rộng để dòng thoát chỉ bị giới hạn bởi RD, RS và điện trở kênh nhỏ.
Lỗi trong mạch D-MOSFET và E-MOSFET
Một lỗi khó phát hiện là khi cổng mở trong D-MOSFET không phân cực. Trong D-MOSFET không
phân cực, điện áp cổng tới nguồn lý tưởng vẫn bằng 0 khi xảy ra hở mạch trong mạch cổng;
do đó, dòng xả không thay đổi và độ lệch có vẻ bình thường, như được biểu thị trong Hình
8–55. Tuy nhiên, điện tích tĩnh do mở có thể khiến ID hoạt động không bình thường.
HÌNH 8–55 +VDD +VDD
Lỗi hở trong mạch cổng của D-MOSFET
không gây ra thay đổi ID.

RD RD
– + – +
R G MỞ
(a) Hoạt động bình thường (b) Mạch cổng mở (có thể là
bên ngoài hoặc bên trong)
Trong mạch E-MOSFET có độ lệch của bộ chia điện áp, R1 mở làm cho điện áp cổng bằng 0.
Điều này làm cho bóng bán dẫn tắt và hoạt động giống như một công tắc mở vì cần có điện
áp ngưỡng cổng tới nguồn lớn hơn 0 để bật thiết bị. Điều kiện này được minh họa trong Hình
8–56(a). Nếu R2 mở, cổng ở mức +VDD và điện trở kênh rất thấp nên thiết bị gần như là một
công tắc đóng. Dòng xả chỉ bị giới hạn bởi RD. Điều kiện này được minh họa trong Hình 8–
56(b).
HOẠT ĐỘNG ỨNG TUYỂN Y • 427
Lỗi trong mạch E-MOSFET với
độ lệch của bộ chia điện áp.

R1 MỞ RD R1 RD
+VDD ≈ 0V
+VDD
TẮT TRÊN
R2 R2 MỞ
(Một) (b)

Các mạch tệp này nằm trong thư mục Bài tập khắc phục sự cố trên trang web đồng hành.
Mở từng tệp và xác định xem mạch có hoạt động tốt không. Nếu nó không hoạt động bình
thường, hãy xác định lỗi.
PHẦN 8–9
1. Trong mạch JFET tự phân cực, điện áp thoát bằng VDD. Nếu JFET ổn thì sao?
KIỂM TRA
những lỗi có thể xảy ra khác?
2. Tại sao dòng xả không thay đổi khi xảy ra hở mạch trong mạch cổng của một
mạch D-MOSFET không phân cực?
3. Nếu cổng của E-MOSFET bị chập mạch xuống đất trong mạch có bộ chia điện áp
thiên vị, điện áp cống là gì?
Hoạt động ứng dụng: Mạch cảm biến pH
Ứng dụng này liên quan đến thiết bị điện tử trong cơ sở xử lý nước thải.
Hệ thống kiểm soát lượng thuốc thử axit và bazơ được thêm vào nước thải để trung hòa
nó. Sơ đồ hệ thống pH trung hòa nước thải được thể hiện trên Hình 8–57. Hệ thống
đo và kiểm soát độ pH của nước, là thước đo mức độ axit hoặc kiềm. Thang đo pH dao
động từ 0 đối với axit mạnh nhất đến 7 đối với dung dịch trung tính và lên đến 14 đối
với các bazơ mạnh nhất (ăn da). Thông thường, độ pH của nước thải dao động từ lớn hơn
2 đến nhỏ hơn 11. Độ pH của nước được đo bằng đầu dò cảm biến ở đầu vào và đầu ra của
bể. Bộ xử lý và bộ điều khiển sử dụng đầu vào từ mạch cảm biến pH để điều chỉnh
lượng axit hoặc bazơ được đưa vào bể trung hòa. Độ pH ở đầu ra của bể làm mịn phải là
7.
nguồn điện
một chiều
Bộ xử lý
Mạch cảm
và
biến pH
bộ điều khiển
Axit Căn cứ
(ăn da)
Đầu dò cảm biến pH
Rác thải
Bể trung hòa Bể làm mịn
trong nước
Nước
ngoài
HÌNH 8–57
Hệ thống trung hòa pH nước thải đơn giản.
Thông thường, việc xử lý nước thải được thực hiện theo ba bước như sau:
• Xử lý sơ cấp Thu thập, sàng lọc và bảo quản ban đầu • Xử lý

thứ cấp Loại bỏ chất rắn và phần lớn các chất gây ô nhiễm bằng cách sử dụng
bộ lọc, đông tụ, keo tụ và màng
• Xử lý bậc ba Đánh bóng, điều chỉnh độ pH, xử lý carbon để loại bỏ mùi vị
và khử mùi, khử trùng và bảo quản tạm thời để cho phép chất khử trùng
làm việc
Trong ứng dụng này, chúng tôi đang tập trung vào quá trình điều chỉnh độ pH ở cấp ba
giai đoạn điều trị.
Mạch cảm biến
Có ba mạch cảm biến pH giống hệt nhau, một mạch cho mỗi đầu vào/đầu ra được nêu trong
Hình 8–57. Cảm biến pH tạo ra một điện áp nhỏ (mV) tỷ lệ thuận với độ pH của
nước mà nó ngâm trong đó. Cảm biến pH tạo ra điện áp âm nếu nước bị
có tính axit, không có điện áp nếu nó trung tính và điện áp dương nếu nó là bazơ. Đầu ra cảm biến
đi đến cổng của mạch MOSFET, khuếch đại điện áp cảm biến để xử lý
bởi bộ điều khiển kỹ thuật số.
Hình 8–58 cho thấy đầu dò cảm biến pH và biểu đồ điện áp đầu ra so với pH.
Hình 8–59 là mạch cảm biến sử dụng MOSFET kênh n cổng kép BF998. Một biến trở trong cống của MOSFET được sử
dụng để hiệu chỉnh mạch sao cho mỗi mạch trong số ba mạch cảm biến tạo ra cùng một điện áp đầu ra cho một giá
trị pH nhất định.
1. Xác định điện áp cảm biến gần đúng cho độ pH bằng 8.

2. Xác định điện áp cảm biến gần đúng cho độ pH bằng 3.
Bảng dữ liệu một phần cho BF998 D-MOSFET được hiển thị trong Hình 8–60. Trong ứng dụng
này, MOSFET được sử dụng làm bộ khuếch đại dc. Hãy nhớ lại rằng D-MOSFET có thể hoạt động với
Cảm biến V (mV)
600
400
200
–200
–400
–600 pH
1 2 3 4 5 6 7 8 9 10 11 12 13 14
HÌNH 8–58
Cảm biến pH và biểu đồ pH so với điện áp đầu ra.
+12V
R3
100
R4
R1 100k
620
VOUT
cảm biến pH
BF998
Cảm biến R
Cảm biến V R2
100k
HÌNH 8–59
Mạch cảm biến pH.

HÌNH 8–60
Xếp hạng tối đa tuyệt đối
Bảng dữ liệu một phần cho BF998
Tamb = 25C, trừ khi có quy định khác
MOSFET. Bảng dữ liệu lịch sự của
Tham số Điều kiện kiểm tra Biểu tượng Giá trị Đơn vị
Vishay Intertech, Inc. Điện áp cực tiêu tán VDS 12 V.

Dòng điện xả 30 ma
Cổng 1/Cổng 2 - nguồn dòng đỉnh ID ±IG1/ 10 ma
Cổng 1/Cổng 2 - nguồn điện áp G2SM ±VG1S/G2S V.
Tổng tản quyền lực Nhiệt độ ≤ 60 C Ptot 7 200 mW
Nhiệt độ kênh TCh 150 C
Phạm vi nhiệt độ lưu trữ C

Tstg –65 đến +150
Đặc điểm điện DC
Tamb = 25C, trừ khi có quy định khác

Tham số Điều kiện kiểm tra Kiểu Ký hiệu Kiểu tối thiểu Đơn vị tối đa
Cống - nguồn ID = 10 A, V.
V(BR)DS 12
sự cố điện áp –VG1S = –VG2S = 4 V
Cổng 1 - nguồn ±IG1S = 10 mA, ±V(BR)G1SS 7 14V
sự cố điện áp VG2S = VDS = 0
Cổng 2 - nguồn ±IG2S = 10 mA, 14V
±V(BR)G2SS 7
sự cố điện áp VG1S = VDS = 0
Cổng 1 - nguồn ±IG1SS 50 nA
±VG1S = 5V,
dòng điện rò rỉ VG2S = VDS = 0
Cổng 2 - nguồn ±IG2SS 50 nA
±VG2S = 5V,
dòng điện rò rỉ VG1S = VDS = 0
Dòng điện xả BF998/BF998R/ IDSS 4 18 mA
VDS = 8V, VG1S = 0,
G2S = 4 V
VG2S BF998RW
BF998A/BF998RA/ IDSS 4 10,5 mA
BF998RAW
BF998B/BF998RB/ IDSS 9,5 18 mA
BF998RBW
Cổng 1 - nguồn VDS = 8V, VG2S = 4V, –VG1S(TẮT) 1,0 2,0 V
điện áp cắt ID = 20 A
Cổng 2 - nguồn VDS = 8V, VG1S = 0, –VG2S(TẮT) 0,6 1,0 V
điện áp cắt ID = 20 A
Đặc điểm điện AC
VDS = 8 V, ID = 10 mA, VG2S = 4 V, f = 1 MHz , Tamb = 25C, trừ khi có quy định khác
Tham số Điều kiện kiểm tra Ký hiệu Kiểu tối thiểu Đơn vị tối đa
Chuyển tiếp chuyển tiếp y21s 21 24 bệnh đa xơ cứng
Điện dung đầu vào cổng 1 Cissg1 2,1 2,5 pF

Điện dung đầu vào cổng 2 VG1S = 0, VG2S = 4 V Cissg2 1,1 pF
chéo 25 fF
Điện dung phản hồi
Điện dung đầu ra coss 1,05 pF
Tăng sức mạnh GS = 2 mS, GL = 0,5 mS, f = 200 MHz Gps 28 dB
GS = 3,3 mS, GL = 1 mS, f = 800 MHz Gps 16,5 20 40 dB
phạm vi AGC VG2S = 4 đến –2 V, f = 800 Gps dB
Con số tiếng ồn MHz GS = 2 mS, GL = 0,5 mS, f = 200 F 1,0 dB
MHz GS = 3,3 mS, GL = 1 mS, f = 800 MHz F 1,5 dB
20
3V
VDS= 8V 6V
2V
16 5V
4V 1V
12
số 8
( mA )
Dòng
4 0
xả
–
I
VG2S=–1V
0
–0,8 –0,4 0,0 0,4 0,8 1.2
12816 VG1S – Điện áp nguồn cổng 1 ( V )

cả điện áp cổng dương và âm, khiến nó trở nên lý tưởng cho ứng dụng cụ thể này, nơi điện áp đầu
vào có thể có một trong hai cực. Biểu đồ trong Hình 8–60 cho thấy đường cong độ dẫn phụ thuộc vào
giá trị điện áp trên cổng thứ hai, trong thiết kế cụ thể này, được đặt ở mức 6 V bởi bộ chia điện
áp R1 -R2 . Đầu vào từ cảm biến được áp dụng cho cổng đầu tiên.
3. Độ truyền dẫn (độ truyền qua) điển hình được chỉ định cho BF998 là gì?
4. Nếu điện áp từ nguồn đến nguồn là 10 V, hãy xác định mức tiêu hao tối đa cho phép
hiện hành.
5. Nếu một cổng được thiên về 1 V thì ID là bao nhiêu khi cổng còn lại là 0 V?
Mô phỏng
Mạch cảm biến pH được mô phỏng trong Multisim và kết quả của một loạt điện áp đầu vào cảm biến được
hiển thị trong Hình 8–61. Cảm biến được mô hình hóa như một nguồn DC nối tiếp với điện trở trong.
Lưu ý rằng đầu ra của mạch tăng khi đầu vào cảm biến giảm. Bộ biến trở R3 được sử dụng để hiệu
chỉnh từng mạch trong số ba mạch cảm biến sao cho chúng có điện áp đầu ra giống hệt nhau đối với
điện áp đầu vào cảm biến nhất định.
6. Nếu đầu ra của mạch cảm biến là 7 V thì dung dịch là axit, trung tính hay bazơ
(ăn da)?
7. Vẽ đồ thị VOUT so với pH cho mỗi phép đo trong Hình 8–61.
Mô phỏng mạch cảm biến pH bằng phần mềm Multisim của bạn. Đo điện áp đầu ra cho Vsensor = 50 mV,
Vsensor = 150 mV và Vsensor = -25 mV.
Cảm biến V VOUT
300 mV
200 mV
100 mV
0 mV
-100 mV
-200 mV
-300 mV
-400 mV
HÌNH 8–61
Kết quả mô phỏng mạch cảm biến pH.

Tạo nguyên mẫu và thử nghiệm
Bây giờ mạch đã được mô phỏng, mạch nguyên mẫu được xây dựng và thử nghiệm. Nguồn điện áp một chiều có
thể được sử dụng để cung cấp điện áp đầu vào cho cảm biến. Sau khi mạch được thử nghiệm thành công trên bảng
mạch nguyên mẫu, nó đã sẵn sàng để được hoàn thiện trên bảng mạch in.
Để xây dựng và kiểm tra một mạch tương tự, hãy chuyển đến Thí nghiệm 8 trong sách hướng dẫn thực hành
của bạn (Bài tập thí nghiệm dành cho thiết bị điện tử của David Buchla và Steven Wetterling).
Bảng mạch
Mạch cảm biến pH được triển khai trên bảng mạch in như trong Hình 8–62.
Mỗi mạch giám sát một trong ba cảm biến pH trong hệ thống. Lưu ý rằng một bộ chia điện áp
duy nhất cung cấp 6 V cho cổng thứ hai của mỗi bóng bán dẫn.
8. Kiểm tra độ chính xác của bảng mạch in bằng cách so sánh với sơ đồ
trong Hình 8–59.
9. Xác định các kết nối ở mặt sau của bo mạch.
10. Dán nhãn cho từng chân đầu vào và đầu ra theo chức năng.
Nguồn Làm khô hạn
1 2
4 3
Cổng 1 Cổng 2
HÌNH 8–62
Bo mạch cảm biến pH.
Hiệu chuẩn và kiểm tra
Bước đầu tiên là hiệu chỉnh từng mạch trong số ba mạch để có độ pH bằng 7. Sử dụng dung dịch
thử nghiệm trung tính đã biết trong thùng chứa đặt các cảm biến, bộ biến trở được điều chỉnh
(nếu cần) để tạo ra cùng một điện áp đầu ra cho mỗi mạch. Trong trường hợp này nó là 4,197
V, như trong Hình 8–63.
Bước tiếp theo là thay dung dịch trung tính bằng dung dịch có tính axit đã biết trước.
độ pH. Tất cả các mạch phải tạo ra cùng một điện áp trong phạm vi dung sai xác định. Cuối
cùng, sử dụng dung dịch cơ bản có độ pH đã biết để đo điện áp đầu ra. Một lần nữa, tất cả
họ nên đồng ý.
Dung dịch trung tính
+12V
HÌNH 8–63
Hiệu chuẩn và kiểm tra mạch cảm biến pH.

TỔNG HỢP CÁC TỔNG HỢP TÁC DỤNG TRƯỜNG
JFETS
■ Điểm nối pn cổng-nguồn phải được phân cực ngược.

JFET
■ ID kiểm soát VGS .

■ Giá trị của VDS mà tại đó ID trở thành không đổi chính là điện áp ngắt.
Cổng Cổng
■ Giá trị của VGS mà tại đó ID trở thành 0 là điện áp cắt, VGS(off ).
■ IDSS là dòng tiêu hao khi VGS 0.
■ Đặc tính chuyển giao:

Nguồn Nguồn
kênh n kênh p
2
VGS
ID IDSSa1 - VGS(tắt) b
■ Độ dẫn truyền thuận:
VGS
gm
= gm0 a1 - VGS(tắt) b
2IDSS
gm0 =
ƒVGS(tắt )ƒ
MOSFET điện tử
Chỉ hoạt động ở chế độ nâng cao.

D-MOSFET
Làm khô hạn Làm khô hạn ■ VGS phải vượt quá VGS(th).
■ Chế độ nâng cao:
Cổng Cổng
kênh n: VGS dương
kênh p: VGS âm

Nguồn n Nguồn
kênh kênh p
■ Giá trị của VGS mà ID bắt đầu là điện áp ngưỡng, VGS(th).
ID = K(VGS - VGS(th))2
■ K trong công thức có thể được tính bằng cách thay thế các giá trị biểu dữ liệu ID(on)
đối với ID và VGS tại đó ID(on) được chỉ định cho VGS.
D-MOSFETS
Có thể được vận hành ở chế độ cạn kiệt hoặc tăng cường. VGS có thể phân
MOSFET điện tử cực khi bị sai lệch ở VGS 0 V.
■ Chế độ cạn kiệt:
kênh n: VGS âm
Cổng Cổng
kênh p: VGS dương

■ Chế độ nâng cao:
Nguồn n Nguồn p
kênh kênh
kênh n: VGS dương
kênh p: VGS âm
TÓM TẮT • 435
■ Giá trị của VGS mà tại đó ID trở thành 0 là điện áp cắt, VGS(off ).
■ IDSS là dòng tiêu hao khi VGS 0.
2
VGS
ID IDSSa1 - VGS(tắt) b
IGBT
■ Điều khiển điện áp giống như MOSFET

Người sưu tầm
■ Đặc tính đầu ra giống như BJT
■ Ba thiết bị đầu cuối: cổng, bộ thu, bộ phát

Cổng
Bộ phát
FET BIASING (Cực điện áp và hướng dòng điện đảo ngược cho kênh p)
JFET VDD MOSFET điện tử

D-MOSFET
+VDD +VDD +VDD +VDD +VDD
RD
RD
RD R G RD
RD
NHẬN DẠNG
RD
R1
R1
VG = 0 R G
VG = 0 IDSS
R G
LÀ RS R2 R G
NỐT RÊ R2
–+ RS –+
–VEE
Phản hồi xả Độ lệch phân áp Không thiên vị
Tự thiên vị Độ lệch phân áp Xu hướng nguồn
hiện tại
Thiên kiến
BẢN TÓM TẮT
Phần 8–1 • Transistor hiệu ứng trường là thiết bị đơn cực (chất mang một điện tích).
• Ba thiết bị đầu cuối FET là nguồn, cống và cổng.
• JFET hoạt động với mối nối pn phân cực ngược (gate-to-source).
• Điện trở đầu vào cao của JFET là do đường nối cổng-nguồn phân cực ngược.
• Độ lệch ngược của JFET tạo ra vùng cạn kiệt trong kênh, do đó làm tăng kênh
sức chống cự.
Phần 8–2 • Đối với JFET kênh n, VGS có thể thay đổi từ 0 đến điểm cắt, VGS(tắt). Đối với JFET kênh p, VGS có
thể thay đổi từ 0 dương đến VGS(tắt ).
• IDSS là dòng thoát không đổi khi VGS 0. Điều này đúng cho cả JFET và D-MOSFET. • FET được gọi là
thiết bị bình phương vì mối quan hệ của ID với bình phương của một số hạng
chứa VGS.
Phần 8–3 • Độ lệch điểm giữa của JFET là ID IDSS 2, thu được
> bằng cách thiết lập VGS(tắt ) > 3.4.
VGS • Điểm Q trong JFET có độ lệch phân áp ổn định hơn so với JFET tự phân cực. • Độ lệch
nguồn hiện tại làm tăng tính ổn định của JFET tự phân cực.
Mục 8–4 • JFET được sử dụng làm điện trở thay đổi sẽ bị sai lệch trong vùng ohm. •
Để phân cực trong vùng ohmic, ID phải nhỏ hơn nhiều so với IDSS. •
Điện áp cổng điều khiển RDS trong vùng ohmic. • Khi
JFET bị sai lệch tại điểm gốc (VDS 0, ID 0), điện trở kênh ac được điều khiển bởi điện áp cổng.
Phần 8–5 • MOSFET khác với JFET ở chỗ cổng của MOSFET được cách ly với kênh bằng một lớp
Lớp SiO2 , trong khi cổng và kênh trong JFET được phân tách bằng một điểm nối pn.
• MOSFET cạn kiệt (D-MOSFET) có thể hoạt động với cổng tới 0, dương hoặc âm
điện áp nguồn.
• D-MOSFET có một kênh vật lý giữa cực máng và nguồn. • Đối với D-MOSFET
kênh n, các giá trị âm của VGS tạo ra chế độ cạn kiệt và giá trị dương
các giá trị tạo ra chế độ nâng cao.
• MOSFET cải tiến (E-MOSFET) không có kênh vật lý. • Không giống như
JFET và D-MOSFET, E-MOSFET không thể hoạt động với VGS 0 V. • Một kênh được tạo ra
trong E-MOSFET bằng cách áp dụng VGS lớn hơn ngưỡng
giá trị, VGS(th).
Mục 8–6 • E-MOSFET không có tham số IDSS . Nó cực kỳ nhỏ nếu được chỉ định (lý tưởng là 0).
• E-MOSFET kênh n có VGS(th) dương. E-MOSFET kênh p có VGS(th) âm. • Đường cong đặc tính truyền của
D-MOSFET giao với trục ID dọc . • Đường cong đặc tính truyền của E-MOSFET không
giao nhau với trục ID . • Tất cả các thiết bị MOS đều có thể bị hư hỏng do phóng
tĩnh điện (ESD).
Mục 8–7 • Độ lệch điểm giữa của D-MOSFET là ID IDSS thu được bằng cách đặt VGS 0.
• Cổng của D-MOSFET không phân cực là 0 V do có điện trở nối đất lớn. • E-MOSFET
phải có VGS lớn hơn giá trị ngưỡng.
Phần 8–8 • Transistor lưỡng cực có cổng cách điện (IGBT) kết hợp các đặc tính đầu vào của MOSFET với các đặc
tính đầu ra của BJT.
• IGBT có ba thiết bị đầu cuối: bộ phát, cổng và bộ thu. •
IGBT được sử dụng trong các ứng dụng chuyển mạch điện áp cao.
Phần 8–9 • Khó phát hiện cổng mở trong D-MOSFET phân cực 0 vì cổng thường ở 0 V; tuy nhiên, hành vi thất thường có
thể xảy ra.
• Cổng mở rất dễ được phát hiện trong E-MOSFET vì cổng thường ở điện áp khác
hơn 0V
ĐIỀU KHOẢN QUAN TRỌNG Các thuật ngữ chính và các thuật ngữ in đậm khác trong chương này được định nghĩa trong phần chú giải thuật ngữ cuối sách.
Sự suy giảm Trong MOSFET, quá trình loại bỏ hoặc làm cạn kiệt kênh mang điện và do đó làm giảm độ
dẫn của kênh.
Drain Một trong ba cực của FET tương tự như cực thu của BJT.
Cải tiến Trong MOSFET, quá trình tạo kênh hoặc tăng độ dẫn của kênh bằng cách bổ sung các hạt mang
điện.
Cổng Một trong ba cực của FET tương tự như đế của BJT.
CÂU HỎI HÀNH ĐỘNG MẠCH • 437
Transistor lưỡng cực có cổng cách điện IGBT; một thiết bị kết hợp các tính năng của MOSFET và
BJT và được sử dụng chủ yếu cho các ứng dụng chuyển mạch điện áp cao.
Transistor hiệu ứng trường JFET Junction; một trong hai loại bóng bán dẫn hiệu ứng trường chính.
MOSFET Transistor hiệu ứng trường bán dẫn oxit kim loại; một trong hai loại FET chính;
đôi khi được gọi là IGFET cho FET cổng cách điện.
Vùng Ohmic Phần của đường cong đặc tính FET nằm bên dưới điểm chụm trong đó Ohm
luật áp dụng.
Điện áp ngắt Giá trị điện áp thoát nguồn của FET tại đó dòng thoát
trở nên không đổi khi điện áp cổng tới nguồn bằng không.
Nguồn Một trong ba cực của FET tương tự như cực phát của BJT.
Độ dẫn điện (gm) Tỷ lệ giữa sự thay đổi dòng thoát với sự thay đổi điện áp từ cổng tới nguồn trong
FET.
CÔNG THỨC CHÍNH
2
VGS
8–1 Đặc tính truyền JFET/D-MOSFET
ID IDSSa1 VGS(tắt) b
VGS
8–2 Độ dẫn điện
gm gm0 a1 VGS(tắt) b
2IDSS
8–3 gm0
Độ dẫn điện ở VGS 0
ƒVGS(tắt )ƒ
8–4 ID K(VGS VGS(th))2 Đặc tính truyền E-MOSFET
1. JFET luôn hoạt động với mối nối pn cổng-nguồn phân cực ngược.
2. Điện trở kênh của JFET là không đổi.
3. Điện áp cổng tới nguồn của JFET kênh n phải âm.
4. ID trở thành 0 ở điện áp ngắt.
5. VGS không ảnh hưởng đến ID.
6. VGS(off ) và VP luôn có độ lớn bằng nhau nhưng ngược cực tính.
7. JFET là một thiết bị định luật bình phương vì biểu thức toán học của đặc tính truyền của nó
đường cong địa chất.
8. Độ dẫn điện thuận là sự thay đổi điện áp thoát đối với một sự thay đổi nhất định của điện áp cổng.
9. Các tham số gm và yfs giống nhau.
10. D-MOSFET có thể hoạt động ở hai chế độ.
11. E-MOSFET hoạt động ở chế độ cạn kiệt.
12. D-MOSFET có kênh vật lý và E-MOSFET có kênh cảm ứng.
13. ESD là thiết bị bán dẫn điện tử.
14. MOSFET phải được xử lý cẩn thận.
1. Nếu dòng xả trong Hình 8–17 tăng lên, VDS sẽ
(a) tăng (b) giảm 2. Nếu dòng (c) không thay đổi
xả trong Hình 8–17 tăng, VGS sẽ

3. Nếu giá trị của RD trong Hình 8–24 tăng lên, ID sẽ
4. Nếu giá trị của R2 trong Hình 8–24 giảm, VG sẽ
5. Nếu VGS trong Hình 8–47 tăng lên, ID sẽ
6. Nếu R2 trong Hình 8–47 mở ra, VGS sẽ
7. Nếu giá trị của RG trong Hình 8–50 tăng lên, VG sẽ
8. Nếu giá trị IDSS trong Hình 8–50 tăng lên, VDS sẽ
Phần 8–1 1. JFET là
(a) thiết bị đơn cực
(b) thiết bị điều khiển bằng điện áp
(c) thiết bị điều khiển dòng điện
(d) câu trả lời (a) và (c)
(e) câu trả lời (a) và (b)
2. Kênh của JFET nằm giữa
(a) cổng và cống
(b) cống và nguồn
(c) cổng và nguồn
(d) đầu vào và đầu ra
3. JFET luôn hoạt động với
(a) điểm nối pn cổng tới nguồn phân cực ngược
(b) điểm nối pn cổng tới nguồn phân cực thuận
(c) cống nối đất
(d) cổng kết nối với nguồn
Mục 8–2 4. Đối với VGS 0 V, dòng xả trở thành không đổi khi VDS vượt quá
(a) sự cắt đứt
(b) VDD
(c) Phó Chủ tịch
(d) 0V
5. Vùng dòng điện không đổi của FET nằm giữa
(a) điểm cắt và độ bão hòa
(b) sự cắt đứt và sự ngắt quãng
(c) 0 và IDSS
(d) sự chèn ép và sự cố
6. IDSS là
(a) dòng xả khi nguồn bị chập
(b) dòng thoát khi cắt
(c) dòng xả tối đa có thể
(d) dòng xả trung điểm

TỰ KIỂM TRA • 439
7. Dòng xả trong vùng dòng không đổi tăng khi
(a) điện áp phân cực cổng-nguồn giảm
(b) điện áp phân cực cổng-nguồn tăng
(c) điện áp từ nguồn tăng lên
(d) điện áp thoát tới nguồn giảm
8. Trong một mạch FET nhất định, VGS 0 V, VDD 15 V, IDSS 15 mA và RD = 470 Æ. Nếu RD là
giảm xuống còn 330 Æ, IDSS là
(a) 19,5 mA (b) 10,5 mA
(c) 15 mA (d) 1 mA
9. Tại điểm cắt, kênh JFET bị
(a) tại điểm rộng nhất của nó
(b) hoàn toàn bị đóng bởi vùng cạn kiệt
(c) cực kỳ hẹp
(d) thiên vị ngược
10. Một bảng dữ liệu JFET nhất định cung cấp VGS(tắt ) = -4 V. Điện áp ngắt, VP,
(a) không thể xác định được
(b) là -4 V
(c) phụ thuộc vào VGS
(d) là 4 V
11. JFET trong câu hỏi 10
(a) là kênh n
(b) là kênh ap
(c) có thể là
12. Đối với một JFET nhất định, IGSS 10 nA tại VGS 10 V. Điện trở đầu vào là
(AC) 100 triệu (b) 1 triệu
1000 triệu (d) 1000 triệu
Mục 8–3 13. Đối với một JFET kênh p nhất định, VGS(tắt) 8 V. Giá trị của VGS cho độ lệch điểm giữa gần đúng là
(a) 4V (b) 0V
(c) 1,25V (d) 2,34V
14. Trong JFET tự phân cực, cổng ở
(a) điện áp dương
(b) 0V
(c) điện áp âm
(d) mặt đất
Mục 8–4 15. Điện trở thoát nguồn ở vùng ohm phụ thuộc vào
(a) VGS
(b) giá trị điểm Q
(c) độ dốc của đường cong tại điểm Q
(d) tất cả những điều này
16. Để được sử dụng làm điện trở thay đổi, JFET phải có
(a) thiết bị kênh n
(b) thiết bị kênh p
(c) sai lệch trong vùng ohmic
(d) thiên về độ bão hòa
17. Khi JFET bị sai lệch tại điểm gốc, điện trở kênh ac được xác định bởi
(a) giá trị điểm Q (b) VGS
(c) độ dẫn điện (d) câu trả lời (b) và (c)

Mục 8–5 18. MOSFET khác với JFET chủ yếu là do
(a) công suất định mức
(b) MOSFET có hai cổng (c) JFET
có điểm nối pn (d) MOSFET không
có kênh vật lý 19. D-MOSFET hoạt động ở
(a) chỉ chế độ suy giảm (b)
chỉ chế độ tăng cường (c) chỉ
vùng ohmic (d) cả chế độ
suy giảm và tăng cường Phần 8–6 20. D-MOSFET
kênh n có VGS dương đang hoạt động ở (a) chế độ cạn kiệt (b) chế độ tăng cường (c)
cắt
(d) độ bão hòa
21. Một E-MOSFET kênh p nhất định có Nếu VGS ID(on)

0 V, dòng
(c) thoát
max là VGS(th) = -2 V. (a) 0 A (b)
(d) IDSS 22. Trong E-MOSFET,
không có dòng xả cho đến khi
VGS (a) đạt VGS(th) (b) dương (c) âm (d) bằng 0 V 23. Tất
cả các thiết bị MOS đều có thể bị hư
hỏng do
(a) nhiệt độ quá cao
(b) phóng tĩnh điện (c)
điện áp quá cao (d)
tất cả những
điều này Mục 8–7 24. Một D-MOSFET nhất định bị sai lệch ở VGS 0 V. Bảng dữ liệu của nó chỉ định IDSS 20 mA và
VGS(tắt) = -5 V. Giá trị dòng xả
(a) là 0
A (b) không thể xác định
được (c) là 20 mA
Phần 8–8 25. IGBT thường được sử dụng trong
(a) ứng dụng năng lượng
thấp (b) ứng dụng
rf (c) ứng dụng điện áp cao
(d) ứng dụng dòng điện thấp
Phần 8–1 JFET
1. VGS của JFET kênh p tăng từ 1 V lên 3 V. (a) Vùng cạn kiệt
thu hẹp hay mở rộng?
(b) Điện trở của kênh tăng hay giảm?
2. Tại sao điện áp cổng tới nguồn của JFET kênh n luôn bằng 0 hoặc âm?
3. Vẽ sơ đồ của JFET kênh p và kênh n. Dán nhãn các thiết bị đầu cuối.
VẤN ĐỀ • 441
4. Hiển thị cách kết nối điện áp phân cực giữa cổng và nguồn của JFET trong Hình 8–64.
HÌNH 8–64 +VDD –VDD
RD RD
(Một) (b)
Phần 8–2 Đặc điểm và thông số JFET
5. JFET có điện áp ngắt được chỉ định là 5 V. Khi VGS 0, VDS tại điểm đó là bao nhiêu?
dòng xả trở nên không đổi?
6. Một JFET kênh n nhất định bị sai lệch sao cho VGS = -2 V.
Giá trị của VGS(off) là bao nhiêu nếu VP bị
được chỉ định là 6 V? Thiết bị có bật không?
7. Một bảng dữ liệu JFET nhất định cho VGS(tắt) = -8 V và IDSS = 10 mA. Khi VGS 0 thì là gì
ID cho các giá trị của VDS ở trên? VDD 15V.
8. Một JFET kênh p nhất định có VGS(tắt) 6 V. ID là gì khi VGS 8 V?
9. JFET trong Hình 8–65 có VGS(tắt) = -4 V. Giả sử rằng bạn tăng điện áp cung cấp,
VDD, bắt đầu từ số 0 cho đến khi ampe kế đạt giá trị ổn định. Vôn kế đọc gì
tại thời điểm này?
HÌNH 8–65 RD
– +
MỘT
4,7k
+ +
V. VDD
–
–
10. Các tham số sau được lấy từ một biểu dữ liệu JFE nhất định: VGS(off) = -8 V và
IDSS = 5 mA. Xác định giá trị ID cho từng giá trị của VGS trong khoảng từ 0 V đến -8 V TRONG
bước 1V. Vẽ đường cong đặc tính truyền từ những dữ liệu này.
11. Đối với JFET trong Bài toán 10, giá trị VGS cần thiết để thiết lập dòng cực máng là 2,25 mA?
12. Đối với một JFET cụ thể, gm 0 VGS(off ) = 3200 mS. gm bằng bao nhiêu khi VGS = -4 V, biết rằng
= -8 V?
13. Xác định độ dẫn thuận của JFET có độ lệch ở VGS = -2 V. Từ biểu dữ liệu,
VGS(off ) = -7 V và gm = 2000 mS tại VGS 0 V. Đồng thời xác định độ dẫn truyền thuận
tance,
bạn gái.
14. Bảng dữ liệu JFET kênh p cho thấy IGSS 5 nA tại VGS 10 V. Xác định điện trở đầu vào.
15. Sử dụng phương trình 8–1, vẽ đường cong đặc tính truyền cho JFET có IDSS 8 mA và
= -5 V. Sử dụng ít nhất bốn điểm.
VGS(tắt)
Phần 8–3 Xu hướng JFET
16. JFET tự phân cực kênh n có dòng xả 12 mA và điện trở nguồn. Cái gì 100 Æ
giá trị của VGS là gì?

17. Xác định giá trị RS cần thiết để JFET tự phân cực tạo ra VGS -4 V khi
ID 5 mA.
18. Xác định giá trị RS cần thiết để JFET tự phân cực tạo ra ID 2,5 mA khi
VGS = -3 V.
19. IDSS 20 mA và VGS(tắt) = -6 V cho một JFET cụ thể.
(a) ID là gì khi VGS 0 V?
(b) ID là gì khi VGS VGS(off)?
(c) Nếu VGS tăng từ -4 V lên -1 V, ID tăng hay giảm?
20. Đối với mỗi mạch trong Hình 8–66, hãy xác định VDS và VGS.
+12V +9V –15V

ma ma ma
+ – + – + –
4,7k 470 2,2k
10 triệu 1,0k 10 triệu 100 10 triệu 470
(Một) (b) (c)
HÌNH 8–66
Các mạch tệp Multisim được xác định bằng logo và nằm trong thư mục Sự cố trên trang web đồng
hành. Tên tệp tương ứng với số hình (ví dụ: F08-66).
21. Sử dụng đường cong trong Hình 8–67, xác định giá trị RS cần thiết cho dòng xả 9,5 mA.
22. Thiết lập độ lệch điểm giữa cho JFET với IDSS 14 mA và VGS(off) = -10 V. Sử dụng điện áp một chiều 24 V
nguồn làm điện áp cung cấp. Hiển thị giá trị mạch và điện trở. Cho biết các giá trị của
ID, VGS và VDS.
23. Xác định tổng điện trở đầu vào trong Hình 8–68. IGSS 20 nA tại VGS = -10 V.
NHẬN DẠNG
IDSS = 15 mA
VDD
+10V
RD
5,6k
Vout
Vin
R G RS
10 triệu 1,0k
–VGS
–10 V 0
VGS(tắt)
HÌNH 8–67 HÌNH 8–68

VẤN ĐỀ • 443
24. Xác định bằng đồ thị điểm Q cho mạch trong Hình 8–69(a) bằng cách sử dụng đường cong đặc tính truyền trong
Hình 8–69(b).
NHẬN DẠNG
IDSS = 5 mA
VDD
+6V
RD
820
R G RS
10 triệu 330
–VGS
–3,5V 0
VGS(tắt)
(Một) (b)
HÌNH 8–69
25. Tìm điểm Q cho mạch JFET kênh p trong Hình 8–70.
NHẬN DẠNG
IDSS = 10 mA
VDD
–9 V
RD
1.8k
R G RS
10 triệu 390
VGS
0 7 V
VGS(tắt)
(Một) (b)
HÌNH 8–70
26. Cho điện áp thoát xuống đất trong Hình 8–71 là 5 V, hãy xác định điểm Q của mạch.
27. Tìm các giá trị điểm Q cho JFET có độ lệch của bộ chia điện áp trong Hình 8–72.
HÌNH 8–71 VDD

+9V
R1 RD
10 triệu 4.7k
R2 RS
2,2M 3,3k
HÌNH 8–72 NHẬN DẠNG
IDSS = 5 mA
VDD
+12V
R1 RD
3,3M 1.8k
R2 RS
2,2M 3,3k
–VGS
–4V 0
VGS(tắt)
(Một) (b)
Phần 8–4 Vùng Ohmic
28. Một JFE nhất định bị sai lệch trong vùng ohmic ở VDS 0,8 V và ID 0,20 mA. Điện trở thoát nguồn là gì?
29. Điểm Q của JFET thay đổi từ VDS 0,4 V và ID 0,15 mA đến VDS 0,6 V và ID 0,45 mA. Xác định
phạm vi giá trị RDS .
30. Xác định độ dẫn của JFET bị sai lệch tại gốc tọa độ với gm0 1,5 mS, VGS = -1 V và VGS(off )
= -3,5V.
31. Xác định điện trở ac Drain-to-source của JFET ở Bài 30.
Phần 8–5 MOSFET
32. Vẽ sơ đồ ký hiệu cho E-MOSFET kênh n và kênh p và D-MOSFET.

Dán nhãn các thiết bị đầu cuối.
33. D-MOSFET kênh n có VGS dương hoạt động ở chế độ nào?
34. Mô tả sự khác biệt cơ bản giữa E-MOSFET và D-MOSFET.
35. Giải thích tại sao cả hai loại MOSFET đều có điện trở đầu vào cực cao ở cổng.
Phần 8–6 Đặc tính và thông số MOSFET
36. Bảng dữ liệu cho E-MOSFET cho thấy ID(bật) 10 mA tại VGS = -12 V và VGS(th) = -3 V.
Tìm ID khi VGS = -6 V.
37. Xác định IDSS, cho ID 3 mA, VGS = -2 V và VGS(off ) = -10 V.

VẤN ĐỀ • 445
38. Bảng dữ liệu cho một D-MOSFET nhất định cung cấp VGS(off ) = -5 V và IDSS = 8 mA. (a) Thiết
bị này là kênh p hay kênh n? (b) Xác định ID cho
các giá trị của VGS nằm trong khoảng từ -5 V đến +5 V với gia số 1 V. (c) Vẽ đường cong đặc tính
truyền bằng cách sử dụng dữ liệu từ phần (b).
Phần 8–7 Xu hướng MOSFET 39. Xác định
chế độ nào (cạn kiệt, tăng cường hoặc không) mỗi D-MOSFET trong Hình 8–73
bị thiên vị.
HÌNH 8–73 +VDD +VDD –VDD
+VDD
RD RD RD
RD
R G
R G RS R G RS
(Một) (b) (c) (d)
40. Mỗi E-MOSFET trong Hình 8–74 có VGS(th) là 5 V hoặc -5 V, tùy thuộc vào việc đó là thiết bị kênh n hay kênh p. Xác
định xem mỗi MOSFET đang bật hay tắt.
HÌNH 8–74 +10V –25V
10k 4,7k
4,7 triệu 10 triệu
10 triệu 1,0 triệu
(Một) (b)
41. Xác định VDS cho từng mạch trong Hình 8–75. IDSS 8 mA.
HÌNH 8–75
VDD VDD VDD
+12V +15V –9 V
RD RD RD
1.0k 1,2k 560
R G R G R G
10 triệu 10 triệu 10 triệu
(Một) (b) (c)

42. Tìm VGS và VDS cho E-MOSFET trong Hình 8–76. Thông tin bảng dữ liệu được liệt kê với
mỗi mạch.
HÌNH 8–76 VDD VDD

+10V +5V
RD RD
R1 1.0k R1 1,5k
10 triệu 10 triệu
ID(bật) = 3 mA @ VGS = 4 V ID(bật) = 2 mA @ VGS = 3 V

VGS(th) = 2 V VGS(th) = 1,5 V
R2 R2
4,7 triệu 10 triệu
(Một) (b)
43. Dựa trên các phép đo VGS , xác định dòng xả và điện áp xả tới nguồn cho từng mạch trong Hình 8–77.
HÌNH 8–77 +12V +8V
2,2k 4,7k
V. 10 triệu V. 10 triệu
– + – +
IGSS = 10 pA IGSS = 50 pA
(Một) (b)
44. Xác định điện áp thực tế từ cổng tới nguồn trong Hình 8–78 bằng cách tính đến dòng rò cổng, IGSS. Giả sử rằng IGSS là
50 pA và ID là 1 mA trong các điều kiện sai lệch hiện có.
HÌNH 8–78 VDD

+15V
RD
8.2k
R G
22 triệu
Phần 8–8 IGBT
45. Giải thích tại sao IGBT có điện trở đầu vào rất cao.
46. Giải thích tại sao dòng cực góp quá mức có thể tạo ra tình trạng khóa trong IGBT.
VẤN ĐỀ • 447
47. Số đọc hiện tại trong Hình 8–66(a) đột nhiên về 0. Các lỗi có thể xảy ra là gì?
48. Số đọc hiện tại trong Hình 8–66(b) đột ngột tăng lên khoảng 16 mA. Là những gì
những lỗi có thể xảy ra?
49. Nếu điện áp nguồn trong Hình 8–66(c) thay đổi thành -20 V, bạn sẽ thấy gì trên ampe kế?
50. Bạn đo +10 V tại cực máng của MOSFET trong Hình 8–74(a). Transistor kiểm tra
tốt và các kết nối mặt đất đều ổn. Những gì có thể là vấn đề?
51. Bạn đo khoảng 0 V tại cực máng của MOSFET trong Hình 8–74(b). Bạn có thể tìm thấy không có quần short và
bóng bán dẫn kiểm tra tốt. Vấn đề có thể xảy ra nhất là gì?
52. Tham khảo Hình 8–58 và xác định điện áp cảm biến cho từng giá trị pH sau.
(a) 2 (b) 5 (c) 7 (d) 11
53. Tham khảo các đường cong độ dẫn của BF998 trong Hình 8–79, xác định sự thay đổi ID khi độ lệch trên cổng
thứ hai thay đổi từ 6 V thành 1 V và VG1S là 0,0 V. Mỗi đường cong biểu thị một giá trị VG2S khác
nhau .
HÌNH 8–79 20
3V
Đường cong độ dẫn điện cho BF998. 6V
2V
16 5V
4V 1V
12
số 8
ID
–
4 0
VG2S=–1V
0
–0,8 –0,4 0,0 0,4 0,8 1.2
VG1S –Cổng 1 Nguồn Điện Áp (V)
54. Tham khảo Hình 8–61 và vẽ đường cong độ dẫn điện (ID so với VG1S).
55. Tham khảo Hình 8–79. Xác định điện áp ra của mạch trên hình 8–61 nếu VG1S 50 kÆ.
Vsensor 0 V và R2 được đổi thành
56. 2N5457 là loại FET nào?
57. Tham khảo biểu dữ liệu trong Hình 8–14, xác định những điều sau:
(a) VGS tối thiểu(tắt) cho 2N5457. (b) Điện áp
tiêu nguồn tối đa cho 2N5457. (c) Công suất tiêu tán tối đa cho
2N5458 ở nhiệt độ môi trường xung quanh là 25°C. (d) Điện áp cổng tới nguồn ngược tối đa cho 2N5459.
58. Tham khảo Hình 8–14, xác định mức tiêu tán công suất tối đa cho 2N5457 ở nhiệt độ môi trường xung quanh là 65°C.
59. Tham khảo Hình 8–14, xác định gm0 tối thiểu cho 2N5459 ở tần số 1 kHz.
60. Tham khảo Hình 8–14, dòng xả điển hình trong 2N5459 đối với VGS 0 V là bao nhiêu?
61. Tham khảo bảng dữ liệu 2N3796 trong Hình 8–80, xác định dòng xả cho VGS 0 V.
Xếp hạng tối đa 2N3796

Xếp hạng Biểu tượng Giá trị Đơn vị 2N3797
Điện áp cực tiêu tán VDS V dc Trường hợp 22-03, Kiểu 2
TO-18 (TO-206AA)
2N3796 25 3 Xả
2N3797 20
Điện áp cổng-nguồn VGS ±10 V dc

Cổng
Dòng điện xả NHẬN DẠNG

20 mA dc 2
Tổng lượng tản nhiệt của thiết bị @ TA = 25°C
PD 200 mW
Giảm nhiệt độ trên 25°C 1.14 mW/°C 3
2 1 MOSFET 1 Nguồn
Phạm vi nhiệt độ mối nối TJ +175 °C

Âm thanh công suất thấp
Phạm vi nhiệt độ kênh lưu trữ Tstg –65 đến +200 °C Kênh N - Suy kiệt
Đặc tính điện (TA = 25˚C trừ khi có ghi chú khác.)
đặc trưng Biểu tượng tối thiểu
gõ Tối đa Đơn vị
TẮT Đặc điểm
Điện áp đánh thủng nguồn xả V(BR)DSX V dc

µ 2N3796 25 30 –
(VGS = –4,0 V, ID = 5,0 A)
(VGS = –7,0 V, ID =
µ
5,0 A) 2N3797 20 25 –
Dòng điện ngược cổng IGSS pA dc

– – 1.0
(VGS = –10 V, VDS = 0)
– – 200
(VGS = –10 V, VDS = 0, TA = 150°C)
Điện áp cắt cổng-nguồn VGS(tắt) V dc
µ 2N3796 – –3.0 –4.0
(ID = 0,5 A, VDS = 10 V)
(ID =
µ
2,0 A, VDS = 10 V) 2N3797 – –5.0 –7.0
Dòng điện ngược cổng xả – – 1.0

TÔI SẼ ĐI
pA dc
(VDG = 10 V, IS = 0)
TRÊN Đặc Điểm
Dòng xả điện áp không cổng 2N3796 IDSS mA dc

2N3797 0,5 1,5 3.0
(VDS = 10V, VGS = 0)
2.0 2.9 6.0
Dòng xả ở trạng thái 2N3796 ID(bật) mA dc

7,0 8.3 14
(VDS = 10V, VGS = +3,5V) 2N3797
9,0 14 18
Đặc điểm tín hiệu nhỏ
Nhận chuyển tiếp |yfs|

µ mhos
2N3796 900 1200 1800 hoặc
(VDS = 10 V, VGS = 0, f = 1,0 kHz)
2N3797 1500 2300 3000 µS
2N3796 900 – –
(VDS = 10 V, VGS = 0, f = 1,0 MHz)
2N3797 1500 – –
Dẫn điện đầu ra |yos| µ mhos

2N3796 – 12 25
(VDS = 10 V, VGS = 0, f = 1,0 kHz) hoặc
2N3797 – 27 60 µS
Điện dung đầu vào Ciss
pF
2N3796 – 5.0 7,0
(VDS = 10 V, VGS = 0, f = 1,0 MHz)
2N3797 – 6.0 8,0
chéo – 0,5 0,8
Điện dung chuyển ngược pF
(VDS = 10 V, VGS = 0, f = 1,0 MHz)
Đặc điểm chức năng
NF – 3,8 – dB
Hệ số nhiễu
(VDS = 10 V, VGS = 0, f = 1,0 kHz, RS = 3 megohm)
số 8 số 8
7 7
6 VDS = 10 V 6 VDS = 10 V
5 TA = 25°C 5 TA = 25°C
4 4
3 3
2 2
nguồn
nguồn
điện
cổng
VGS,
điện
cổng
VGS,
(V)
(V)
áp
áp
-
1 1
0 0
–1 –1
–2 –2
–3 –3
-4 -4
0,02 0,03 0,05 0,1 0,2 0,3 0,5 1,0 2,0 3,0 5,0 10 20 0,02 0,03 0,05 0,1 0,2 0,3 0,5 1,0 2,0 3,0 5,0 ID , dòng xả (mA) 10 20
ID , dòng xả (mA)
2N3796 2N3797
HÌNH 8–80
Bảng dữ liệu một phần cho 2N3797 D-MOSFET.

VẤN ĐỀ • 449
62. Tham khảo Hình 8–80, dòng xả của 2N3796 khi VGS 6 V là bao nhiêu?
63. Tham khảo biểu dữ liệu trong Hình 8–80, xác định ID trong 2N3797 khi VGS 3V.
Xác định ID khi VGS = -2 V.
64. Tham khảo Hình 8–80, độ dẫn truyền thuận tối đa của 2N3796 thay đổi bao nhiêu trong
dải tần số tín hiệu từ 1 kHz đến 1 MHz?
65. Tham khảo Hình 8–80, xác định giá trị điển hình của điện áp cổng tới nguồn mà tại đó 2N3796
sẽ chuyển sang trạng thái cắt.
66. Tìm VDS và VGS trong Hình 8–81 bằng cách sử dụng các giá trị biểu dữ liệu tối thiểu.
HÌNH 8–81
VDD
+12V
RD
10k
2N5457
RS
5,6k
67. Xác định ID và VGS tối đa cho mạch trong Hình 8–82.
HÌNH 8–82
VDD
+9V
RD
R1 10k 4.7k
2N5459
R2 RS
3,3k 1,8k
68. Xác định phạm vi giá trị điểm Q có thể có từ tối thiểu đến tối đa cho mạch trong
Hình 8–81.
69. Tìm điện áp thoát tới nguồn cho mạch cảm biến pH trong Hình 8–59 khi độ pH bằng 5
đã đo. Giả sử bộ biến trở được đặt để tạo ra 4 V tại cống khi đo độ pH bằng 7.
70. Thiết kế mạch MOSFET có độ lệch bằng 0 sử dụng 2N3797 hoạt động từ nguồn điện một chiều 9
V và tạo ra VDS là 4,5 V. Dòng điện tối đa rút ra từ nguồn là 1 mA.
71. Thiết kế mạch sử dụng E-MOSFET kênh n với các thông số kỹ thuật của bảng dữ liệu sau:
ID(on) = 500 mA@ VGS = 10 V và VGS(th) = 1 V. Sử dụng điện áp nguồn 12 V dc có điện
áp- độ lệch của bộ chia. Điện áp tại cống so với mặt đất là 8 V. Dòng điện tối đa từ
nguồn cung cấp là 20 mA.
Các mạch tệp này nằm trong thư mục Khắc phục sự cố trên trang web đồng hành.

300-450 bản dịch

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

300-450 bản dịch

Uploaded by

Copyright:

Available Formats

Machine Translated by Google

BỘ KHUẾCH ĐẠI BJT 300 •

trong Hình 6–32. bDC = 250.

R1R2 (56 kÆ)(12 kÆ)

VTH - VBE 1,76V - 0,7V

Tính độ lợi điện áp như sau:

BỘ KHUẾCH ĐẠI MULTIS TAGE • 301

6–6 BỘ KHUẾCH ĐẠI ĐA NĂNG

Sau khi hoàn thành phần này, bạn sẽ có thể

Mô tả và phân tích hoạt động của bộ khuếch đại nhiều tầng

Tăng điện áp đa tầng

của mức tăng điện áp riêng lẻ.

A¿v Av1Av2Av3 Á Avn Phương trình 6–23

trong đó n là số giai đoạn.

Av(dB) 20 log Av Phương trình 6–24

tổng mức tăng điện áp riêng lẻ tính bằng dB.

A¿v(dB) = Av1(dB) + Av2(dB) + Á + Avn(dB)

302 • BỘ KHUẾCH ĐẠI BJT

Giải pháp A¿v = Av1Av2Av3 = (10)(15)(20) = 3000 Av1(dB)

= 20 log 10 = 20,0 dB Av2(dB) = 20

log 15 = 23,5 dB Av3(dB) = 20 log

20 = 26,0 dB A¿v(dB) = 20,0 dB +

23,5 dB + 26,0 dB = 69,5 dB

Bộ khuếch đại đa tầng ghép điện dung

βDC = βac = 150 cho Q1 và Q2

Bộ khuếch đại bộ phát chung hai tầng.

Hãy nhớ rằng Av = Rc >r¿e .

BỘ KHUẾCH ĐẠI MULTIS TAGE • 303

AC tương đương với giai đoạn đầu tiên trong hình

Q1 6–34, hiển thị tải từ giây

4,7k 47k 10k 3,57k

Rc1 = 4,7 kÆ 7 47 kÆ 7 10 kÆ 7 3,57 kÆ = 1,63 kÆ

A¿v = Av1Av2 = (68,5)(197) 13.495

A¿v(dB) = 20 log (13.495) = 82,6 dB

Điện áp bộ phát và bộ thu dc như sau:

IC VC = VCC - ICR3 = 10 V - (1,05 mA)(4,7 kÆ) = 5,07 V

304 • BỘ KHUẾCH ĐẠI BJT

Bộ khuếch đại đa tầng ghép trực tiếp

tụ điện ở tần số thấp hơn tạo ra độ lợi

giảm các bộ khuếch đại ghép điện dung.

HÌNH 6–36 +VCC

Bộ khuếch đại ghép trực tiếp hai giai

PHẦN 6–6 1. Thuật ngữ giai đoạn có nghĩa là gì?

3. Biểu thị mức tăng điện áp 500 tính bằng dB.

6–7 BỘ KHUẾCH ĐẠI KHÁC BIỆT

bộ khuếch đại, được đề cập bắt đầu trong Chương 12.

Sau khi hoàn thành phần này, bạn sẽ có thể

Mô tả bộ khuếch đại vi sai và hoạt động của nó Thảo

Xác định và xác định tỷ lệ loại bỏ chế độ chung (CMRR)

BỘ KHUẾCH ĐẠI KHÁC BIỆT • 305

Hoạt động cơ bản

+VCC HÌNH 6–37

Bộ khuếch đại vi sai cơ bản

Đầu vào 1 Đầu vào 2

Vì cả hai dòng phát kết hợp qua RE,

Dựa vào sự gần đúng đó vi mạch I E,

VC1 = VC2 = VCC - IC1RC1

Điều kiện này được minh họa trong Hình 6–38(a).

306 • BỘ KHUẾCH ĐẠI BJT

IC1 IC2 IC1 IC2

RC1 RC2 RC1 RC2

Các phương thức hoạt động của tín hiệu

BỘ KHUẾCH ĐẠI KHÁC BIỆT • 307

+VCC HÌNH 6–39