Professional Documents
Culture Documents
UDmax IDmax
Toàn kỳ tia
2 fRL C
U 'LDC = U 2 m
Chỉnh lưu + Lọc Bán kỳ 2 fRL C + 1
Toàn kỳ U 'LDC = U 2 m
8 fRL C
8 fRL C + 1
VCEQ = VCC − I CQ ( RC + RE )
1 V
I CQ
V − V BE
= BB DCLL: IC = − VCE + CC
R
RE + b
Điểm tĩnh Q(VCEQ , ICQ) RDC RDC
Phân cực cầu phân áp vCE VCEQ
DCLL/ ACLL ACLL:
iC − I CQ =− +
RAC RAC
Mạch phân áp Mạch phân dòng VCC
I CQ =
+ U -
I
I1 R1
I
Điều kiện tối ưu (maxswing)
Maxswing RAC + RDC
R1 R2
I2 R2
VCC
+ U1 - + U2 -
VCEQ =
R
1 + DC
R1 R2 R2 R1
U1 = U U2 = U I1 = I I2 = I
R1 + R2 R1 + R2 R1 + R2 R1 + R2
RAC
1 R
Khi thiết kế cầu phân áp, Chọn Rb = RE Tính được: VBB = I CQ RE + b + VBE
10
VCC VCC
R1 = Rb R2 = Rb
VCC − VBB
VBB
(nối cực B và GND)
Chương 5: Mạch khuếch
ic
đại B ib
Mạch KĐ E chung C
hie hfeib
C
E
ic Sơ đồ tương đương tín hiệu nhỏ của transistor npn E chung
B ib Mạch KĐ C chung ib hie ie
B E
ie hfeib
E
VEE − VBE
I CQ1 = I CQ 2 =
2 R E + Rb
Mạch KĐ vi sai
VCEQ1 = VCEQ 2 = VCC + VEE − I CQ1 ( RC + 2 RE )
VBB − 2VBE
I CQ 2 = I CQ 2
Mạch KĐ darlington R I CQ1 I B 2 =
RE + b 2
1 2
VCEQ 2 = VCC − I CQ 2 ( RC + RE ) VCEQ1 = VCEQ 2 − VBE
C2 ic2
B1 ib1
C2
ic2
C1
B1 ib1 hie1 β2ib2
E1 B2 β2 β1ib1
β1hie2
E1 B2
ie2
E2 E2
Sơ đồ tương đương tín hiệu nhỏ của transistor ghép darlington
T =
vL vL AV
v L AV = A Vf =
vi = 0
vi 1− T
v L = 0