Professional Documents
Culture Documents
BÀI 4 : KHU CH Đ I ĐA T NG
(Multistage Amplifier)
THI T B S D NG
1. Bộ thí nghiệm ATS-11.
2. Module thí nghiệm AM-103.
3. Dao động ký, đồng hồ VOM (DVM) và dây nối.
PH N I : C S LÝ THUY T
Phần này nhằm tóm lược những vấn đề lý thuyết thật cần thiết phục vụ cho bài thí nghiệm và
các câu hỏi chuẩn bị để sinh viên phải đọc kỹ và trả lời trước ở nhà.
Các tầng khuếch đại đơn có thể được ghép lại với nhau theo một cách nào đó để tạo
nên mạch khuếch đại đa tầng (Multistage Amplifier) nhằm đạt đến mục tiêu thiết kế cụ thể
nào đó (chẳng hạn như đáp ứng về độ lợi, cải thiện đáp tuyến tần số, pha, triệt nhiễu, phối
hợp tr kháng,...).
Hình 4-1
1. Ghép gián ti p :
a. Ghép RC (Hình 4.2)
Dùng tụ C để cách ly về mặt DC giữa các tầng ghép, điều này dễ dàng cho việc tính
toán thiết kế. Tuy nhiên, cách ghép này chỉ thích hợp với các dạng tín hiệu có tần số đủ cao,
do lúc này dung kháng XC của tụ nhỏ và độ tổn hao điện áp tín hiệu trên tụ thấp. Đối với các
loại tín hiệu có tần số quá thấp, biến đổi chậm hoặc không có tính chu kỳ thì tín hiệu tổn hao
trên tụ lớn và do đó phải dùng các tụ ghép có trị số điện dung lớn. Hơn nữa, cách ghép này
gây ra độ dịch pha và mạch khuếch đại bị giới hạn b i tần số cắt thấp fCL do qua mắc lọc RC.
Bài 4 : Mạch ghép đa tầng
VCC
+ VCC
Rc1 Rb1-2 Rc2 T2
Rb1-1 C3
Vo
C2
+
R1
T2
+
C1
T1 C1
+
T1
Rb2-2
Vi Rb2-1
+
Ce1 Re2 + R3
Re1 Ce2 R2
C2
0 0
Hình 4-3: Mạch ghép biến áp
Hình 4-2: Mạch ghép RC
R2
R1 R1 R1
T2
vo
T1 T2 vo T1 T2
vi R2
vo R1 vi
R1 R1
Ghép CE-CC T1
vi Ghép CC-CB
Ghép CE-CB
+ VCC + VCC
+ VCC
R2
R2 R1
vo R1
T1
T2
T1
T1 T2 vo
vi
vi T2 vi
vo
R1 R3 R2
T2
vo vi T2 vo
T1 vo T1
vi T2 vi
+
β2 =250
22MF
+
C1 T2
β1 =250
T1 22MF
+
22MF
Rb2-2
Vi Rb2-1
+ 27K Re2 +
4K7 Re1 C2 C6
4,7MF 120 0,1MF
470
0 Hình 4-6a 0
Zi
ib1 Zi2
B1 C1 Vo1 B2
ib2 C2 Vo2
Vi
Rb1-1//Rb2-1 Rc1 Rb1-2//Rb2-2 Rc2
hie1 hie2
RBB1 RBB2 hfe2.ib2
hfe1.ib1
E1 E2 Zo
Hình 4-6b Mạch tương đương AC
Khảo sát DC :
VBB1 = RBB1 =
- Với T1 : Rb1−1 Rb 2−1
R b 2−1
R b1−1 + R b 2−1
VCC Rb1−1 + Rb 2−1
VBB1 − V BE I E1 ≈ I C1 = βI B1
I B1 =
RBB1 + (1 + β ) Re1
⇒
= 25 mV
h fe1
hie1
R BB 2 =
- Với T2 : I C1 (mA) Rb1− 2 Rb 2− 2
Rb1− 2 + Rb 2− 2
VBB2 =
R b 2− 2
R b1− 2 + R b 2− 2
VCC
VBB 2 − V BE
⇒ = I E 2 ≈ I C 2 = βI B2
R BB 2 + (1 + β ) Re 2
I B2
= 25 mV
h fe 2
hie 2
I C 2 (mA)
Bài 4 : Mạch ghép đa tầng
Khảo sát AC :
- Tổng tr ngõ vào của tầng T2 :
Z in 2 = R BB 2 // hie 2 = Rb1− 2 Rb 2− 2 hie 2
- Độ lợi điện áp Av1 của tầng T1 :
Av1 = out1 = o1 . b1 = −
v v i h fe1 ( Rc1 // R BB 2 // hie 2 )
vin1 ib1 vi1 hie1
- Độ lợi điện áp Av2 của tầng T2 :
= (− h fe 2 .RC 2 )⎜⎜
⎛ 1 ⎞
Av 2 = = ⎟⎟
vout 2 vo 2 ib 2
⎝ hie 2 ⎠
.
vin 2 ib 2 v i 2
- Độ lợi điện áp toàn mạch : Avo = Av1 x Av2
Rc1 Rb1-3
Rb1-1 1K
β3=250
27k
10K C3
+
C1 T3
β1=250
T1 22MF
Vo
+
22MF
Rb2-3
Vi Rb2-1
+ 47k Re3
4K7 Re1 C2
4,7MF 1K
470
0 0
Hình 4-7a
Zi
B1 ib1 C1 ib3 hie3
Vo1 Zi3 B3 Vo2
Vi
Rb1-1//Rb2-1 Rc1 Rb1-3//Rb2-3 Re3.hfe3
hie1
RBB1 RBB3
hfe1. ib1
E1 Zo
hie1 = 25 mV
Khảo sát DC : h fe1
- Với T1 :
I C1 (mA)
hie3 = 25 mV
- Với T3 : h fe 3
I C 3 (mA)
Bài 4 : Khuếch đại đa tầng
Khảo sát AC :
- Tổng tr ngõ vào của tầng T3 :
Z in 2 = R BB 3 [hie3 + Re3 .h fe 3 ]
[ ]
- Độ lợi điện áp Av1 của tầng T1 :
⎡ 1 ⎤
Av1 = = . = − h fe1 [ Rc1 RBB 3 //( hie 3 + Re3 .h fe3 )] .⎢ ⎥ = −
vout1 vo1 ib1 h fe1 ( Rc1 Z in 3 )
⎣ hie1 ⎦
Av 3 = 1
vin1 ib1 vi1 hie1
- Độ lợi điện áp Av2 của tầng T2 mắc theo kiểu CC :
- Độ lợi điện áp toàn mạch : Avo = Av1 x Av3
- Tổng tr vào toàn mạch : Zi = Zi1 = RBB1//hie1= Rb1-1 // Rb2-1 //hie1
⎛ h + ( RC1 // RBB 3 ) ⎞
Z o = Re3 // ⎜ ie3 ⎟
⎜ ⎟
- Tổng tr ra toàn mạch :
⎝ h fe 3 ⎠
Bài 4 : Mạch ghép đa tầng
PH N II : TI N TRÌNH THÍ NGHI M
Sau khi đã hiểu kỹ những vấn đề lý thuyết được nhắc lại và nhấn mạnh ở PH N I,
phần này bao gồm trình tự các bước phải tiến hành tại phòng thí nghiệm.
3. T ng T3 : Xác định điểm làm việc tĩnh Q3 (ICQ3, VCEQ3) của transistor T3 :
VA − VCEQ 3
Đo điện áp VCEQ3 = ............................................................................
⇒ I CQ 3 = = ...........................................................................
R7
Vậy : Q3 (ICQ3, VCEQ3) = ...........................................................................
Bài 4 : Khuếch đại đa tầng
II.1.2 Khảo sát AC t ng t ng đ n: Vẫn cấp nguồn +12V cho mạch A4-1.
II.1.2.A Khảo sát AC t ng T1 :
1. Xác định độ lợi điện áp Av1 và độ lệch pha ΔΦ1 của tầng T1 :
♦ Khảo sát riêng tầng T1 như hình 4-2.
♦ Dùng tín hiệu AC từ máy phát sóng (FUNCTION GENERATOR) để
đưa đến ngõ vào IN của tầng T1 và chỉnh máy phát để có: Sóng Sin, f=
10Khz. Điều chỉnh biên độ máy phát tín hiệu đưa vào ngõ vào IN sao cho
biên độ tín hiệu tại ngõ ra OUT của T1 không bị méo dạng.
10K 1K
10K 1K
10K
Function C1815 Osciloscope
OUT VR 22uF
Generator
ATS-11N In Ext
10K 1K
So sánh các giá trị đo được trên với các kết qủa tính phần Câu hỏi chuẩn b
nhà (Ph n I) trong Báo Cáo Thí Nghi m. Ghi nhận xét vào bảng A4-1
Bài 4 : Khuếch đại đa tầng
Bảng A4-1
Thông số Tính toán lý thuy t Đo đ c thực nghi m
Av1
ΔΦ1
Zin1
Zout1
Nhận xét
II.1.2.B Khảo sát AC t ng T2 : Vẫn cấp nguồn +12 V cho mạch A4-1
100K 1K
22uF
OUT IN J2
Funct i on 22uF Osci l oscope
Gener at or
C1815
ATS- 1 1N In Ext
♦ Tương tự đo các thông số Av2, ΔΦ2, Zin2, Zout2 ghi kết qủa vào bảng A4-2
♦ So sánh các giá trị đo được trên với các kết qủa tính phần Câu hỏi chuẩn b
nhà (Ph n I) trong Báo Cáo Thí Nghi m. Ghi nhận xét vào bảng A4-2
Bảng A4-2
Thông số
Tính toán lý thuy t Đo đ c thực nghi m
Av2
ΔΦ2
Zin2
Zout2
Nhận xét
Bài 4 : Mạch ghép đa tầng
II.1.2.C Khảo sát AC t ng T3 : Vẫn cấp nguồn +12 V cho mạch A4-1
♦ Nối tín hiệu AC từ máy phát vào tụ C3 để khảo sát riêng tầng T3.
♦ Tương tự đo các thông số Av3, ΔΦ3, Zin3, Zout3 ghi kết qủa vào bảng A4-3
♦ So sánh các giá trị đo được trên với các kết qủa tính phần Câu hỏi chuẩn b
nhà (Ph n I) trong Báo Cáo Thí Nghi m. Ghi nhận xét vào bảng A4-3
Bảng A4-3
Thông số Tính toán lý thuy t Đo đ c thực nghi m
Av3
ΔΦ3
Zin3
Zout3
Nhận xét
♦ Dựa vào k t qủa đo được bảng A4-1, 2, 3 tính Av (Av tính) nếu ghép liên tầng
:
- T1&T2 : Av1,2 (tính) = Av1.Av2 =
…………………………………
- T1&T3&T2 : Av1,3,2 (tính) = Av1.Av3. Av2 =
…………………………………
100
100uF 10K 1K 27K
100K 1K
IN J4 22uF
C7
J2 T3
T1 J3 330p 22uF
T2
22uF
22uF
J1
J5
T1:T3 - C1815
Hình 4- 6: Mach khu ch đ i đa tâng ghép RC dùng T1 & T2
♦ Đưa tín hiệu AC từ máy phát sóng để đưa đến ngõ vào IN của mạch khuếch đại.
Chỉnh máy phát tín hiệu : Sóng Sine, f= 10 Khz, và điều chỉnh biên độ máy phát
tín hiệu ngõ vào IN sao cho biên độ tín hiệu tại ngõ ra OUT của T2 không bị
1. Ghi nhận độ lợi Av1,2 và độ lệch pha ΔΦΣ1,2 của ngõ vào và ngõ ra ghi kết qủa
méo.
♦ So sánh hệ số khuếch đại Av (tính) khi ghép liên tầng T1,T2 với kết qủa Av đo
được bằng thực nghiệm . Giải thích.
..........................................................................................................................................
............................................................................................................................................
..........................................................................................................................................
♦ Tính h số m t mát khi nối liên t ng:
ΔAv (CR) [%] = [Av (tính) –Av (đo)].100/ Av(tính) = ............................................
II.1.4 Khảo sát m ch khu ch đ i ghép 2 t ng T1,T2 qua t ng lặp Emitter T3
(T1,T3& T2) :
♦ Vẫn cấp nguồn +12 V cho mạch A3-1, (Hình 4-7)
♦ Ngắn mạch J1, J3, J5 để ghép 2 tầng khuếch đại T1, T2 qua tầng lặp T3.
100
100uF 10K 1K 27K
100K 1K
IN J4 22uF
C7
J2 T3
T1 330p T2 22uF
J3 22uF
22uF
J1
J5
T1:T3 - C1815
Hình 4-7 : Bộ khuếch đại với bộ lặp lại emitter ghép tầng
♦ Đưa tín hiệu AC từ máy phát tín hiệu để đưa đến ngõ vào IN của mạch khuếch
đại. Chỉnh máy phát tín hiệu : Sóng Sine, f= 10 Khz, và điều chỉnh biên độ máy
phát tín hiệu ngõ vào IN sao cho biên độ tín hiệu tại ngõ ra OUT của T2 không bị
méo.
1. Ghi nhận độ lợi Av và độ lệch pha của ngõ vào và ngõ ra ghi kết qủa vào bảng
A4-5.
2. Đo tổng tr ngõ vào của mạch liên tầng T1, T3 & T2 : Zin,1,3,2 =
…………………..
3. Đo tổng tr ngõ ra của mạch liên tầng T1, T3 & T2 : Zout1,3,2 =
…………………..
Bài 4 : Mạch ghép đa tầng
Bảng A4-5
Thông số c n đo Tr số đi n áp vào VIN (p-p) =
VOUT
VOUT(p-p)
Độ l i đi n áp Av1,3,2 =
VIN(p-p)
Độ l ch pha ΔΦΣ1,3,2
Tổng tr vào toàn m ch Zin1,3,2
Tổng tr vào toàn m ch Zout1,3,2
♦ So sánh kết qủa Av1,3,2 (tính) khi ghép liên tầng T1,T3,T2 với kết qủa Av1,3,2 đo
được bằng thực nghiệm. Giải thích.
..........................................................................................................................................
..........................................................................................................................................
..........................................................................................................................................
..........................................................................................................................................
♦ Tính h số m t mát khi nối liên t ng:
ΔAv (T3) [%] = [Av1,2,3 (tính) –Av (đo)].100/ Av(tính) = ........................................
♦
Cấp nguồn +12V cho mạch A3-2
Ngắn m ch cực E1 và E2 để bỏ qua vai trò của biến tr P2
♦ Nối J3, J4 để sử dụng các biến tr P1, P4 = 20K chỉnh phân cực cho T1, T2.
Bài 4 : Khuếch đại đa tầng
R1
R5 R6 100
R2 B C1
2K 2K OUT R10
10K V R7 1K
5K1
0.1
A J4
P1 P2 P4
20K 100K 20K
R3 P3 R9
47K 5K 47K
R8
1K5 390
D
T1:T3,T5:T6 -C1815
3. Xác định chiều thế Ura, để xem transistor nào trong T1 –T2 cấm hơn. Vặn từ từ biến
tr lối vào của nó cho đến khi thế ra Ura= 0. Đo thế UB0 tương ứng ghi vào bảng A4-6.
Bảng A4-6
Ura UB0 (T1) UB0 (T2)
=0v
4. Vặn các biến tr P1 và P4 để tăng dần từng bước UB (T1) hoặc UB (T2). mỗi bước,
đo các giá trị thế lối vào UB (T1) và UB (T2) và giá trị thế ra Ura tương ứng. Xác lập
giá trị hệ số khuếch đại vi sai ứng với từng cặp UB (T1), UB (T1) theo biểu thức :
Av = (Ura-Uoffset) / UB (T1) - UB (T2)
Bảng A4-7
UB (T1)
UB (T2)
Ura
Av
♦ So sánh kết quả cho 2 trường hợp. Giải thích vai trò của T3.
..........................................................................................................................................
..........................................................................................................................................
..........................................................................................................................................