Câu 1

Thiết kế bộ đếm đồng bộ Thuận có Kđ = 6 sử dụng JK – FF và cổng logic

NAND hai đầu vào để vẽ mạch?

Câu 2

Thiết kế bộ đếm đồng bộ Nghịch có Kđ = 6 sử dụng JK – FF và cổng logic

NAND hai đầu vào để vẽ mạch ?

Câu 3

Thiết kế bộ đếm đồng bộ Thuận có Kđ = 6 sử dụng RS – FF và cổng logic

NOR để vẽ mạch ?

Câu 4

Thiết kế bộ đếm đồng bộ Nghịch có Kđ = 6 sử dụng RS – FF và cổng logic

NOR để vẽ mạch ?

Câu 5

Thiết kế bộ đếm đồng bộ Nghịch có Kđ = 8 sử dụng RS – FF và cổng logic

NAND để vẽ mạch ?

Câu 6

Thiết kế bộ đếm đồng bộ Thuận có Kđ = 8 sử dụng RS – FF và cổng logic

NOR để vẽ mạch ?

Câu 7

Thiết kế bộ đếm đồng bộ Thuận có Kđ = 8 sử dụng JK – FF và cổng logic

NAND để vẽ mạch ?

Câu 8

Thiết kế bộ đếm đồng bộ Nghịch có Kđ = 8 sử dụng JK – FF và cổng logic

NOR để vẽ mạch ?
Câu 9.

Phân tích hệ logic sau:

1 J3 Q3 J2 Q2 J1 Q1

K3 Q3 K2 Q2
K1 Q1
CK CK
CK

CLK

Câu 10

Phân tích hệ logic sau :

J1 Q1 J2 Q2 J3 Q3

Ck1 Ck2 Ck3

1
K1 Q1 K2 Q2 K3 Q3

Xung CLK

Câu 11

Phân tích hệ logic sau :

1
J1 Q1 J2 Q2 J3 Q3

Ck1 Ck2 Ck3

K1 Q1 K2 Q2 K3 Q3

Xung CLK
TRƯỜNG ĐẠI HỌC MỞ HÀ NỘI ĐỀ THI HẾT HỌC PHẦN
MÔN: KỸ THUẬT SỐ & MẠCH LOGIC
Thời gian làm bài: 90 phút không kể thời gian chép đề
(Hệ: Đại học chính quy)

ĐỀ SỐ 01

Câu 1. (3 điểm)

Thiết kế hệ logic có hàm ra:

F(x1, x2, x3, x4) =  (0, 1, 5, 9, 10); d = (2, 3, 8, 15)

a) Tối thiểu hàm logic và vẽ mạch

b) Chỉ sử dụng một loại phần tử NOR 2 đầu vào
c) Chỉ sử dụng một loại phần tử NAND 2 đầu vào

Câu 2. (3 điểm)

a) Sử dụng cổng logic NAND thiết kế mạch chuyển từ mã Gray 3 bit sang mã
Nhị phân 3 bit.
b) Cho F(ABCD) = A CD + CD + AC + ABD; Dùng MUX 81 và NOT thực
hiện hàm F.

Câu 1: Phân tích hệ logic sau:

J1 Q1 J2 Q2 J3 Q3
1
Ck1 Ck2 Ck3

K1 Q1 K2 Q2 K3 Q3

Xung CLK

Chú ý: - Sinh viên được sử dụng tài liệu

- Cán bộ coi thi không giải thích gì thêm