保护环

版图漫游者
 产生与复合
 扩散与漂移
 保护环作用与分类
 标准双极工艺保护环
 标准 CMOS 工艺保护环
 标准 BiCMOS 工艺保护环
 保护环设置原则
 产生与复合
 半导体内部处于共价键状态

 导电意味着存在有自由离子
 晶格无规则的热运动（热噪声）
 带隙能量决定导电特性（禁带宽度）
 产生与复合
 电子离开晶格就产生空位

 空位不断转移，意为空穴
 电子的产生伴随着空穴的产生
 产生与复合
 直接带隙半导体（ LED ）

 载流子成对复合
 修复共价键，电子以光子形式辐射出去
 产生与复合
 间接带隙半导体（ IC ）

 载流子成对复合
 复合发生在晶格特殊位置，即陷阱
 产生与复合
 复合中心
 复合中心越多，复合平均时间越短
 提高开关速度
 掺杂金、铁、镍等
 晶格缺陷
 扩散与漂移
 扩散：热运动引起的随机运动
 漂移：电场作用下载流子单向运动
 半导体中载流子不断运动
 半导体中晶格不断震动
 碰撞转移能量
 扩散与漂移
 扩散：热运动引起的随机运动
 高浓度地方流向低浓度地方
 动态平衡
 扩散与漂移
 漂移：电场作用下载流子单向运动
 电场作用使得载流子运动加速
 与晶格原子发生碰撞
 定向运动，路线随机
 扩散与漂移
 PN 结反向电流是扩散电流

 少子运动是扩散不是漂移
 PN 结隔离利用反向不导通特性
 保护环作用与分类
 收集少子保护环

 阻碍少子保护环
 保护环作用与分类
 收集少子保护环
 载流子注入类型为少子
 保护环类型为少子
 电位保持 PN 结反偏
 起分流作用
 保护环作用与分类
 阻碍少子保护环
 载流子注入类型为少子
 保护环类型为多子
 电位保持 PN 结反偏
 起减小局部压降作用
 保护环作用与分类
 隔离类型保护环
特点：
1 、保护环结构较宽
2 、多采用阻碍少子环
3 、保护芯片敏感模块
4 、抑制芯片噪声模块
 保护环作用与分类
 抑制 latch-up 类型保护环
特点：
1 、保护环结构较窄
2 、双环结合使用
3 、破坏 PNPN 结构
4 、减小寄生电阻
5 、增大基区宽度
 保护环
 以下均采用外延保护环为例
 阱内保护环多采用阻碍少子保护环
 标准双极工艺保护环
 收集少子保护环
 采用 base 注入
 接最低电位
 NBL/N-EPI 莫特势垒
 标准双极工艺保护环
 阻碍少子保护环
 采用深 N+ 注入
 接最高电位
 利用载流子漂移特性
 标准双极工艺保护环
 特点：
1 、能够制造结深较为深的保护环
2 、 NBL 具有辅助作用
3 、保护环较为宽
4 、收集环效率较高
5 、较少使用空穴环
 标准 CMOS 工艺保护环
 收集少子保护环
 采用 N+ 注入
 接最低电位
 最好添加 NWELL
 标准 CMOS 工艺保护环
 阻碍少子保护环
 采用 P+ 注入
 接最低电位
 隔离环设置较宽
 Latch-up 保护环较窄
 标准 CMOS 工艺保护环
 特点：
1 、能够制造结深较为深的 N 型保护环
2 、需设置抑制 latch-up 的保护环
3 、 P 型保护环较为宽
4 、阱内部较少使用收集环
 标准 BiCMOS 工艺保护环
 收集少子保护环
 采用 N+ 注入
 接最低电位
 最好添加 NWELL
 最好添加 NBL
 标准 BiCMOS 工艺保护环
 阻碍少子保护环
 采用 P+ 注入
 接最低电位
 隔离环设置较宽
 Latch-up 保护环较窄
 标准 BiCMOS 工艺保护环
 特点：
1 、能够制造结深较为深的 N 型保护环
2 、需设置抑制 latch-up 的保护环
3 、 P 型保护环较为宽
4 、阱内部较少使用收集环
5 、 NBL 具有辅助作用
 保护环设置原则
 确定工艺类型以及工艺参数
 确定注入源
 确定保护环作用
 隔离环需设置较宽
 抑制 latch-up 环需破坏 PNPN 结构
 特例分析
 工艺：标准双极工艺
 注入源：空穴
 保护环作用：收集空穴
 特例分析
 N 型外延层少子由于深 N+ 的存在被收集（阻碍环
）
 深 N+ 内部形成少子电流
 电流通过上层铝线流入左侧 Base 区域
 Base 内部形成多子电流
 特例分析
 由于隔离区存在，电流重新注入进 P 型衬底
 衬底形成多子电流，导致浓度发生变化
 衬底发生去偏置效应
 衬底多子电流由于右侧收集环存在被收集
 特例分析
 特点：
1 、 NBL 的存在使得外延少子不会直接进入
衬底
2 、衬底去偏置产生阻止衬底少子流动的电
场