Project,

môn học Thiết Kế Vi Mạch Tương Tự. GV: Hoàng Trang, hoangtrang@hcmut.edu.vn
 

Project 1: Three Current Mirror

Sv thực hiện: Nguyễn An Hoàng, Lê Trường Giang (nhóm 1) 

Thiết kế bộ OTA dùng cấu hình Three Current Mirror với các yêu cầu thiêt kế sau :

1.Độ lợi áp: >500

2.Tốc độ đáp ứng Slew Rate : 200mV/ns

3.Độ lợi băng thông >50MHZ

4. Phase margin: 40< 100

5. Vdd có thể thay đổi >20%

6. Công Suất tiêu thụ thấp nhất

7. Công nghệ 50nm (http://www.mosis.com/)

Tài liệu :
http://www.ece.tamu.edu/~spalermo/ecen474/lecture16_ee474_3current_mirror_ota.pdf

Project 2: Folded cascode

Sv thực hiện: Nguyễn Lê Anh Vân, Hồ Quang Nhật (nhóm 2)

Thiết kế mạch Folded cascode thỏa các yêu cầu thiết kế sau :

1.Độ lợi áp: >500

2.Tốc độ đáp ứng Slew Rate : 200mV/ns

3.Độ lợi băng thông >50MHZ

4. Phase margin: 40< 100

5. Vdd có thể thay đổi >20%

6. Công Suất tiêu thụ thấp nhất

7. Công nghệ 50nm (http://www.mosis.com/)

Project, AICDesign Page 1

 
Project, môn học Thiết Kế Vi Mạch Tương Tự. GV: Hoàng Trang, hoangtrang@hcmut.edu.vn
 

Tài liệu :

http://www.ece.tamu.edu/~spalermo/ecen474/lecture17_ee474_folded_cascode_ota.pdf

http://www.scribd.com/doc/67633246/4/Telescopic-CMOS-OTA

Project 3: Two Stage

Thiết kế mạch Two Stage ( Tự chọn tầng, hoặc sử dụng lại tầng mặc định trong slide) OTA thỏa
mãn các yêu cầu thiết kế sau :

1.Độ lợi áp: >500

2.Tốc độ đáp ứng Slew Rate: 200mV/ns

3.Độ lợi băng thông >50MHZ

4. Phase margin: 40< 100

5. Vdd có thể thay đổi >20%

6. Công Suất tiêu thụ thấp nhất

7. Công nghệ 50nm (http://www.mosis.com/)

Tài Tiệu:

http://www.ece.tamu.edu/~spalermo/ecen474/lecture18_ee474_2stage_miller_ota.pdf

Project 4: Telescopic
Sv thực hiện: Nguyễn Mạnh Hùng, Trịnh Quốc Tài (nhóm 4)

Thiết kế mạch Telescopic OTA thỏa mãn các yêu cầu thiết kế sau :

1.Độ lợi áp: >500

2.Tốc độ đáp ứng Slew Rate : 200mV/ns

3.Độ lợi băng thông >50MHZ

Project, AICDesign Page 2

 
Project, môn học Thiết Kế Vi Mạch Tương Tự. GV: Hoàng Trang, hoangtrang@hcmut.edu.vn
 
4. Phase margin: 40< 100

5. Vdd có thể thay đổi >20%

6. Công Suất tiêu thụ thấp nhất

7. Công nghệ 50nm (http://www.mosis.com/)

Tài Liệu:

http://dspace.thapar.edu:8080/dspace/bitstream/123456789/343/1/92054.pdf

Project 5: Comparator
Sv thực hiện: Nguyễn Tấn Tài, Bùi Phạm Đức, Nguyễn Khắc Phương Tuấn (nhóm 3)

1.Độ lợi áp: >500

2.Tốc độ đáp ứng Slew Rate: 200mV/ns

3.Độ lợi băng thông >50MHZ

4. Phase margin: 40< 100

5. Vdd có thể thay đổi >20%

6. Công Suất tiêu thụ thấp nhất

7. Công nghệ 50nm (http://www.mosis.com/)

Tài Liệu :

http://webpages.eng.wayne.edu/cadence/ECE7570/doc/comparator.pdf 

CHÚC MAY MẮN

Project, AICDesign Page 3