Студент: Фущіч Олександр

Група: КН-109
Кафедра: САПР
Дисципліна: Комп’ютерна схемотехніка
Викладач: Панчак Роман Теодорович

ЗВІТ
до лабораторної роботи №4
на тему " Дослідження тригерів "

Мета роботи: дослідити будову та принципи роботи RS-, JK-, D- та T-

тригерів.
Теоретичні відомості
Тригери – це запам’ятовуючий елемент з двома стійкими станами, зміна
яких відбувається під дією вхідних сигналів.
Як елемент цифрового пристрою, тригер призначений для зберігання
одного біта інформації, тобто лог. 1 або лог. 0. У цифровій техніці назва
«тригер» використовується для позначення елементарного автомата, який
вміщує не тільки елемент пам’яті, але і комбінаційну схему, яку
називають схемою керування або вхідною логікою
Як правило, тригери будуються з простих логічних елементів типу АБО-
НІ, І-НІ. Мікросхеми вміщують 1-4 тригери із спільними колами
живлення, а інколи і спільними колами синхронізації або керування. На
основі тригерів будують типові функціональні вузли цифрових пристроїв
– регістри, лічильники, накопичувальні суматори, а також мікропрограмні
автомати.
Стан тригера визначається сигналами на виходах. Тригер має два
виходи: – прямий, – інверсний. При поширеному позитивному кодуванні
інформації високий рівень напруги на прямому виході відображає
значення лог. 1 (одиничний стан, ), а низький рівень – значення лог. 0
(нульовий стан, ).
Зміна стану тригера (його перемикання) забезпечується зовнішніми
сигналами й сигналами зворотного зв’язку, які поступають з виходів
тригера на входи схеми керування. Входи тригерів поділяють на
інформаційні (R, S, T, D, J, K, інші) та керуючі (C, V) і позначають
латинськими буквами.
RS-тригер – це запам’ятовуючий елемент з двома роздільними
інформаційними входами для установлення його в стан лог. 1 (по S входу)
і в стан лог. 0 (по R входу)
D-тригер – це синхронний запам’ятовуючий елемент з двома
стійкими станами і одним інформаційним D-входом
Т-тригер – це запам’ятовуючий елемент з двома стійкими станами і
одним інформаційним Т-входом
JK - тригер – це запам’ятовуючий елемент з двома стійкими
станами та двома інформаційними входами J і K. JK - тригер
функціонує подібно до RSтригера: входи J (аналог S) та K (аналог R)
забезпечують роздільну установку станів лог. 1 та лог. 0 на виходах
тригера.

Індивідуальне завдання
Завдання 1. Дослідження RS-тригера з прямими входами
Завдання 2. Дослідження RS-тригера з інверсними
входами
Завдання 3. Дослідження JK-тригера
Завдання 4. Дослідження JK-тригера в лічильному режимі (Т-
тригер)
Завдання 5. Дослідження D-тригера
Завдання 6. Дослідження роботи D-тригера в лічильному режимі
Хід виконання завдання та результати

Завдання 1. Дослідження RS-тригера з прямими входами

Зібрав схему згідно рисунка :
 Рис.1 Схема RS-тригера.

Увімкнув схему. Послідовно подав на схему наступні сигнали:

S= 0, R= 1;
S= 0, R = 0;
S= 1, R= 0;
S= 0, R= 0.
За результатами експерименту заповнив таблицю істинності та описав
режими роботи RS-тригера з прямими входами для схеми на рис. 1.

Табл. 1Таблиця істиності RS-тригера з прямими входами

R S Q(t) Q’(t) Дія
1 0 0 1 Запис 0
0 1 Зберігання
0 0
інформації
0 1 1 0 Запис 1
1 0 Зберігання
0 0
інформації
1 1 0 0 Заборонений стан

Отримав часові діаграми для RS-тригера.

 Рис.2 Часові діаграми для RS-тригера

Принцип роботи :

Нульовий момент часу, коли ні на один вхід (R і S) не подана логічна

одиниця, прямий вихід Q = 0, відповідно, інверсний = 1. Якщо на вхід S
подати напругу, рівень якого буде відповідати одиниці, то вихід Q
стрибкоподібно змінить своє значення на 1, а на 0. Це станеться запис
інформації. Якщо прибрати одиницю з "Set", тоді виходи не змінять свій
стан, залишаться такими, якими були - прояв властивості пам'яті. При подачі
позитивного сигналу на вхід скидання, тобто R = 1, інверсний вихід різко
стане дорівнює 1, а прямий Q - 0. В роботі RS-тригера є недолік: існує
заборонена комбінація. Не можна одночасно подавати поодинокі сигнали на
обидва входи, нормальна робота тригера в цьому випадку неможлива.

Завдання 2. Дослідження RS-тригера з інверсними входами

 Зібрав схему:

Рис. 3 Схема діаграми для RS-тригера з інверсними входами.

Увімкнув схему. Послідовно подав на схему наступні сигнали:

S = 1, R = 0;
S = 1, R = 1;
S = 0, R = 1;
S = 1, R = 1.
За результатами експерименту заповнити таблицю істинності :

Табл.2 Таблиця істиності RS-тригера з інверсними входами

R’ S’ Q(t) Q’(t) Дія
0 1 0 1 Запис 0
0 1 Зберігання
1 1
інформації
0 1 1 0 Запис 1
1 0 Зберігання
1 1
інформації
0 0 1 1 Заборонений стан

Режими роботи RS-тригера з інверсними входами:

Різниця між ними полягає в тому, що управління в минулої схеми
здійснювалося позитивним сигналом (одиницею), а в поточній активний
рівень - нуль. Працюють обидві схеми ідентично, тому опис принципу дії тут
не потрібно.
Отримав часові діаграми для RS-тригера:

Рис. 4. Часові діаграми для RS-тригера з інверсними входами.

Принцип роботи RS-тригера з інверсними входами:

Якщо не подається жодний сигнал тобто якщо S = 0 та R = 0 стан є

невизначеним, якщо один із сигналів дає 1 а інший 0, то буде змінений стан
на потрібний, або Set або Reset, якщо 2 ключі подають 1 у результаті стан не
змінюється.
 Завдання 3. Дослідження JK-тригера

Зібрав схему:

Рис. 5 Схема діаграми для JK - тригера.

Увімкнути схему. Послідовно подати на схему наступні сигнали:

S = 0, R= 1;
S = 1, R= 0.
За результатами експерименту заповнив таблицю істинності:
 Табл. 3 Повна таблиця істиності JK - тригера
R S C J K Q Q`
0 0 0 0 0 0 1 x = 0 або 1
0 0 0 0 1 0 1 J=x
0 0 0 1 0 0 1 K=x
0 0 1 0 0 0 1 C=x
Q, Q` без змін
0 0 1 0 1 0 1 Перехід 0-1
0 0 1 1 0 1 0 C=1
0 0 0 1 1 * * J=K=1
0 0 1 1 1 * * Не визначений стан
0 1 0 0 0 1 0 x = 0 або 1
0 1 0 0 1 1 0 J=x
0 1 0 1 0 1 0 K=x
0 1 0 1 1 1 0 C=x
0 1 1 0 0 1 0 Q, Q` без змін
0 1 1 0 1 1 0
0 1 1 1 0 1 0
0 1 1 1 1 1 0
1 0 0 0 0 0 1 x = 0 або 1
1 0 0 0 1 0 1 J=x
1 0 0 1 0 0 1 K=x
1 0 0 1 1 0 1 C=x
1 0 1 0 0 0 1 Q, Q` без змін
1 0 1 0 1 0 1
1 0 1 1 0 0 1
1 0 1 1 1 0 1
1 1 0 0 0 1 0 x = 0 або 1
1 1 0 0 1 1 0 J=x
 1 1 0 1 0 1 0 K=x
1 1 0 1 1 1 0 C=x
1 1 1 0 0 1 0 Q, Q` без змін
1 1 1 0 1 1 0
1 1 1 1 0 1 0
1 1 1 1 1 1 0

Табл. 4 Скорочена таблиця істиності JK - тригера

R S C J K Q Q`
0 0 x x x 0 1
0 0 1 0-1 1-0 1 0
0 1 x 1 1 * *
1 0 x x x 0 1
0 1 x x x 1 0
1 1 x x x 1 0

Отримав часові діаграми для JK-тригера:

 Рис. 6. Часові діаграми для JK-тригера

Встановив S = 1, R = 1 та перевірив справедливість таблиці функцій

збудження.
JK-тригер відрізняється від RS-тригера тільки тим, що під час вступу на
його входи двох одиниць його стан інвертується.
 Рис. 7 Схема діаграми для JK-тригера на мікросхемі 7476N.

Таблиця станів JK-тригера на мікросхемі ТТЛ-7476 :

 Табл. 5 Повна таблиця станів JK-тригера на мікросхемі ТТЛ-7476
R’ S’ C J K Q Q`
1 1 0 0 0 1 0 x = 0 або 1
1 1 0 0 1 1 0 J=x
1 1 0 1 0 1 0 K=x
1 1 0 1 1 1 0 C=x
1 1 1 0 0 1 0 Q, Q’ без змін
1 1 1 0 1 1 0
1 1 1 1 0 1 0
1 1 1 1 1 1 0
1 0 0 0 0 1 0 x = 0 або 1
1 0 0 0 1 1 0 J=x
1 0 0 1 0 1 0 K=x
1 0 0 1 1 1 0 C=x
1 0 1 0 0 1 0 Q, Q’ без змін
1 0 1 0 1 1 0
1 0 1 1 0 1 0
1 0 1 1 1 1 0
0 1 0 0 0 0 1 x = 0 або 1
0 1 0 0 1 0 1 J=x
0 1 0 1 0 0 1 K=x
0 1 0 1 1 0 1 C=x
0 1 1 0 0 0 1 Q, Q’ без змін
0 1 1 0 1 0 1
0 1 1 1 0 0 1
0 1 1 1 1 0 1
0 0 0 0 0 1 0 x = 0 або 1
0 0 0 0 1 1 0 J=x
0 0 0 1 0 1 0 K=x
0 0 0 1 1 1 0 C=x
 0 0 1 0 0 1 0 Q, Q’ без змін
0 0 1 0 1 1 0
0 0 1 1 0 1 0
0 0 1 1 1 1 0

Табл. 6 Скорочена таблиця станів JK-тригера на мікросхемі ТТЛ-7476

R’ S’ C J K Q Q`
1 1 x x x 1 0
1 0 x x x 1 0
0 1 x x x 0 1
0 0 x x x 1 0

Отримав часові діаграми для JK-тригера:

Рис.8 Часові діаграми для JK-тригера.

 Принцип роботи JK-тригера:

Якщо на інформаційних (J і K) входах пристрою поданий рівень нуля, то

на виході елементів І-НЕ (1 і 2) встановлюється рівень одиниці, і JK-тригер
збереже свій стан. Наприклад, Q буде дорівнює логічному нулю, Q '- логічній
одиниці. У такому випадку при подачі сигналів J і C, рівних логічній
одиниці, на вході елемента І-не1 встановлюється логічний нуль і, відповідно,
рівень логічної одиниці на вході першого T-тригера. При знятті
синхронізуючої сигналу (С дорівнює нулю) стан згаданого пристрою Т-типу
рівнем логічного нуля з виходу І = НЕ3 передасться на вхід другого T-
тригера. В результаті JK-тригер перемкнеться в стан логічної одиниці (в
такому випадку Q дорівнює одиниці, а Q 'дорівнює нулю). Тепер, якщо на
вході тригера (К і С) подається сигнал, рівний логічній одиниці, то на виході
елемента І-НЕ2 логічний нуль встановить перший Т-тригер в стан нуля.
Після зняття синхронизирующего сигналу з виходу елемента І-НЕ4 логічний
нуль передасться на вхід другого автомата типу Т, і JK-тригер перемикається
в стан логічного нуля.

Завдання 4. Дослідження JK-тригера в лічильному режимі (Т-

тригер)

Зібрав схему:

Рис.9 Схема діаграми для JK-тригера в лічильному режимі

 Рис.10 Схема діаграми для JK-тригера в лічильному режимі

Увімкнув схему. Змінюючи стан лічильного входу С відповідним

перемикачем, отримав часові діаграми роботи Т-тригера.

Табл.7 Таблиця станів JK-тригера в лічильному режимі

C Q Q`
0 * *
1 * *
 Рис.11 Часові діаграми для JK-тригера в лічильному режимі.

Принцип роботи даного тригера :

Принцип роботи T-тригера полягає в наступному. Після надходження на вхід

T імпульсу, стан тригера змінюється на прямо протилежне. Рахунковим він
називається тому, що T тригер як би підраховує кількість імпульсів, що
надійшли на його вхід. Шкода тільки, що вважати цей тригер вміє тільки до
одного. При отриманні другого імпульсу T-тригер знову скидається в
початковий стан.
 Завдання 5. Дослідження D-тригера

Зібрав схему:

Рис. 12 Схема діаграми для D-тригера.

Увімкнув схему. Подав на схему наступні сигнали:

S = 0, R = 1;

S = 1, R = 0.
 Табл.8 Повна таблиця станів D-тригера

S R C D Q Q`
0 1 0 0 0 1 x = 0 або 1
0 1 1 0 0 1 С=x
0 1 0 1 0 1 D=x
0 1 1 1 0 1 Q, Q` без змін
1 0 0 0 1 0 x = 0 або 1
1 0 1 0 1 0 С=x
1 0 0 1 1 0 D=x
1 0 1 1 1 0 Q, Q` без змін
0 0 0 0 0 1 Перехід 0-1
0 0 1 0 0 1
D=0
0 0 0 1 0 1 Перехід 0-1
0 0 1 1 1 0 D=1
0 0 0 1 Без змін
0 0 1 1 Без змін
0 0 0 0 Без змін
0 0 1 0 Без змін

Табл.9 Скорочена таблиця станів D-тригера

S R C D Q Q`
0 1 x x 0 1
1 0 x x 1 0
 1 1 x x 1* 1*
0 0 0-1 1 1 0
0 0 0-1 0 0 1
0 0 0 x Без змін
0 0 1 x Без змін
0 0 1-0 х Без змін
* - не визначений стан

Встановив S = 1, R = 1 та перевірити справедливість таблиці функції

збудження для даної схеми.

Рис. 13 Схема діаграми для D-тригера на мікросхемі 7474

Табл. 10 Таблиця істинності для D – тригера зібраного на мікросхемах ТТЛ –
7474

S` R` C D Q Q`
0 1 0 0 1 0 x = 0 або 1
0 1 1 0 1 0 С=x
0 1 0 1 1 0 D=x
0 1 1 1 1 0 Q, Q` без змін
1 0 0 0 0 1 x = 0 або 1
1 0 1 0 0 1 С=x
1 0 0 1 0 1 D=x
1 0 1 1 0 1 Q, Q` без змін
0 0 0 0 0 1 x = 0 або 1
0 0 1 0 1 0 С=x
0 0 0 1 0 1 D=x
0 0 1 1 1 0 Не визначений стан
1 1 0 1 0 1 Перехід 0-1
1 1 1 1 1 0 D=1
1 1 1 0 1 0 Без змін
1 1 0 0 1 0 Перехід 0-1
1 1 1 0 0 1 D=0
1 1 1 1 0 1 Без змін
1 1 0 0 Без змін
 1 1 0 1 Без змін
1 1 1-0 1 Без змін

Табл. 11 Скорочена таблиця істинності для D – тригера зібраного на

мікросхемах ТТЛ – 7474

S` R` C D Q Q`
0 1 x x 1 0
1 0 x x 0 1
0 0 x x * *
1 1 0-1 1 1 0
1 1 0-1 0 0 1
1 1 0 x Без змін
1 1 1 x Без змін
1 1 1-0 1 Без змін
* - не визначений стан

Принцип роботи :

Логічне пристрій буде знаходитися в стійкому положенні в тому

випадку, якщо на С = 0. В цьому випадку імпульси, що подаються на
інформаційний D-вхід, ніяк не впливають на прилад, і вихідний імпульс
визначається записаним раніше значенням. Якщо С = 1, то вихідний сигнал
буде залежати від того, який т поданий на інформаційний D-вхід. Якщо D =
1, то на виході буде 1, якщо D = 0, то на виході буде 0.

Отримав часові діаграми роботи тригера для усіх можливих комбінацій

D, Q.
t t
 Рис. 14 Часові діаграми для D-тригера

Завдання 6. Дослідження роботи D-тригера в лічильному режимі

Зібрав схему :
Рис. 15 Схема діаграми для D-тригера в лічильному режимі

Рис.16 Схема діаграми для D-тригера в лічильному режимі

 Рис.16 Часова діаграма D-тригера в лічильному режимі

Табл.12 Таблиця істинності D-тригера в лічильному режимі

C Q Q`
0 * *
1 * *

Увімкнув схему. Подаючи на лічильний вхід С тактові імпульси за

допомогою відповідного перемикача та визначаючи рівні логічних сигналів
на виходах тригера за допомогою логічних пробників, отримав часові
діаграми роботи D-тригера в лічильному режимі.

Принцип роботи даного тригера :

 Для того, щоб змусити працювати його в якості лічильника імпульсів,
досить на вхід D подати сигнал з його власного інверсного вихода.В такому
режимі по приходу кожного імпульсу на вхід С, тригер буде змінювати свій
стан на протилежне, як показано на тимчасовій діаграмі. І пояснення цьому
саме просте і логічне: стан на вході D завжди протилежно, инверсно, по
відношенню до прямого виходу. Тому, в світлі попереднього розгляду роботи
тригера, на прямий вихід переноситься його інверсне стан. Один тригер, хоч і
в рахунковому режимі, багато не нарахує, всього лише до двох: 0..1 і знову
0..1, і так далі.

Висновок: при виконанні лабораторної роботи на тему : «Дослідження

тригерів» дослідив будову та принципи роботи RS-, JK-, D- та T-тригерів.
Виконав побудову схем у NI Multisim, склав часові діаграми до кожного
тригера, побудував тригери на мікросхемах 7474, описав принципи роботи
тригерів.