Professional Documents
Culture Documents
鍍 膜 技 術 實 務
鍍 膜 技 術 實 務
電機系
王志明
整批式LPCVD
(Batch Type)
箭號表示氣體流向
橫切面示意圖
A.感應式耦合電漿(ICP):
主要是利用在反應室的外
圍,加上一組環繞的RF線
圈(Coil),來提升離子與電
子在電漿內的碰撞頻率,
子在電漿內的碰撞頻率
以達到增加電漿內之離子
的目的 晶片放置之位置
的目的。晶片放置之位置
暴露直接在ICP電漿的正下
方。
上述方法將薄膜材料由固體變成氣體,然後沈積在基板上,
上述方法將薄膜材料由固體變成氣體 然後沈積在基板上
依不同之物理作用又可分為三大類:
1.熱蒸鍍法(Thermal Evaporation Deposition);
2.電漿濺鍍法(Plasma Sputtering Deposition);
3.離子束濺鍍法(Ion Beam Sputtering Deposition, IBSN)
CHENG SHIU UNIVERSITY P.26
熱蒸鍍法(Thermal Evaporation Deposition):
此法乃利用升高薄膜材料之溫度 使其由固體熔解然後氣
此法乃利用升高薄膜材料之溫度,使其由固體熔解然後氣
化(或直接由固體昇華為氣體),氣態薄膜材料之原子或分
子同時因具有加溫後之動能而飛向基板沈積成為固體薄膜。
子同時因具有加溫後之動能而飛向基板沈積成為固體薄膜
依不同之加熱方式又可分為下列幾種方法:
1.熱電阻加熱法(Resistive Heating):
原理:當電流(I)通過一電阻(R)時會產生熱能,其功率(P)正
比於 2R。
比於I
方法:選用高熔點材料當電阻片(即蒸發源),將欲鍍之薄
膜材料置於其上然後加正負電壓於電阻片之兩端通
以高電流。此電阻片材料一般選用化學性質穩定之
高熔點(mp)材料,如鎢(W,mp=3380℃)、鉭(Ta,
mp=2980℃) 、 鉬 (Mo , mp=2630℃) 、 石 墨 (C ,
mp=3730℃)。
CHENG SHIU UNIVERSITY P.27
蒸發源之形狀:
(A)線型:
1.呈螺旋狀:如圖(a)所示,可為單股絲或多股絲。欲鍍物
插掛於螺旋環中,例如:鍍鋁條時用多股螺
旋絲,因為在高溫下鋁會與電阻絲(一般為
鎢)形成合金而破壞鎢絲 若用多股絞合做
鎢)形成合金而破壞鎢絲,若用多股絞合做
成則可延長鎢絲之壽命。工業生產機型多用
BN-TiB2-AlN之複合導電材料來鍍鋁,其形
之複合導電材料來鍍鋁 其形
狀如圖(f5)所示。
22.呈籃狀:如圖(b)所示,將欲鍍物置於籃中,材料可為昇
呈籃狀:如圖(b)所示,將欲鍍物置於籃中,材料可為昇
華之塊狀材料。
3 呈蚊香狀:如圖(d)所示,將欲鍍物放入坩鍋置於其下,
3.呈蚊香狀:如圖(d)所示,將欲鍍物放入坩鍋置於其下,
一般為昇華材料。若材料會與電阻絲起作用,
則可先在材料與電阻絲中放一陶瓷坩鍋,如
圖(c)所示。
CHENG SHIU UNIVERSITY P.28
(B)舟型:一般稱為Boat,可盛薄膜之材料。
(B)舟型:一般稱為Boat 可盛薄膜之材料
1.呈小坑狀:如圖(e)所示,可放小量欲鍍物,如Au、Ag
等
等。
2.呈槽狀:如圖(f1~f5)所示,可放大量欲鍍物,如ZnS、
MgF2 、Ge、鋁條等。若材料加熱後會與熱阻
Ge 鋁條等 若材料加熱後會與熱阻
舟起化學反應,則可加陶瓷內襯,如圖(g)所
示。其中若材料會因熱而濺跳,則可加上有孔
之蓋子,如圖(h1~h3)所示。
閃燃式:此法專為蒸發兩種以上不同蒸發溫度之混合材料
而設計,其方法是將蒸發源事先加熱至高溫,
混合材料以少量一部分之方式一次一次地放入
蒸發源,材料一接觸到蒸發源立即蒸發而鍍到
基板上。
基板上
優點:1.製程簡單。
2.電源設備價格便宜。
電源設備價格便宜
3.蒸發源形狀容易配合需要做成各種形式。
缺點:1.由於需先加熱電阻片再傳熱給薄膜材料,因此電
阻片多少會與材料起作用,或引生雜質。此點雖
可加隔化學性質穩定之陶瓷層,惟耗電量增加。
2.電阻片能加熱之溫度有限,對於高熔點之氧化物
則大部分無法熔融蒸鍍。
3.蒸鍍速率有限。
4.材料若為化合物,則有被熱分解之可能。閃燃法
可蒸鍍部分此類材料之薄膜。
5.膜質不硬,密度不高。
CHENG SHIU UNIVERSITY P.33
2.電子鎗蒸鍍法(Electron Beam Gun Evaporation):
原理:
A.電子束的產生:
熱電子發射(Thermionic emission):當高熔點金屬被加熱
到高溫時,其表面電子之動能將大於束縛能而逸出,其
電流密度依Richardson Equation可表示為:
J = AT2exp(-ef/kT)
其中 為金屬加熱之絕對溫度 為電子電荷 為功函數
其中T為金屬加熱之絕對溫度,e為電子電荷,f為功函數,
k為Boltzmann常數,A為Richardson常數。例如以高電阻
高熔點之鎢絲當作被加熱之金屬(即通以電流),鎢之A ( ) =
75 Amp/cm2℃,f = 4.5 eV。
若在大電流下則受正負電極間之距離(d)及電壓(V)之控制,
可以Langmuir-Child Equation表示為:
J = BV3/2/d2
其中 為常數 2.33510-66 Amp/Unit Area)。
其中B為常數(=
CHENG SHIU UNIVERSITY P.34
B.電子束的加速:
由於電子帶有電荷 所以電子在電場中可被加速 即若
由於電子帶有電荷,所以電子在電場中可被加速,即若
施以電位差(V),則電子束所擁有之動能為1/2mev2 =eV,
其中 e為電子質量,v為電子速度,一般V為5kV到15kV,
其中m 為電子質量 為電子速度 一般 為 到
若V=10kV,則電子速度可高達6104 km/s,如此高速之
電子束撞擊在薄膜材料上將轉換成熱能,其溫度可高達
數千度(利用總能量W=neV,n為電子密度,則單位時間
內可產生之熱量為Q=0.24W卡),而將薄膜材料蒸發成
氣體,其工作原理如次頁圖示。圖中所示磁場之作用
是將被加速之電子偏向270以撞擊在爐床上之鍍膜材料。
若磁場強度為B,則電子所受之磁力F=evB而偏向,此
磁力為電子做圓周運動之向心力F=mev2/r,則偏向之曲
m v
率半徑 r e
e B
CHENG SHIU UNIVERSITY P.35
Blong及Blat為可調磁場,利用兩者來
調整電子束打在薄膜材料之位置、
掃瞄之幅度及頻率。
電子束加速後可直接撞擊在薄膜材
料上使之蒸發,但蒸發之原子或分
子會污染電子源,因此通常將電子
源藏在裝薄膜材料之鎗座底下,而
利用強力磁場將電子束偏向180或
270
270。
鍍膜時若需要較大量之材料時,
則可利用半徑大之坩鍋或上升型
之圓柱狀設計。
優點:
1.真空室內不需任何電器設備,亦無熱源,所以非常乾淨,薄膜
1 真空室內不需任何電器設備 亦無熱源 所以非常乾淨 薄膜
品質相對會比較純,也不會有電荷累積而造成薄膜表面損傷。
2 雷射光可聚焦在很小之位置且不受電場或磁場之影響,因此可
2.雷射光可聚焦在很小之位置且不受電場或磁場之影響,因此可
選用可以旋轉之多靶,蒸鍍多層膜,也可以用多束雷射光蒸發
多種元素混合成膜。
3.蒸鍍速率快,材料可擺在很遠處(若材料會被污染之情形下),
因雷射光束不易散開。
缺點:
缺點
1.設備昂貴。
2 有些材料對雷射光之吸收不佳
2.有些材料對雷射光之吸收不佳。
3.蒸鍍速率太高,不易鍍很薄之薄膜。
4 雷射光入射窗口需防止污染。
4.雷射光入射窗口需防止污染
其中M為被擊出之靶原子質量,m為參與撞擊之離子質量,
Em為離子在撞擊前所具備之動能。
被擊出之靶原子個數 Mm Em
S
參與轟擊之離子個數 ( M m) U m
2
其中α為離子對金屬靶撞擊之夾角,Um為金屬靶原子之鍵
結能量。
磁控濺鍍之另一優越性為可做成連續濺鍍系統,從基板進
入轉接室到濺鍍室,濺鍍完成後再到出口轉接室,在出大
氣環境,完成鍍膜之期間不用打開濺鍍室,此一設計可使
濺鍍作業一天24小時連續工作以增加生產效率(產能),設計
時可將靶面向下或向上或側向 為避免雜質掉落於基板表
時可將靶面向下或向上或側向,為避免雜質掉落於基板表
面,目前之系統設計都採基板為側立式為主,因此靶面也
是側面面向基板
是側面面向基板。
CHENG SHIU UNIVERSITY P.59
磁控濺鍍對強磁性靶材無效,又由於靶面在電場分佈較強
的地方,打的比較多,所以該處表面凹得比較快,致使靶
材的利用率低,對膜質與膜厚之均勻分佈,都有不良之影
響,此時可調整磁條位置或加一電流可調之電磁鐵以改善
磁場分佈情形
磁場分佈情形。
CHENG SHIU UNIVERSITY P.60
在量產之考慮下,連續蒸鍍可省下許多時間增加產能,因
此可把電子槍鍍膜機改成下圖之連續蒸鍍系統 其中A為
此可把電子槍鍍膜機改成下圖之連續蒸鍍系統。其中A為
進入腔,C為送出腔,A、C腔之空間可做成很小,只要能
移運基板支撐架即可,因此抽真空速率很快,而B為主蒸
鍍室,可以一直不用打開直到需補充材料或清潔鍍膜室。
為了增加膜料之量,可以做一個大轉盤,在上面可裝置許
多個裝膜材料之坩鍋。
此法所鍍出來之膜層為非晶相薄
膜(Amorphous),其密度很高,因
此光散射程度很小,可做高級之
鏡片,如低損耗雷射陀螺儀用之
雷射鏡、測重力波干涉儀所需之
雷射鏡等。
此法之離子源有多種 其中目前
此法之離子源有多種,其中目前
以Kaufman型寬束離子源或其改
良型最為普遍。
良型最為普遍
其中為空間介質常數,Ab為離子束面積,e/m為加速離子
之電荷與質量比(荷質比),Vt=Va + Vb,Vb為離子束之電
壓
壓,V 為加速極之電壓 d為屏極及加速極兩柵之間的距
a 為加速極之電壓,d為屏極及加速極兩柵之間的距
離,可見Ib與Vt及d之關係。
一般要小於工作氣體(A )的一次游離能與二次
放電電壓Vd一般要小於工作氣體(Ar)的一次游離能與二次
游離能之和。以Ar為例,第一次與第二次游離能分別為
15 8eV及27 6eV,其和為43 4eV,因此Vd 必須小於43V,
15.8eV及27.6eV,其和為43.4eV,因此V
一般調整在35V到40V之間,太低不易維持輝光放電,太
高則會產生二次游離 此情形會對薄膜有不良之影響 但
高則會產生二次游離,此情形會對薄膜有不良之影響。但
是,對於大型離子源其放電室很大,Vd有的須加高到50V
以上才能維持電漿狀態之穩定。
以上才能維持電漿狀態之穩定
單柵極光學其離子束直接由放電室之電漿體取出,在
Langmuir-Child Eq.中:J = BV3/2/d2,其中B = 2.335106
Amp/unit area,d值即為電漿鞘(Plasma
值即為電漿鞘 Sheath)的大小,由
的大小 由
於 d 很 小 , 所 以 這 種 結 構 之 離 子 源 密 度 Jb 可 大 到 1~2
A/ 2 ,不過V
mA/cm 只能小於100 200V 擴散角很大 此適
不過Vb 只能小於100~200V,擴散角很大,此適
合作為離子助鍍用,不適合當濺射鍍膜用。
在離子源出口處設有一中空小電漿室,其上開一小孔,當
正離子經過此電漿室之小孔時,會搭引電子飛出而中和正
離子。實際上,在使用時會使中和用之電子數目大於正離
子數目約10%,甚至更多。因為當中和用之電子數不夠多
時,基板上會累積正電荷,而造成打火(Arcing),此現象
若發生在進行鍍膜之前的清潔基板工作時,則基板會產生
弧光造成表面有凹坑或熔結出小顆粒,致使爾後沈積之薄
膜呈現表面不平整的情形。在鍍膜過程中,若中和電子數
不夠,亦會發生同樣的不同膜質。因此在大型之離子源中,
中和用之電子數常需要比離子數多大約1.5倍到2倍左右,
以免發生上述之情形。
這種離子源無法做的很小,因為必須要有強大磁場來彎曲
這種離子源無法做的很小 因為必須要有強大磁場來彎曲
電子路徑,目前最小大約在75mm左右。
以上所述之離子源其離子電壓(Beam Voltage)約為100V到
以上所述之離子源其離子電壓 約為 到
1500V,一般用於離子濺鍍(Ion Beam Sputter Deposition)及
乾式蝕刻(D Etching)。亦可調整兩柵之間距及電壓,以
乾式蝕刻(Dry Et hi ) 亦可調整兩柵之間距及電壓 以
改變離子分佈用來作為離子助鍍(Ion Assisted Deposition)。
⇒右圖為交流高電壓電漿
輔助蒸鍍系統,其中
C:陰極、S:基板、
B : 蒸 發 源 、M :金 屬
蒸氣、T:熱電偶、
LV : 加 熱 用 之 低 電 壓
源。
CHENG SHIU UNIVERSITY P.7
H離子披覆反應蒸鍍(Ion Plating Deposition):
1986年由Pulker等人所提出,稱為Reactive Low-Voltage Ion
Plating,簡稱Ion Plating(離子披覆)。利用低電壓高電流所引
生的電漿產生反應(氧化、氮化)及增加膜密度的原理。
Ar充入電漿腔中,在電漿腔(陰
極)與絕緣的電子鎗坩堝(陽極)
間形成電漿區。蒸鍍材料如Ti
或Ta則在坩堝上方被電漿離子
化,因此能被加速飛向自我偏
壓(因電子較輕,先飛向基板而
有約-10到-20V)的基板上,並與
氧氣充分結合成TiO2 或Ta2O5 ,
這樣產生的薄膜其密度很高,
薄膜表面粗糙度低,因此折射
率會比一般方法鍍出來的大。
CHENG SHIU UNIVERSITY P.8
H離子披覆反應蒸鍍(Ion Plating Deposition):
此法的缺點是蒸發之起始材料(Starting material)必須是金屬
或導體,介電質材料無法當作起始材料。為改進此缺點,
Toki等人改用電子束來激發產生電漿,使蒸發之原子或分
子有1%以上被游離而達到離子披覆的效果。使用之電子束
電壓約70~150V,電流約30A。
薄膜在沈積過程中若動能不足則膜質不密,中間多孔隙,
若加熱烘烤之,可使膜質變密。
SIBSD 第二支離子源
其抽真空之安排使
鍍膜區保持了高真
空 狀 態 為 OCA
(Optical Corporation
of America) 於 1966
年發表之專利,稱
之為Microplasma。
長晶成核
晶粒成長
晶粒聚結
縫道填補
薄膜成長
⎝3 ⎠
其中r是核團半徑,γ是核團的單位表面能,GV是核團的單位
體積自由能。
⇒簡單而言,所謂晶粒聚結,就是大晶粒在消耗小晶粒的過
程中成長的一種現象。在這個聚結的過程中,整個系統的
表面能將隨著小晶粒的消失而逐漸的降低。
⇒右圖為氧化銦錫(ITO)
薄膜之掃瞄式電子顯
微鏡(SEM)之剖面圖
(Cross-section)。
⇒理想多層結構之薄膜。
⇒實際製鍍可能之膜層。
⇒膜面粗糙,膜內有柱狀及稜狀結構,
或有雜質及缺陷。
⇒p1及p2可能是污點或雜粒,膜沈積在
該處時會造成一核點,而分別形成突
瘤b1及b2。
⇒s可能是坑洞或刮痕,膜沈積在該處後
會造成凹陷d。
CHENG SHIU UNIVERSITY P.23
⇒矽晶片上沈積ITO膜,因污點或雜粒而形成之突瘤。