Professional Documents
Culture Documents
05 ПЗ
05 ПЗ
Вступ.........................................................................................................................2
1. Огляд літератури...............................................................................................3
1.1 Регістри...........................................................................................................3
1.2 Тригер..............................................................................................................5
1.2.1 Класифікація тригерів................................................................................6
1.3 Мікропроцесори..........................................................................................7
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Вступ
У курсовому проекті розроблено спеціалізований обчислювач, який
працює у складі мікропроцесорної системи керування технологічним
об’єктом (процесом) повинен забезпечити математичну обробку
інформаційних сигналів {xi}, за заданою функціональною залежністю
1 2⋅3 3⋅4 2 4⋅5 3
f ( x )= =1− x+ x − x +…
( 1+ x )3 2 2 2 з відповідною точністю ε. Наведено
структурну, функціональну і принципову схеми заданого пристрою,
проведено моделювання і перевірку роботи принципової схеми, побудовано
часові діаграми функціонування пристрою.
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
1. Огляд літератури
1.1 Регістри
Регістром - називається типовий функціональний вузол комп'ютера,
призначений для приймання, тимчасового зберігання, перетворення і видачі
n-розрядного двійкового слова.
Регістри класифікують за такими ознаками:
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Дуже зручні універсальні регістри, що дозволяють здійснювати як
послідовний, так і паралельний запис і зчитування. Такі регістри можна
використовувати в якості перетворювачів паралельного коду в послідовний і
навпаки (рис. 1.3).
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
- установлювальні.
- записування.
- читання.
- порозрядні.
- логічні.
- зсуву.
- перетворення послідовного коду в паралельний і навпаки;
6. напрямом зсуву:
- односторонні (лівий або правий зсув).
- двосторонні (реверсивні).
7. типом тригерів, що використовуються;
- елементною структурою.
- потенціальні
- імпульсні
- потенціально-імпульсні.
Регістр процесора — комірка швидкодіючої внутрішньої пам'яті
процесора, яка використовується для тимчасового збереження операндів, з
якими безпосередньо проводяться обчислення, а також часто
використовуваних даних з метою швидкого доступу до них.
Крім того, в регістрах зберігається і додаткова інформація, потрібна
процесору для функціонування.
За функціональним призначенням регістри процесора поділяються на
такі:
Регістри даних — використовуються для збереження цілочисельних
даних. В деяких архітектурах, відомих як акумуляторні, такий регістр лише
один.
Адресні регістри — зберігають адреси (номери комірок) в пам'яті та
використовуються в операціях з пам'яттю. Такі регістри іноді називаються
індексними або базовими.
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Регістри загального призначення — можуть зберігати і дані, і адреси
Регістри плаваючої коми — призначаються для зберігання даних для
обчислень з плаваючою комою
Регістри констант — зберігають.
Векторні регістри — зберігають векторні дані та забезпечують векторні
обчислення.
Регістри спеціального призначення — зберігають внутрішню
інформацію, необхідну для функціонування процесора (лічильник команд,
вказівник стеку, регістр стану процесора).
1.2 Тригер
типу M-S (master-slave), оскільки стан однієї БС, яку називають веденою,
повторює стан додаткової БС, яку називають ведучою.
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
за способом запису інформації тригери поділяють на несинхронізовані
(асинхронні, нетактові) і синхронізовані (тактові).
за кількістю інформаційних входів тригери можуть бути з одним, двома та
багатьма входами.
за видом вихідних сигналів тригери поділяються на статичні і динамічні.
Статичні тригери – тригери, в яких вихідні сигнали в стійких станах
залишаються незмінними в часі. Динамічні тригери – тригери, в яких
вихідні сигнали в стійких станах змінюються в часі.
за способом запам’ятовування інформації тригери можуть бути з
логічною і фізичною організацією пам’яті. Перші виконують на логічних
елементах І, АБО, НІ, І-НІ, АБО-НІ, І-АБО-НІ і т.д., а другі є елементами
запам’ятовувальних пристроїв, у яких використовують нелінійні
властивості матеріалів або нелінійні вольт-амперні
характеристики компонентів.
1.3 Мікропроцесори
Мікроконтро́лер (англ. microcontroller), або однокристальна мікроЕОМ
— виконана у вигляді мікросхеми спеціалізована мікропроцесорна система,
що включає мікропроцесор, блоки пам'яті для збереження коду програм і
даних, порти вводу-виводу і блоки зі спеціальними функціями (лічильники,
компаратори, АЦП та інші).
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Основні характеристики даного мікро контролера наведені в Таблиці 1.
Розрядність 8
Flash 16k
EEPROM 512
RAM 1k
Ліній I/O 24
АЦП немає
Компаратор є
Вбудований генератор є
Інтерфейси SPI/2UART
Корпус TQFP
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
2.1.2 8-ми розрядний регістр зсуву К155ИР13
К155ИР13 – це 8-ми розрядний реверсивний регістр зсуву з
можливістю паралельного запису інформації (Рис. 2.3)
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
2.1.5 D-тригер К155ТМ1
Тригер — це електронна логічна схема, яка має два стійкі стани, в яких
може перебувати доки не зміняться відповідним чином сигнали
керування. Напруги і струми на виході тригера можуть змінюватися
стрибкоподібно.
D-тригер К155ТМ1 – являє собою тригер затримки (Рис. 2.6)
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Рис. 2.7 Шифратор 8 в 4 К155ИД1
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
3.2. Структурна схема
Пристрій реалізовано у вигляді набору функціонально-завершених
блоків. Кожен блок відповідає за певний тип перетворення даних. На
функціональній схемі (рис. 3.1) зображено основні блоки пристрою для
введення даних.
Перетвор
ювач в
Блок
прямий
формува мікроконт
двійковий
ння ролер
код
унітарно
го
двійково- Блок
го коду керування
Блок
виведення
резльтату
Блок
регістрів з
паралельним
записом
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
3.3 Функціональна схема
Схема складається з таких елементів: керуючий блок, 2 блоки
регістрів, мікроконтролер.
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Рис. 3.3 Керуючий блок
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
3.4. Елементна база
КМОН логіка побудована на комплементарній логіці на транзисторах
метал-оксид-напівпровідник. Мікросхеми КМОН логіки виготовляють на
польових транзисторах. Для пристрою використані компоненти перелічені в
таблиці 2.
DD9 K155ИР1 1
DD5 К176ИР3 1
#include <avr/io.h>
#include <avr/io.h>
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
#include <util/delay.h>
result *= number;
return result;
void work(void)
int x = PINB;
int div_part;
int mod_part;
int iter = 3;
float result;
int counter = 1;
while(1){
x = PINB;
div_part = result / 1;
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
mod_part = (int)((result - div_part) * 1000);
PORTC = div_part;
PORTA = mod_part;
_delay_ms(1000);
_delay_ms(1000);
break;
int main(void){
DDRD = 0x00;
DDRB = 0x00;
DDRA = 0xFF;
DDRC = 0xFF;
start:
PINA = 0x00;
PINC = 0x00;
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
while(1){
work();
goto start;
}}}
Fmax =1/31,1=8920606 Гц
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
4. Моделювання
Для моделювання роботи пристрою використовується пакет програм
Proteus.
Унітарниій вхідний код паралельно подається на шифратор і
перетворюється у прямий двійковий код, потім подається на вхід мікро
контролера ATmega168. Після натискання кнопки подається сигнал старту
обрахунку (рис. 4.1)
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Рис. 4.2. Мікроконтролер ATmega168
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Висновки
В даній курсовій роботі розроблено спеціалізований обчислювальний
пристрій. Пристрій дозволяє обраховувати вираз з заданою точністю.
Оскільки пристрій розроблено на основі КМОН логіки то підвищується його
швидкість роботи і зменшується напруга живлення оскільки в цій логіці
використовуються польові транзистори (в більшості випадків енергія
використовується для перемикання станів).
Після побудови пристрою було проведено розрахунок часових та
частотних характеристик, також було проведено моделювання для перевірки
правильності функціонування, результати моделювання довели правильність
функціонування пристрою.
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5
Список використаної літератури
1. Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги.
Справочник Нефедов А.В. . – М.: Радиософт 2001. – 512 с.
2. Интегральные микросхемы. Справочник. / Под ред. Тарабарина. М.:
1985.
3. Схемотехника ЭВМ. / Под ред. Соловьева. М. 1985.
4. Бабич М.П, Жуков І.А.Комп’ютерна схемотехніка. Навчальний
посібник. К.: МК-Прес, 2004. – 412 с.
Арк.
362.6050102 3 058 ПЗ
2
Змн. Арк. № докум. Підпис Дата
5