Se doreste implementarea unui circuit care recunoaste doua secvente specifice aplicate la intrarea

sa, w, dupa urmatoarea diagrama. Iesirea z va fi egala cu 1 daca la intrarea w se mentine valoarea
logica 0 sau 1 pentru cel putin 4 impulsuri de tact succesive. Starea initiala dupa RESET este z=0.

Diagrama de stare este urmatoarea:

1
Structura de baza a codului:

LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY part2 IS
PORT ( . . . definire intrari/iesiri
. . .);
END part2;
ARCHITECTURE Behavior OF part2 IS
. . . declarare semnale
TYPE State_type IS (A, B, C, D, E, F, G, H, I);
SIGNAL y_Q, Y_D : State_type; - - y_Q stare curenta, y_D starea urmatoare
BEGIN
...
PROCESS (w, y_Q) - - tabela stari
BEGIN
case y_Q IS
WHEN A IF (w = ’0’) THEN Y_D <= B;
ELSE Y_D <= F;
END IF;
. . . se continua
END CASE;
END PROCESS; - - tabela stari
PROCESS (Clock) - - parcurgere stari
BEGIN
...
END PROCESS;

. . . atribuire valoare iesire

END Behavior;