КС Ст. Гр.

КІ-21 Шапран Родіон Сергійович

Лабораторна робота №3
Тема: Цифрові пристрої контролю
Мета: Вивчення принципів роботи компараторів та пристроїв контролю
парності, які входять до складу комп’ютерної техніки. Побудова більш
складних модулів на їх основі.
ХІД РОБОТИ
1. У середовищі Proteus готуються схеми, які б дозволили скласти
таблиці істинності однорозрядного компаратора. Проводиться її дослідження
в режимі A > B. Аналогічно виконується дослідження A = B і A < B.
Для коректної ідентифікації того, що це саме компаратор, складаємо
таблицю станів та формули, за якими розраховуються вихідні сигнали.
Таблиця 3.1 — Таблиця станів однорозрядного компаратору на
логічних елементах
A B Y A <B Y A =B Y A >B
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
Формули вихідних сигналів однорозрядного компаратору:
Y A <B = A B
Y A =B=( A B ) +( AB)
Y A >B = A B
Ґрунтуючись на вищезазначених даних, складаємо віртуальну схему у
ПЗ “Proteus”

Рисунок 3.1 — Схема компаратору реалізованого на логічних елементах

Сутність його роботи до болі проста і складається в тому, щоб
порівнювати два сигнали. Тобто, якщо на вході А – 0, а на вході B – 1, то
виходить що A < B, отже загориться сигнал з формулою: Y A >B = A∗B
КС Ст. Гр. КІ-21 Шапран Родіон Сергійович
2. Готується і досліджується схема дворозрядного компаратора в
режимі A > B, A = B і A < B. Логічний синтез фукнціоналу релізувати в
середовищі WinCupl для ПЛІС AM16V8. Для кожної з приведених схем
будується таблиця станів. На основі отриманих таблиць провести аналітичні
вирази роботи компараторів.
Складаємо таблицю станів дворозрядного компаратора, за якою будуть
в подальшому збиратися різні версії дворозрядного компаратора.
Таблиця 3.2 — Таблиця станів дворозрядного компаратора
A1 A2 B1 B2 Y A >B Y A <B Y A =B
0 0 0 0 0 0 1
0 0 0 1 0 1 0
0 0 1 0 0 1 0
0 0 1 1 0 1 0
0 1 0 0 1 0 0
0 1 0 1 0 0 1
0 1 1 0 0 1 0
0 1 1 1 0 1 0
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 0 1
1 0 1 1 0 1 0
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 0 1
Скоротивши за допомогою карт Карно таблицю станів дворозрядного
компаратора отримуємо такі формули для виходів (A>B, A<B, A=B):
Y A >B = A1 B1 + A 1 A2 B 2+ A 2 B1 B2
Y A <B = A1 B1 + A2 B1 B2+ A 1 A 2 B2
Y A =B= A 1 A2 B 1 B2 + A 1 A 2 B1 B2 + A1 A 2 B1 B 2+ A 1 A2 B1 B2
Для початку збираємо схему компаратора на логічних елементах.

Рисунок 3.2 — Схема компаратора на логічних елементах

КС Ст. Гр. КІ-21 Шапран Родіон Сергійович

Рисунок 3.3 — Нутрощі підсхеми “2-BIT COMPARATOR” зображеної на

рисунку 3.2
Далі реалізуємо формули у ПЗ “WinCupl” для ПЛІС AM16V8 (див.
рисунок 3.4)

Рисунок 3.4 — Код реалізації дворозрядного компаратора у ПЗ “WinCupl”

КС Ст. Гр. КІ-21 Шапран Родіон Сергійович

Рисунок 3.5 — Схема дворозрядного компаратора на ПЛІС AM16V8

Ці дворозрядні компаратори будуть працювати порівнюючи два
двійкових числа.
Наприклад якщо входи A1 = 1 та A2 = 0 (з двійкового коду у
десятичний це цифра 2), а на входах B1 = 0 та B2 = 1 (з двійкового коду у
десятичний це цифра 1), то загориться лампочка котра ідентифікує A > B.
ДОПОВНЕННЯ ДО ЗАВДАННЯ №2:
Також, формулу для одного з вихідних станів дворозрядного
компаратора можна зробити ЗНАЧНО легше, але для цього потрібно щоб
була повноцінна формула для двох з трьох станів. Для третього стану можна
зробити формулу по такому принципу:
C=! A∧! B
Де !A - це інверсний результат обробки першого стану з повноцінною
формулою, а !B – це інверсний результат обробки другого стану з
повноцінною формулою.
Для повного розуміння далі буде приведено приклад трішки
переробленої схеми та коду завдання №2.
Для початку, нам потрібно провести додатково виходи двох вихідних
станів з повноцінними формулами до вільних входів мікросхеми, так, як це
зображено на рисунку 3.4.

Рисунок 3.6 — Альтернативна схема дворозрядного компаратора на AM16V8

КС Ст. Гр. КІ-21 Шапран Родіон Сергійович
Після чого, потрібно оголосити змінні за новими входами та
сформувати формулу для третього стану по зразку, який було вказано вище.

Рисунок 3.6 — Код для ПЛІС AM16V8 альтернативного дворозрядного

компаратора
Як бачимо, формула для розрахунку стану Y3 (A=B) стала вагово
менше, ніж у варіанті де б ми вписували повноцінну формулу (див. рисунок
3.4)
3. Змоделювати і дослідити схему трьохрозрядного компаратора
рівності на ПЛІС AM16V8. Будується таблиця станів, на основі якої
складаються аналітичний вираз роботи компаратора.
За таблицею 3.3 та формулами під нею, складається код в ПЗ
“WinCupl” для ПЛІС AM16V8 зображеній на рисунку 3.7.

Рисунок 3.7 — Схема трьохрозрядного компаратора на ПЛІС AM16V8

КС Ст. Гр. КІ-21 Шапран Родіон Сергійович
Рисунок 3.8 — Код для ПЛІС 3-біт компаратору зображеного на рисунку 3.7
Таблиця 3.3 — Таблиця станів 3-біт компаратора
№ A1 A2 A3 B1 B2 B3 A=B
0. 0 0 0 0 0 0 1
1. 0 0 0 0 0 1 0
2. 0 0 0 0 1 0 0
3. 0 0 0 0 1 1 0
4. 0 0 0 1 0 0 0
5. 0 0 0 1 0 1 0
6. 0 0 0 1 1 0 0
7. 0 0 0 1 1 1 0
8. 0 0 1 0 0 0 0
9. 0 0 1 0 0 1 1
10. 0 0 1 0 1 0 0
11. 0 0 1 0 1 1 0
12. 0 0 1 1 0 0 0
13. 0 0 1 1 0 1 0
14. 0 0 1 1 1 0 0
15. 0 0 1 1 1 1 0
16. 0 1 0 0 0 0 0
17. 0 1 0 0 0 1 0
18. 0 1 0 0 1 0 1
19. 0 1 0 0 1 1 0
20. 0 1 0 1 0 0 0
21. 0 1 0 1 0 1 0
22. 0 1 0 1 1 0 0
23. 0 1 0 1 1 1 0
24. 0 1 1 0 0 0 0
25. 0 1 1 0 0 1 0
26. 0 1 1 0 1 0 0
27. 0 1 1 0 1 1 1
28. 0 1 1 1 0 0 0
29. 0 1 1 1 0 1 0
30. 0 1 1 1 1 0 0
31. 0 1 1 1 1 1 0
32. 1 0 0 0 0 0 0
33. 1 0 0 0 0 1 0
34. 1 0 0 0 1 0 0
35. 1 0 0 0 1 1 0
36. 1 0 0 1 0 0 1
37. 1 0 0 1 0 1 0
38. 1 0 0 1 1 0 0
39. 1 0 0 1 1 1 0
40. 1 0 1 0 0 0 0
41. 1 0 1 0 0 1 0
42. 1 0 1 0 1 0 0
43. 1 0 1 0 1 1 0
44. 1 0 1 1 0 0 0
45. 1 0 1 1 0 1 1
46. 1 0 1 1 1 0 0
47. 1 0 1 1 1 1 0
48. 1 1 0 0 0 0 0
49. 1 1 0 0 0 1 0
50. 1 1 0 0 1 0 0
51. 1 1 0 0 1 1 0
КС Ст. Гр. КІ-21 Шапран Родіон Сергійович
52. 1 1 0 1 0 0 0
53. 1 1 0 1 0 1 0
54. 1 1 0 1 1 0 1
55. 1 1 0 1 1 1 0
56. 1 1 1 0 0 0 0
57. 1 1 1 0 0 1 0
58. 1 1 1 0 1 0 0
59. 1 1 1 0 1 1 0
60. 1 1 1 1 0 0 0
61. 1 1 1 1 0 1 0
62. 1 1 1 1 1 0 0
63. 1 1 1 1 1 1 1
Знаходження активних станів A=B:
Y A =B=0 ,9 , 18 , 27 , 36 , 45 ,54 , 63;
Формула для розрахунку станів A=B:
Y A =B=( ( A 1 ⊕ B 1 ) + ( A 2 ⊕B 2 ) + ( A 3 ⊕B 3 ) ) ;
4. Готується схема формування біта парності для чотирьохрозрядного
коду в середовищі Proteus на ПЛІС GAL16V8 та логічних елементах.
Логічний синтез необхідного функціоналу реалізувати в середовищі
“WinCupl” для ПЛІС AM16V8. Заносяться до звіту таблиця істинності для
формування біту парності. Записується логічний вираз.

Рисунок 3.9 — Схема формування біта парності чотирьохрозрядного коду

КС Ст. Гр. КІ-21 Шапран Родіон Сергійович

Рисунок 3.10 — Код для ПЛІС AM16V8 яка використовується в схемі

формування біта парності чотирьохрозрядного коду на рисунку 3.9
КС Ст. Гр. КІ-21 Шапран Родіон Сергійович
Таблиця 3.4 — Таблиця станів формування біта парності
чотирьохрозрядного коду
X1 X2 X3 X4 Y=0 Y=1
0 0 0 0 0 1
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 0
1 0 0 0 1 0
1 0 0 1 0 1
1 0 1 0 0 1
1 0 1 1 1 0
1 1 0 0 0 1
1 1 0 1 1 0
1 1 1 0 1 0
1 1 1 1 0 1
Формула для розрахунку формування біта парності
чотирьохрозрядного коду:
RESULT = X 1 ⊕ X 2 ⊕ X 3⊕ X 4 ⊕Y
5. Змоделювати схему для дослідження стандартного пристрою
контролю парності з бібліотеки пакет Proteus та розробити логічний синтез
необхідного функціоналу для ПЛІС AM16V8 який буде копіювати логіку
роботи ІМС 74HC280. Вивчаються режими роботи для контролю парності та
непарності.

Рисунок 3.11 — Схема контролю парності на ПЛІС AM22V10 яка має

аналогічний функціонал ІМС 74HC280
КС Ст. Гр. КІ-21 Шапран Родіон Сергійович

Рисунок 3.12 — Код для ПЛІС AM22V10 яка має ідентичний функціонал, що
і ІМС 74HC280
6. У середовищі Proteus готуються схема для пристрою контролю
парності для семирозрядного коду.

Рисунок 3.13 — Схема пристрою контролю парності для семирозрядного

коду на ПЛІС AM22V10

Рисунок 3.14 — Код для ПЛІС AM22V10 рисунку 3.13

Проаналізувавши дану лабораторну роботу, можемо зробити висновок,
що пристрій формування біту необхідний дня забезпечення цілісності
передачі даних або їх зберігання, що дозволяє виявляти помилки які
виникають у процесі передачі і збереження даних.