Ψηφιακά Ηλεκτρονικά Φώτης Βαρζιώτης ΤΕΙ Ηπείρου

Ελλθνικι Δθμοκρατία
Τεχνολογικό Εκπαιδευτικό
Ίδρυμα Ηπείρου
Ψθφιακά Ηλεκτρονικά
Φϊτιοσ Βαρτηιϊτθσ
Ενότητα 1: Ειςαγωγι
Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα
ςτο ΤΕΙ Ηπείρου
Σκοποί ενότητασ
• Η Ειςαγωγι ςτισ ζννοιεσ ψθφιακό κφκλωμα
– Συνδυαςτικό κφκλωμα
– ακολουκιακό κφκλωμα.
• Η Ανάλυςθ ςυνδυαςτικοφ κυκλϊματοσ
• Η Σχεδίαςθ ςυνδυαςτικοφ κυκλϊματοσ.

Περιεχόμενα ενότητασ
• Ψθφιακά Κυκλϊματα
• Συνδυαςτικά Κυκλϊματα ΣΚ
• Ανάλυςθ Συνδυαςτικϊν Κυκλωμάτων
• Σχεδίαςθ Συνδυαςτικϊν Κυκλωμάτων
• Ακολουκιακά κυκλϊματα
• Σφγχρονο ακολουκιακό κφκλωμα
• Αςφγχρονο ακολουκιακό κφκλωμα
• Ακολουκιακά κυκλϊματα
5
Ψηφιακά Κυκλώματα
Τα ψθφιακά κυκλϊματα ανικουν ςε μία από τισ
δφο ακόλουκεσ βαςικζσ κατθγορίεσ:
• ςυνδυαςτικά κυκλϊματα (combinational
circuits)
• ακολουκιακά κυκλϊματα (sequential circuits)

Συνδυαςτικά Κυκλώματα ΣΚ
Ζνα Συνδυαςτικό Κφκλωμα (ΣΚ) αποτελείται
από:
• Ειςόδουσ
• Λογικζσ πφλεσ που ςυνδζονται μεταξφ τουσ
• Εξόδουσ
ΛΟΓΙΚΕΣ ΠΥΛΕΣ m έξοδοι
n είζοδοι
9
Συνδυαςτικά Κυκλώματα
• Πταν ζνα ςυνδυαςτικό κφκλωμα ζχει n
ειςόδουσ και m εξόδουσ, τότε για κάκε ζναν
από τουσ 2n δυνατοφσ ςυνδυαςμοφσ ειςόδων
υπάρχει ζνασ και μόνον ζνασ δυνατόσ
ςυνδυαςμόσ εξόδων.
• Κάκε χρονικι ςτιγμι, κάκε μία από τισ
εξόδουσ εξαρτάται από τισ τιμζσ των ειςόδων
τθν ίδια χρονικι ςτιγμι.
10

Συνδυαςτικά Κυκλώματα
• Τυποποιθμζνα Συνδυαςτικά κυκλϊματα
– Ακροιςτζσ
– Αφαιρζτεσ
– Συγκριτζσ
– Αποκωδικοποιθτζσ
– Κωδικοποιθτζσ
– Ρολυπλζκτεσ
11
Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Το πρόβλθμα τθσ Ανάλυςθσ ενόσ Συνδυαςτικοφ
Κυκλϊματοσ (ΣΚ) είναι θ περιγραφι τθσ
λειτουργίασ του ΣΚ, όταν δίνεται το λογικό
κφκλωμα.
Η μζκοδοσ ανάλυςθσ ενόσ Συνδυαςτικοφ
Κυκλϊματοσ (ΣΚ) αποτελείται από τα ακόλουκα
βιματα:
12


1. Κακοριςμόσ του αρικμοφ των μεταβλθτϊν
ειςόδου.
– Για n ειςόδουσ, ζχουμε 2𝑛 πικανοφσ
ςυνδυαςμοφσ
– Τοποκετοφμε τουσ αντίςτοιχουσ δυαδικοφσ
αρικμοφσ, ςτο αριςτερό μζροσ του πίνακα
2. Δίνουμε αυκαίρετα ονόματα ςτισ εξόδουσ
των ενδιάμεςων πυλϊν.
13

3. Καταςκευι του Ρίνακα Αλθκείασ του ΣΚ
4. Ρεριγραφι τθσ επικυμθτισ λειτουργίασ του
ΣΚ
14


Ραράδειγμα Ανάλυςθσ ΣΚ.
Να προςδιοριςτεί θ λειτουργία του ΣΚ το λογικό
κφκλωμα του οποίου παρουςιάηεται ςτο
παρακάτω ςχιμα
15

• Το ΣΚ του παραδείγματοσ ζχει τρεισ ειςόδουσ
A, B και C και μία ζξοδο Y. Το κφκλωμα
αποτελείται από δφο πφλεσ AND δφο ειςόδων
και δφο πφλεσ OR δφο ειςόδων.
• Ξεκινϊντασ από τισ ειςόδουσ προσ τισ
εξόδουσ, το κφκλωμα χωρίηεται ςε επίπεδα
πυλϊν και καταγράφονται οι ςυναρτιςεισ
εξόδων των πυλϊν.
16


Επίπεδο 1.
Οι πφλεσ 1 και 2 αποτελοφν το πρϊτο επίπεδο
πυλϊν.
Η ζξοδοσ τθσ πφλθσ 1 είναι:
• Y1=BC
και θ ζξοδοσ τθσ πφλθσ 2 είναι:
• Y2=B+C
17

Επίπεδο 2.
Η πφλθ 3 αποτελεί το δεφτερο επίπεδο και θ
ζξοδόσ τθσ είναι:
• Y3=AY2=A(B+C)
Επίπεδο 3.
Η πφλθ 4 αποτελεί το τρίτο (τελευταίο) επίπεδο
και θ ζξοδόσ τθσ είναι:
• Y4=Y1+Y3=BC+A(B+C)
18


Η ςυνάρτθςθ εξόδου τθσ πφλθσ 4 του
τελευταίου επιπζδου είναι θ ςυνάρτθςθ εξόδου
του ΣΚ:
• Y=Y4
Επομζνωσ, θ ςυνάρτθςθ εξόδου του ΣΚ
ευρίςκεται ωσ ςυνάρτθςθ των ειςόδων του ΣΚ:
• Y=Y4=A(B+C)+BC
19

Ρίνακασ Αλθκείασ του Συνδυαςτικοφ
Κυκλϊματοσ
A B C Y1=BC Y2=B+C Y3=A(B+C) Y=Y4=A(B+C)+BC
0 0 0 0 0 0 0
0 0 1 0 1 0 0
0 1 0 0 1 0 0
0 1 1 1 1 0 1
1 0 0 0 0 0 0
1 0 1 0 1 1 1
1 1 0 0 1 1 1
1 1 1 1 1 1 1
20


Από τον Ρίνακα αλθκείασ του ΣΚ, παρατθροφμε
ότι:
• θ ζξοδοσ του ΣΚ είναι “1”, όταν οι δφο από τισ
τρεισ ειςόδουσ του είναι “1” ι όταν όλεσ οι
είςοδοί του είναι “1”
• θ ζξοδοσ του ΣΚ είναι “0”, όταν οι δφο από τισ
τρεισ ειςόδουσ του είναι “0” ι όταν όλεσ οι
είςοδοί του είναι “0”
21

Συμπζραςμα:
• Η ζξοδοσ του ΣΚ είναι “1”, όταν οι
περιςςότερεσ από τισ ειςόδουσ του ΣΚ είναι
“1”
• Η ζξοδοσ του ΣΚ είναι “0”, όταν οι
περιςςότερεσ από τισ ειςόδουσ του ΣΚ είναι
“0”
• Δθλαδι το ΣΚ υλοποιεί τθ ςυνάρτηςη
πλειοψηφίασ.
22

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

• Κακοριςμόσ του απαιτοφμενου αρικμοφ
ειςόδων, εξόδων και ονομαςία αυτϊν
• Καταςκευι του Ρίνακα Αλθκείασ του ΣΚ
• Απλοποίθςθ τθσ ςυνάρτθςθσ Boole
ςυναρτιςει των μεταβλθτϊν ειςόδου.
• Σχεδίαςθ του λογικοφ κυκλϊματοσ του ΣΚ
23

Ραράδειγμα Σχεδίαςθσ ΣΚ.
• Να ςχεδιαςτεί ζνα ΣΚ που αναγνωρίηει αν
ζνασ 3-bits αρικμόσ είναι μικρότεροσ από 3,
χρθςιμοποιϊντασ μόνο πφλεσ NOT και πφλεσ
AND και OR δφο ειςόδων.
24


Το ΣΚ ζχει τρεισ ειςόδουσ:
A, B και C
Άρα ζχουμε δυαδικι αναπαράςταςθ ενόσ
δεκαδικοφ αρικμοφ από το 0 ζωσ και το 7
(κυμθκείτε ότι με 3 bits μποροφμε να
μετριςουμε 23=8 αρικμοφσ)
25

Μία ζξοδο Y.
Η ζξοδοσ του ΣΚ είναι “1” όταν το δεκαδικό
ιςοδφναμο του 3-bits δυαδικοφ αρικμοφ των
ειςόδων του ΣΚ είναι μικρότερο από 3.
26


• Καταςκευι του Ρίνακα Αλθκείασ του ΣΚ
Δεκαδικόσ A B C Y
0 0 0 0 1
1 0 0 1 1
2 0 1 0 1
3 0 1 1 0
4 1 0 0 0
5 1 0 1 0
6 1 1 0 0
7 1 1 1 0
27

• Από τον Ρίνακα Αλθκείασ του ΣΚ προκφπτει
ότι θ ςυνάρτθςθ εξόδου του ΣΚ είναι Y=1 όταν
A=0 και B=0 και C=0
ι
ι
28


Επομζνωσ, θ ςυνάρτθςθ εξόδου του ΣΚ
ευρίςκεται ωσ ςυνάρτθςθ των ειςόδων του ΣΚ:
Υ=Α∙Β∙C+𝐴∙𝐵∙𝐶+𝐴∙𝐵∙𝐶
Η ςυνάρτθςθ εξόδου του ΣΚ μπορεί να
απλοποιθκεί (χρθςιμοποιϊντασ Άλγεβρα Boole
ι χάρτθ Karnaugh):
Υ = Α ∙ Β ∙ C + 𝐴 ∙ 𝐵 ∙ 𝐶 + 𝐴 ∙ 𝐵 ∙ 𝐶=𝐴 + 𝐵 ∙ 𝐶
29

Για τθ ςχεδίαςθ του λογικοφ κυκλϊματοσ του ΣΚ
• Ξεκινϊντασ από τθν ζξοδο προσ τισ ειςόδουσ
του κυκλϊματοσ,
• Σχεδιάηονται οι πφλεσ του κυκλϊματοσ
λαμβάνοντασ υπόψθ τισ λογικζσ πράξεισ των
ςυναρτιςεων εξόδων του ΣΚ.
• Το λογικό κφκλωμα χωρίηεται ςε επίπεδα που
περιζχουν τισ πφλεσ.
30


Το κφκλωμα χωρίηεται ςε τρία επίπεδα πυλϊν
• Επίπεδο 1: Μία πφλθ NOT που χρθςιμοποιείται για
τθν εφρεςθ τθσ εξόδου 𝐴 + 𝐵 ∙ 𝐶 του ΣΚ, αποτελεί το
τελευταίο επίπεδο πυλϊν.
• Επίπεδο 2: Μία πφλθ OR δφο ειςόδων που
χρθςιμοποιείται για τον υπολογιςμό A+BC, αποτελεί
το δεφτερο επίπεδο πυλϊν.
• Επίπεδο 3:Μία πφλθ AND δφο ειςόδων, που
χρθςιμοποιείται για τον υπολογιςμό BC, αποτελεί
το πρϊτο επίπεδο πυλϊν.
31

Το λογικό κφκλωμα του ΣΚ που αναγνωρίηει αν
ζνασ 3-bits αρικμόσ είναι μικρότεροσ από 3
32

Ακολουθιακά κυκλώματα
Τα ακολουκιακά κυκλϊματα αποτελοφνται από
ςτοιχεία μνιμθσ και ςυνδυαςτικά κυκλϊματα
(πφλεσ).
Ζνα ακολουκιακό κφκλωμα κακορίηεται από μια
χρονικι ακολουκία ειςόδων, εξόδων και
εςωτερικϊν καταςτάςεων.
Σφγχρονο ακολουκιακό κφκλωμα
Αςφγχρονο ακολουκιακό κφκλωμα
33
Σχθματικό διάγραμμα ακολουκιακοφ
κυκλϊματοσ
Είςοδοι Ζξοδοι
Συνδυαςτικι Λογικι
Στοιχεία μνιμθσ
34

Σφγχρονο ακολουθιακό κφκλωμα

• Σφγχρονο κφκλωμα είναι ζνα ακολουκιακό
κφκλωμα, που θ ζξοδόσ του λαμβάνεται κατά
τακτά χρονικά διαςτιματα ςφμφωνα με τθ
λειτουργία ενόσ ωρολόγιο-παλμοφ.
• Οι παλμοί ρολογιοφ κακορίηουν πότε θα γίνουν
αλλαγζσ ςτθν κατάςταςθ του ςυςτιματοσ,
• Ενϊ άλλα ςιματα κακορίηουν ποιεσ ακριβώσ
αλλαγέσ θα γίνουν και πϊσ κα επθρεαςτοφν τα
ςτοιχεία μνιμθσ και οι ζξοδοι από αυτζσ.
35

Σχθματικό Διάγραμμα ενόσ Σφγχρονου
Ακολουκιακοφ κυκλϊματοσ με ρολόι
Είςοδοι Ζξοδοι
Συνδυαςτικι Λογικι
Στοιχεία μνιμθσ
Ραλμοί ΢ολογιοφ
36


Διάγραμμα χρονιςμοφ των παλμϊν ρολογιοφ
37

• Τα κυκλϊματα αυτά ςπάνια εμφανίηουν
προβλιματα αςτάκειασ και ο χρονιςμόσ τουσ
διαχωρίηεται εφκολα ςε διακριτζσ,
ανεξάρτθτεσ χρονικζσ περιόδουσ, κάκε μία εκ
των οποίων μπορεί να εξεταςτεί χωριςτά.
• Είναι δυνατι θ ςχεδίαςθ πολφπλοκων
ςφγχρονων ακολουκιακϊν κυκλωμάτων.
38

Αςφγχρονο ακολουθιακό κφκλωμα

• Αςφγχρονο κφκλωμα είναι ζνα ακολουκιακό
κφκλωμα, που θ ζξοδοσ του λαμβάνεται ςε
τυχαίεσ χρονικζσ ςτιγμζσ που κακορίηονται
από τθ λειτουργία του (γενικότερου)
κυκλϊματοσ.
• Τα ςτοιχεία μνιμθσ που χρθςιμοποιοφνται
ςυνικωσ, είναι διατάξεισ οι οποίεσ
προκαλοφν χρονικι κακυςτζρθςθ ςτα
εμπλεκόμενα ςιματα.
39

• Η διζγερςθ γίνεται με αλλαγι τθσ κατάςταςθσ
(0 → 1, ι 1 → 0) ςε κάποια είςοδο του.
• Στα αςφγχρονα ςυςτιματα, τα ςτοιχεία
μνιμθσ αποτελοφνται από λογικζσ πφλεσ των
οποίων θ κακυςτζρθςθ διάδοςθσ παρζχει τθν
απαιτοφμενθ αποκικευςθ πλθροφοριϊν.
• ‘Ενα αςφγχρονο ακολουκιακό κφκλωμα
μπορεί να κεωρθκεί ςυνδυαςτικό κφκλωμα
με ανάδραςθ.
40


• Λόγω τθσ φπαρξθσ βρόχων ανάδραςθσ μεταξφ
των πυλϊν, ζνα αςφγχρονο ακολουκιακό
κφκλωμα μπορεί να γίνει αςτακζσ.
• Το πρόβλθμα τθσ πικανισ αςτάκειασ αυτϊν
των κυκλωμάτων προκαλεί δυςκολίεσ ςτουσ
ςχεδιαςτζσ ψθφιακϊν ςυςτθμάτων.
41
• Ο μανδαλωτήσ είναι ζνα αςφγχρονο κφκλωμα
και υλοποιείται με δφο πφλεσ NAND ι NOR και
κατάλλθλθ αναςφηευξθ.
• Η ζξοδόσ του μπορεί να λάβει δφο

καταςτάςεισ (0 ι 1) και μπορεί να
αποκθκεφςει 1Bit δεδομζνα.
42

• Το FLIP-FLOP (F-F) είναι ζνα ςφγχρονο
ακολουκιακό κφκλωμα, που οι ζξοδοι του
λαμβάνονται ςυγχρονιςμζνα με τουσ
παλμοφσ ρολογιοφ (clock).
• Χρθςιμοποιείται ςαν κφτταρο μνιμθσ
(ςτοιχείο αποκικευςθσ) του 1bit.
• Η ζξοδόσ του μπορεί να λάβει δφο
καταςτάςεισ (0 ι 1).
43
• Καταχωρητήσ είναι ζνα κφκλωμα για τθν
αποκικευςθ πλθροφοριϊν.
• Αποτελείται από n-FLIP-FLOPs που το κακζνα
αποκθκεφει 1bit τθσ πλθροφορίασ.
• Επίςθσ μπορεί να ζχει ςυνδυαςτικζσ πφλεσ, οι
οποίεσ εκτελοφν οριςμζνεσ λειτουργίεσ
επεξεργαςίασ δεδομζνων.
44

• Ένασ μετρητήσ (counter) είναι ουςιαςτικά
ζνασ καταχωρθτισ, το περιεχόμενο του
οποίου μεταβάλλεται ςφμφωνα με μία
προδιαγεγραμμζνθ ςειρά.
• Οι πφλεσ του μετρθτι είναι ςυνδεδεμζνεσ με
τρόπο ϊςτε να παράγουν τθν επικυμθτι
ακολουκία δυαδικϊν καταςτάςεων.
45
Άςκηςη 1
Σχεδιάςτε ζνα ςυνδυαςτικό κφκλωμα με τρεισ
ειςόδουσ και μια ζξοδο, με τρόπο ϊςτε:
i. Η ζξοδοσ να είναι 1 όταν ο ςυνδυαςμόσ των
δυαδικϊν τιμϊν των ειςόδων , εάν τισ δοφμε
ωσ μια δυαδικι λζξθ, είναι μικρότεροσ από 3
διαφορετικά, θ ζξοδοσ να είναι 0.
ii. Η ζξοδοσ να είναι 1 όταν ο ςυνδυαςμόσ των
δυαδικϊν τιμϊν των ειςόδων, εάν τισ δοφμε
ωσ μια δυαδικι λζξθ, είναι άρτιοσ αρικμόσ.
46

Άςκηςη 2
Σχεδιάςτε ζνα ςυνδυαςτικό κφκλωμα με 3
ειςόδουσ x, y και z, και 3 εξόδουσ Α, Β και C.
Πταν θ δυαδικι είςοδοσ είναι 0,1,2,ι 3, θ
δυαδικι ζξοδοσ πρζπει να είναι μεγαλφτερθ
κατά 1 από τθν είςοδο. Πταν θ δυαδικι είςοδοσ
είναι 4, 5, 6, ι 7, θ δυαδικι ζξοδοσ πρζπει να
είναι κατά 2 μικρότερθ από τθν είςοδο.
47
Βιβλιογραφία
Morris M. , Ciletti M. (1984). Ψθφιακι Σχεδίαςθ Με ειςαγωγι ςτθ Verilog HDL. Ζκδοςθ 5θ (2014) Εκδόςεισ
Ραπαςωτθρίου.
Ciletti, M.D. 1999. Modeling , Synthesis, and Rapid Prototyping with Verilog HDL. Upper Saddle River, NJ:
Prentice Hall.
Roth, C.H. 2009. Fundamentals of Logic Design,6th ed, St. Paul, MN: Brooks/Cole.
Φϊτιοσ Βαρτηιϊτθσ , Εργαςτθριακζσ αςκιςεισ Τει Ηπείρου.
48
Ενότητα 2: Στοιχεία Μνήμης Μανδαλωτές

Ψηφιακά ΗλεκτρονικάΕνότητα 2Στοιχεία Μνήμης ΜανδαλωτέςΜηχανικών Πληροφορικής Τ.Ε. –ΤΕΙ ΗΠΕΙΡΟΥ Ανοικτά Ακαδημαϊκά
Μαθήματα στο ΤΕΙ Ηπείρου
Σκοποί ενότητας
• Παρουσίαση της διαφοράς ενός κυκλώματος
flipflop από ένα μανδαλωτή.
• Περιγραφή ενός κυκλώματος flipflop.
• Κατασκευή διαφορετικών τύπων flipflop
Περιεχόμενα ενότητας
• Στοιχεία μνήμης flipflop
• Flipflop τύπου D με διάταξη masterslave
• D flipflop με 3 μανδαλωτές SR
• Προδιαγραφές απόκρισης flipflop
• Άλλα flipflop
• Άσκηση 1
• Άσκηση 2
• Άσκηση 3
5
Μανδαλωτές
• Τα στοιχεία μνήμης που ενεργοποιούνται από
την παρουσία συγκεκριμένων επιπέδων
(συγκεκριμένων τιμών 0 ή 1) του σήματος
ρολογιού ονομάζονται μανδαλωτές (latches).
• Ενώ εκείνα που ενεργοποιούνται από
μεταβάσεις τιμών του σήματος ρολογιού
(clock transitions) ονομάζονται flipflop.
• Οι μανδαλωτές είναι τα δομικά στοιχεία των
flipflop.
• Αποθηκεύουν σε επίπεδο.
• Χρησιμοποιούνται σε ασύγχρονα συστήματα.
• Η χρήση τους δεν είναι πρακτική.
8
Μανδαλωτής τύπου SR
• Ο μανδαλωτής τύπου SR είναι ένα κύκλωμα
με δύο πύλες NOR συνδεδεμένες χιαστί ή δύο
πύλες NAND συνδεδεμένες χιαστί.
• Διαθέτει δύο εισόδους, τις S (set, θέση) και R
(reset, επαναφορά ή μηδενισμός).
Λογικό διάγραμμα μανδαλωτή SR με
πύλες NOR
10
Πίνακας λειτουργίας του SR μανδαλωτή
S R Q Q’
1 0 1 0
0 0 1 0 (Όταν S=1, R=0)
0 1 0 1
0 0 0 1 (Όταν S=0, R=1)
1 1 0 0 (απαγορεύεται
11
Σύμφωνα με το μανδαλωτή του προηγούμενου
σχήματος :
• Αποτελείται από δύο συνδεδεμένες χιαστί πύλες
NOR.
• Όταν Q=1 και Q’=0 έχουμε κατάσταση θέσης (set
state)
• Όταν Q=0 και Q’=1 έχουμε κατάσταση επαναφοράς
ή μηδενισμού (reset state)
12
• Εάν οι δύο είσοδοι γίνουν ταυτόχρονα 1,
εμφανίζεται μια μη επιθυμητή κατάσταση, κατά
την οποία και οι δύο έξοδοι γίνονται 0 (αντί να
είναι συμπληρώματα αλλήλων).
– ο μανδαλωτής θα μεταβεί σε μια μη προβλέψιμη
κατάσταση.
• Η εφαρμογή ενός στιγμιαίου 1 στην είσοδο S
αναγκάζει τον μανδαλωτή να μεταβεί σε
κατάσταση θέσης.
– H είσοδος S πρέπει να επανέλθει στην κατάσταση 0
13
Ο μανδαλωτής τύπου SR με δύο πύλες ΝAND
συνδεδεμένες χιαστί.
14
Πίνακας λειτουργίας του SR μανδαλωτή
S R Q Q’
1 0 0 1
1 1 0 1 (Όταν S=1, R=0)
0 1 1 0
1 1 1 0 (Όταν S=0, R=1)
0 0 1 1 (απαγορεύεται
15
Σε κανονική λειτουργία, οι δύο είσοδοι του
μανδαλωτή διατηρούνται στο 1.
Όταν οι δύο είσοδοι έχουν επιστρέψει στο 1,
μπορούμε να αλλάξουμε την κατάσταση του
μανδαλωτή, δίνοντας 0 στην είσοδο R.
– Το κύκλωμα τότε μεταβαίνει στην κατάσταση
μηδενισμού και παραμένει εκεί, ακόμα και μετά
την επιστροφή τωνν δύο εισόδων στο 1.
16
Η συνθήκη απαγορευμένων εισόδων για τον
μανδαλωτή NAND είναι το να λάβουν οι δύο
είσοδοι ταυτόχρονα τιμή 0.
Για την ίδια λειτουργία, ο μανδαλωτής με πύλες
NAND έχει σαν σήματα εισόδου τα
συμπληρώματα από τις εισόδους που έχει ο
μανδαλωτής που χρησιμοποιεί πύλες NOR.
Γι’ αυτό και ο μανδαλωτής NAND αποκαλείται
μανδαλωτής S’R’ .
17
Μανδαλωτής SR με είσοδο ελέγχου
18

• Η είσοδος ελέγχου Εn δρα ως σήμα επίτρεψης
(enable) για τις δύο άλλες εισόδους.
• Οι έξοδοι των πυλών NAND παραμένουν στο
επίπεδο του λογικού 1, εφόσον το σήμα
επίτρεψης παραμένει στο 0.
• Αυτή είναι η συνθήκη αδράνειας του
μανδαλωτή SR.
19

Όταν η είσοδος
επίτρεψης γίνει 1, En S R Επόμενη Κατάσταση του Q
0 X X Καμία αλλαγή
επιτρέπεται να 1 0 0 Καμία αλλαγή
επηρεάσουν τον 1 0 1 Q=0, Κατάσταση μηδενισμού
μανδαλωτή 1 1 0 Q=1, Κατάσταση θέσης

1 1 1 Συνθήκη απροσδιόριστης εξόδου
πληροφορίες που
έρχονται στην είσοδο
S ή στην είσοδο R.
20

• Σε κατάσταση θέσης όταν S = 1, R = 0 και Εη =
1, λέμε ότι τα σήματα S και Εη είναι ενεργά
στο 1 ή ενεργά ψηλά (active-high enabled).
• Σε κάθε περίπτωση, αφού το En επιστρέψει
στο 0, το κύκλωμα παραμένει στην τρέχουσα
κατάσταση.
• Η κατάσταση μη προσδιορίσιμης εξόδου
καθιστά δύσκολο τον χειρισμό του
μανδαλωτή SR.
21
Μανδαλωτής τύπου D
22
• Αυτός ο μανδαλωτής έχει δύο μόνο εισόδους:
D (δεδομένα) και Εη (επίτρεψη).
• Η είσοδος D οδηγείται απευθείας στην είσοδο
S ενός ενσωματωμένου μανδαλωτή SR, ενώ
το συμπλήρωμά της εφαρμόζεται στην
αντίστοιχη είσοδο R.
23
Η είσοδος D En D Επόμενη Κατάσταση του Q

0 X Καμία αλλαγή
δειγματοληπτείται 1 0 Q=0, Κατάσταση μηδενισμού
όταν Εn=1 1 1 Q=1, Κατάσταση θέσης
24
• Ο μανδαλωτής D έχει την δυνατότητά να
διατηρεί δεδομένα (data) στην εσωτερική
μνήμη του.
• Χρησιμοποιείται για την προσωρινή
αποθήκευση δυαδικών πληροφοριών μεταξύ
μιας μονάδας και του περιβάλλοντος της.
• Η πληροφορία που εμφανίζεται στην είσοδο
του μανδαλωτή D, μεταφέρεται στην έξοδο Q
όταν ενεργοποιείται η είσοδος επίτρεψης.
25
• Όσο η είσοδος επίτρεψης είναι
ενεργοποιημένη, η έξοδος ακολουθεί
οποιεσδήποτε αλλαγές της τιμής της εισόδου
δεδομένων.
• Αυτή η κατάσταση ισοδυναμεί λογικά με
άμεση σύνδεση της εισόδου D με την έξοδο
και γι’ αυτόν τον λόγο το κύκλωμα συχνά
αποκαλείται διαφανής μανδαλωτής
(transparent latch).
26
SR D
Σχηματικά Σύμβολα των διαφόρων τύπων

μανδαλωτών
27
Άσκηση 1
Κατασκευάστε το κύκλωμα του παρακάτω
σχήματος
28
Άσκηση 1
• Συμπληρώστε τον πίνακα για τους διάφορους
συνδυασμούς των εισόδων S, R.
α/α S R Q
1 0 1
2 0 0
3 1 0
4 0 0
6 1 1
7 0 0
29
Άσκηση 2
Ο μανδαλωτής τύπου D της διαφάνειας 22
κατασκευάζεται με τέσσερις πύλες NAND και
έναν αντιστροφέα.
Μελετήστε τους τρεις ακόλουθους,
εναλλακτικούς τρόπους κατασκευής ενός
μανδαλωτή D και, σε κάθε περίπτωση,
σχεδιάστε το σχετικό λογικό διάγραμμα και
επαληθεύστε τη λειτουργία του αντίστοιχου
κυκλώματος:
30
Άσκηση 2
i. Χρησιμοποιήστε πύλες NOR για την
κατασκευή του ενσωματωμένου μανδαλωτή
SR και πύλες AND για τους άλλους δύο.
Μπορεί επίσης να χρειαστείτε έναν
αντιστροφέα.
ii. Χρησιμοποιήστε τέσσερις πύλες NOR.
Μπορείνα χρειαστείτε και αντιστροφείς.
31
Άσκηση 2
iii. Χρησιμοποιήστε τέσσερις πύλες NAND μόνο
(χωρίς αντιστροφείς).
– Υπόδειξη: Συνδέστε την έξοδο της κορυφαίας
πύλης του κυκλώματος (η έξοδος της οποίας
πηγαίνει στον ενσωματωμένο μανδαλωτή SR)
στην είσοδο της κατώτατης πύλης (αντί να
συνδέσετε στην κατώτατη πύλη την έξοδο του
αντιστροφέα).
32
Ενότητα 3: ΢τοιχεία Μνιμθσ Flip-Flop
Ψθφιακά Ηλεκτρονικά-Ενότθτα 3-΢τοιχεία Μνιμθσ flip-flop-Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά Ακαδημαϊκά
Μαθήματα ςτο ΤΕΙ Ηπείρου
• Παρουςίαςθ τθσ διαφοράσ ενόσ κυκλϊματοσ
flip-flop από ζνα μανδαλωτι.
• Περιγραφι ενόσ κυκλϊματοσ flip-flop.
• Καταςκευι διαφορετικϊν τφπων flip-flop
4
• ΢τοιχεία μνιμθσ flip-flop
• Flip-flop τφπου D με διάταξθ master-slave
• D flip-flop με 3 μανδαλωτζσ SR
• Προδιαγραφζσ απόκριςθσ flip-flop
• Άλλα flip-flop
• Άςκθςθ 1
• Άςκθςθ 2
Στοιχεία Μνήμησ Flip-Flop

• Σα κυκλϊματα των flip-flop καταςκευάηονται
με τρόπο ϊςτε να λειτουργοφν ςωςτά όταν
αποτελοφν μζροσ ενόσ ακολουκιακοφ
κυκλϊματοσ που χρθςιμοποιεί ζνα κοινό ρολόι
για όλα τα ςτοιχεία μνιμθσ.
• Σο πρόβλθμα με τουσ μανδαλωτζσ είναι ότι
ανταποκρίνονται ςε αλλαγζσ ςτο επίπεδο του
παλμοφ ρολογιοφ.
7

• Όπωσ φαίνετε ςτο ΢χιμα (α) τθσ επόμενθσ
διαφάνειασ, θ απόκριςθ ςτο κετικό επίπεδο
του ςιματοσ ελζγχου επιτρζπει να
ςυνεχίηονται οι αλλαγζσ τθσ εξόδου εάν θ
είςοδοσ D αλλάξει εκ νζου, για όςο χρόνο ο
παλμόσ ρολογιοφ παραμζνει ςτο λογικό 1
• Σο κλειδί για τθ ςωςτι λειτουργία ενόσ flip-
flop είναι θ πυροδότθςι του μόνο κατά την
αλλαγή επιπζδου του ςήματοσ ρολογιοφ.
– Κάκε παλμόσ ρολογιοφ ζχει δφο μεταβάςεισ: τθ
μετάβαςθ από το 0 ςτο 1 και τθν επιςτροφι από
το 1 ςτο 0.
8
Απόκριςη Μανδαλωτή και flip-flop

ςτο ςήμα ρολογιοφ
(α) Απόκριςθ ςε κετικι ςτάκμθ
(β) Απόκριςθ ςε κετικι ακμι
(γ) Απόκριςθ ςε αρνθτικι ακμι
9

Ορίηουμε ωσ θετική μετάβαςη τθ κετικι ακμι
του παλμοφ και ωσ αρνητική μετάβαςη τθν
αρνθτικι ακμι του ίδιου παλμοφ.
Δφο τρόποι μετατροπισ ζνοσ μανδαλωτι ϊςτε
ςε flip-flop:
1. Καταςκευι του flip-flop με τθ χριςθ δφο
μανδαλωτϊν ειδικά διαςυνδεδεμζνων, με τρόπο
ϊςτε θ ζξοδοσ του flip-flop να απομονϊνεται
από τισ ειςόδουσ του και να μθν είναι δυνατό να
αλλάξει τιμι (ίςο διαρκοφν οι αλλαγζσ των
ειςόδων του.
10

2. Κατάλλθλοσ ςχεδιαςμόσ του flip-flop, ϊςτε να
πυροδοτείται μόνο κατά τθ μετάβαςθ από το 0
ςτο 1 ι από το 1 ςτο 0 του ςιματοσ
ςυγχρονιςμοφ (ρολογιοφ) και να
απενεργοποιείται για όλθ τθν υπόλοιπθ
διάρκεια του ίδιου παλμοφ του ρολογιοφ.
΢τθ ςυνζχεια κα δοφμε τον τρόπο υλοποίθςθσ
και των δφο αυτϊν τφπων flip-flop.
11
Flip-flop τφπου D με διάταξη master-

slave
Σο ςυνολικό κφκλωμα ελζγχει τθν τιμι τθσ ει-

ςόδου D και αλλάηει αντίςτοιχα τθν ζξοδο του (0
μόνο ςτθν αρνθτικι ακμι του ςιματοσ ςυγ-
χρονιςμοφ (του ρολογιοφ, το οποίο ςυμβολίηεται
με Clk).
12

slave
• Όταν το ρολόι γίνει 0, θ ζξοδοσ του
αντιςτροφζα» γίνεται 1.
– O slave μανδαλωτισ ενεργοποιείται και θ ζξοδοσ
του Q γίνεται ίςθ με τθν ζξοδο Y του master
μανδαλωτι.
– Ο master μανδαλωτισ είναι απενεργοποιθμζνοσ,
επειδι Clk - 0.
• Όταν ο παλμόσ μεταβαίνει ςτο επίπεδο του
λογικοφ 1
– τα δεδομζνα από τθν εξωτερικι είςοδο D
μεταφζρονται ςτθν ζξοδο του master μανδαλωτι
(Τ).
13

slave
– Ο slave μανδαλωτισ, όμωσ, παραμζνει
απενεργοποιθμζνοσ όςο το ρολόι παραμζνει ςτο
επίπεδο 1, επειδι θ δικι του είςοδοσ επίτρεψησ
(enable) είναι 0.
– Οποιαδιποτε αλλαγι ςτθν τιμι τθσ ειςόδου D
αλλάηει τθν ζξοδο Κ του master μανδαλωτι, αλλά
δεν μπορεί να επθρεάςει τθν ζξοδο Q του slave
μανδαλωτι.
Αλλαγι τθσ τιμισ τθσ εξόδου του flip-flop
μπορεί να προκλθκεί (να πυροδοτθκεί) μόνο
από τθν αρνθτικι μετάβαςθ του ςιματοσ
ρολογιοφ και για όςο χρόνο αυτι διαρκεί.
14

slave
΢υνοπτικά:
1. Η ζξοδοσ μπορεί να αλλάξει μόνο μια φορά
κατά τθ διάρκεια ενόσ παλμοφ ρολογιοφ.
2. Οποιαδιποτε αλλαγι τθσ εξόδου
πυροδοτείται (προκαλείται) από τθν
αρνθτικι ακμι του ρολογιοφ.
3. Η αλλαγι αυτι μπορεί να ςυμβεί μόνο κατά
τθ διάρκεια του αρνθτικοφ επιπζδου του
παλμοφ ρολογιοφ.
15
D flip-flop με 3 μανδαλωτζσ SR
16
Δφο μανδαλωτζσ αποκρίνονται ςτθν εξωτερικι
είςοδο D (δεδομζνων) και ςτο ρολόι, Clk.
Ο τρίτοσ μανδαλωτισ παράγει τισ εξόδουσ του
flip-flop.
Οι είςοδοι S και R του μανδαλωτι εξόδου
διατθροφνται ςτο επίπεδου του λογικοφ 1 όταν
Clk =0.
Αυτό αναγκάηει τθν ζξοδο να παραμείνει ςτθν
παροφςα κατάςταςι τθσ.
17
Για Clk = 0, θ είςοδοσ D μπορεί να είναι 0 ι 1.
Εάν D = 0 όταν το Clk γίνει 1, το R αλλάηει ςε 0.
Σότε το flip-flop μεταβαίνει ςε κατάςταςθ
μθδενιςμοφ και το Q ίςο με 0.
Ακόμθ κι αν υπάρξουν περαιτζρω αλλαγζσ τθσ
τιμισ τθσ ειςόδου D ενόςω Clk = 1, ο
ακροδζκτθσ R παραμζνει ςτο 0, επειδι το Q
είναι 0.
18
Ζτςι, θ ζξοδοσ του flip- flop απομονϊνεται και
δεν ανταποκρίνεται πλζον ςε αλλαγζσ τθσ
ειςόδου του flip-flop.
Όταν το ρολόι γίνει πάλι 0, το R γίνεται 1, οπότε
τίκεται ο μανδαλωτισ εξόδου ςτθν κατάςταςθ
μθδενιςμοφ και θ ζξοδοσ δεν αλλάηει.
Παρόμοια, εάν D =1 όταν το Clk μεταβαίνει από
0 ςε 1, το S αλλάηει ςε 0.
19
Αυτό αναγκάηει το κφκλωμα να μεταβεί ςε
κατάςταςθ κζςθσ και το Q να λάβει τιμι 1.
΢υνοπτικά:
1. H τιμι που τίκεται ςτθν είςοδο D του
κετικά ακμοπυροδότθτου D flip-flop
μεταφζρεται ςτθν ζξοδο του Q ςτθ κετικι
μετάβαςθ του ςιματοσ ρολογιοφ.
2. Η αρνθτικι μετάβαςθ του ρολογιοφ δεν
επθρεάηει τθν ζξοδο του flip-flop.
20
3. Η ζξοδοσ, επίςθσ, δεν επθρεάηεται από
αλλαγζσ ςτθν τιμι του D όταν το Clk είναι ςε
ςτακερι κατάςταςθ, είτε ςτο επίπεδο του
λογικοφ 1 είτε ςτο επίπεδο του λογικοφ 0.
4. Αυτόσ ο τφποσ flip-flop αποκρίνεται μόνο ςτθ
κετικι μετάβαςθ (από το 0 ςτο 1) του
ςιματοσ ρολογιοφ και ςε τίποτα άλλο.
21
Προδιαγραφζσ απόκριςησ flip-flop

Χρόνοσ Προετοιμαςίασ (setup time): το ελάχιςτο
χρονικό διάςτθμα πριν από τθ μετάβαςθ του
ρολογιοφ, D ςτακερό.
Χρόνοσ Συγκράτηςησ (hold time): το ελάχιςτο
χρονικό διάςτθμα μετά τθ κετικι μετάβαςθ του
ρολογιοφ, D ςτακερό.
Χρόνοσ καθυςτζρηςησ διάδοςησ του flip-flop: το
ελάχιςτο χρονικό διάςτθμα μετά τθν ακμι
πυροδότθςθσ, μετά τθν παρζλευςθ του οποίου
μπορεί ο ςχεδιαςτισ να κεωριςει ότι οι ζξοδοι
του flip-flop ζχουν ςτακεροποιθκεί ςτθ νζα
τουσ κατάςταςθ
22
Άλλα flip-flop
Κάκε ολοκλθρωμζνο κφκλωμα πολφ μεγάλθσ
κλίμακασ ολοκλιρωςθσ (VLSI) περιζχει πολλζσ χι-
λιάδεσ πφλεσ.
Με τθν κατάλλθλθ διαςφνδεςθ των ψθφιακϊν
πυλϊν καταςκευάηονται ψθφιακά ςυςτιματα ςε
τζτοια ολοκλθρωμζνα κυκλϊματα.
Κάκε flip-flop καταςκευάηεται επίςθσ από
κατάλλθλα διαςυνδεδεμζνεσ πφλεσ.
Δφο ακόμθ flip-flop, τα οποία όμωσ
χρθςιμοποιοφνται λιγότερο ςτθ ςχεδίαςθ
πολφπλοκων ψθφιακϊν ςυςτθμάτων: JK flip-flop
και Σ flip-flop
23
Άλλα flip-flop
Ζνα flip-flop μπορεί να εκτελζςει τρεισ
λειτουργίεσ:
1. Να τεκεί ςε κατάςταςθ κζςθσ (να δϊςει
ζξοδο 1).
2. Να τεκεί ςε κατάςταςθ μθδενιςμοφ (να
δϊςει ζξοδο Ο).
3. Να ςυμπλθρϊςει τθν ζξοδό του.
24
Άςκηςη-1
Καταςκευάςτε ζνα JK flip-flop,

χρθςιμοποιϊντασ ζνα D flip-flop, ζναν
πολυπλζκτθ 2-ςε-1 και ζναν αντιςτροφζα.
25
Άςκηςη 2 D Flip-Flop
• Να μελετιςετε τθ διάταξθ των pins και τον πίνακα
αλθκείασ που αναφζρονται ςτο ολοκλθρωμζνο
κφκλωμα 74LS74
• Πραγματοποιιςτε το κφκλωμα που φαίνεται ςτο
παρακάτω ςχιμα για το D Flip-Flop.
26
• Κάντε αρχικά το PR=‘1’ και CLR=‘0’ ϊςτε να
γίνει Reset το Flip-Flop. Ποιεσ είναι οι τιμζσ
του Q και Q ; ΢υμφωνοφν με τθ κεωρία;
• ΢τθ ςυνζχεια ςυνδζςτε τα PR και CLR ςτο ‘1’

ϊςτε να ζχουμε ςυγχρονθ λειτουργία.
27
Άςκηςη 2 D flip-flop
• ΢υνδζςτε αρχικά το CLK ςτθ γείωςθ (‘0’) και
φςτερα κάντε το ‘1’, ζχοντασ το D=‘0’.
Καταγράψτε τθν κατάςταςθ του LED.
C D
CLK D Q
↑ 0
28
• Κάντε το CLK από ‘1’ ςε ‘0’ ζχοντασ το D=‘0’.
Καταγράψτε τθν κατάςταςθ του LED
C D
CLK D Q
↓ 0
29
• Κάντε το CLK από ‘0’ ςε ‘1’ ζχοντασ το D=‘0’.
C D
CLK D Q
↑ 0
30
• Κάντε το D=‘1’ και αλλάξτε το CLK από ‘1’ ςε
‘0’. Καταγράψτε τθν κατάςταςθ του LED.
• Ζχοντασ το D=‘1’ αλλάξτε το CLK από ‘0’ ςε ‘1’.

31
• Κάντε το D=‘0’ και αλλάξτε ξανά το CLK από
‘1’ ςε ‘0’. Καταγράψτε τθν κατάςταςθ του LED.
C D
CLK D Q
↓ 0
• Ζχοντασ το D=‘0’ αλλάξτε το CLK από ‘0’ ςε ‘1’.

32
• ΢το παρακάτω ςχιμα φαίνονται οι αλλαγζσ
που κάνατε ςτο CLK και D. ΢υμπλθρϊςτε τθν
ζξοδο Q και Q. Εξθγιςτε πότε παρατθριςατε
αλλαγζσ ςτθν ζξοδο Q. ΢υγκρίνετε τα με τθ
κεωρία.
33
• ΢χεδιάςτε τθν κυματομορφι εξόδου για τισ
παρακάτω ειςόδουσ CLK και D ενόσ D Flip-Flop
34
Ενότητα 4: Ανάλυςθ ακολουκιακϊν κυκλωμάτων με

ρολόι
Ψθφιακά Ηλεκτρονικά-Ενότθτα 4- Ανάλυςθ Ακολουκιακϊν κυκλωμάτων με ρολόι -Μθχανικϊν Πλθροφορικισ Σ.Ε. –
ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά Ακαδημαϊκά Μαθήματα ςτο ΤΕΙ Ηπείρου
• Περιγραφι των χαρακτθριςτικϊν πινάκων,
των χαρακτθριςτικϊν εξιςϊςεων και των
ειςόδων ενόσ flip-flop.
• Προςδιοριςμόσ τθσ ςυμπεριφοράσ ενόσ
κυκλϊματοσ κάτω από οριςμζνεσ ςυνκικεσ.

• Χαρακτθριςτικοί Πίνακεσ
• Χαρακτθριςτικζσ Εξιςϊςεισ
• Άμεςεσ Είςοδοι
• Θετικά ακμοπυροδότθτο D flip-flop
• Εξιςϊςεισ Καταςτάςεων
• Πίνακασ Καταςτάςεων
• Διάγραμμα Καταςτάςεων
5
• Αναπαράςταςθ Κυκλϊματοσ
• Παράδειγμα Ακολουκιακοφ Κυκλϊματοσ
• Άςκθςθ 1
• ‘Αςκθςθ 2

Χαρακτηριςτικοί Πίνακεσ
Ο χαρακτθριςτικόσ
πίνακασ ενόσ flip-flop
ορίηει τισ λογικζσ
ιδιότθτζσ του, ςε
μορφι πίνακα.
Οι χαρακτθριςτικοί
πίνακεσ των τριϊν
τφπων flip-flop.
8
Η επόμενθ κατάςταςθ του flip-flop ορίηεται ωσ
ςυνάρτθςθ των ειςόδων του flip-flop και τθσ
παροφςασ κατάςταςθσ.
Q(t) Η παροφςα κατάςταςη
Q(t + 1) Η επόμενθ κατάςταςθ
Ζχουμε μια ενεργι μετάβαςθ του ρολογιοφ
ανάμεςα ςτισ χρονικζσ ςτιγμζσ t και t+1

Από τον χαρακτθριςτικό πίνακα του JK flip-flop
προκφπτει ότι, όταν και οι δφο είςοδοί του J και
Κ, είναι 0, θ επόμενθ κατάςταςι του είναι ίδια
με τθν παροφςα κατάςταςι του, δθλαδι
Q(t)= Q(t + 1)
Όταν J = Κ = 1, το ςυμπλιρωμα τθσ παροφςασ
κατάςταςθσ γίνεται θ επόμενθ κατάςταςθ, μια
μετάβαςθ που μπορεί να εκφραςτεί ωσ Q(t + 1)
= Q’(t).
10
Η επόμενθ κατάςταςθ ενόσ D flip-flop εξαρτάται
μόνο από τθν είςοδο D και όχι από τθν
παροφςα κατάςταςθ.
Η ςχζςθ αυτι μπορεί να εκφραςτεί ωσ
Q(t + 1) = D
Που ςθμαίνει ότι θ τιμι τθσ επόμενθσ
κατάςταςθσ ιςοφται με τθν τιμι του D.
Για το D flip-flop δεν υπάρχει ςυνκικθ που
προκαλεί παραμονι ςτθν ίδια κατάςταςθ.
11

Η παραμονι ςτθν ίδια κατάςταςθ μπορεί να
επιτευχκεί μόνο εάν απενεργοποιιςουμε το
ρολόι ι εάν διατθριςουμε το ρολόι και
ςυνδζςουμε τθν ζξοδο του flip-flop ςτθν είςοδο
D.
Ο χαρακτθριςτικόσ πίνακασ του Σ flip-flop ζχει
μόνο δφο ςυνκικεσ: όταν Σ = 0, θ επόμενθ ακμι
ρολογιοφ δεν προκαλεί αλλαγι κατάςταςθσ,
ενϊ όταν Σ = 1, θ ακμι ρολογιοφ προκαλεί τθ
ςυμπλιρωςθ τθσ κατάςταςθσ του flip-flop.
12
Χαρακτηριςτικζσ εξιςώςεισ
Οι λογικζσ ιδιότθτεσ ενόσ flip-flop, οι οποίεσ
περιγράφονται ςτον χαρακτθριςτικό πίνακα του
flip-flop, μποροφν να εκφραςτοφν αλγεβρικά με
μια χαρακτηριςτική εξίςωςη.
D flip-flop : Q(t + 1) = D
JK flip-flop: Q(t + 1) = JQ’+K’Q
Σ flip-flop: Q(t + 1 ) = Τ⊕ Q= TQ' + T'Q
13

Άμεςεσ είςοδοι
Οριςμζνα flip-flop διακζτουν επιπλζον
ειςόδουσ, οι οποίεσ αποκαλοφνται αςφγχρονεσ
είςοδοι και χρθςιμοποιοφνται για να
υποχρεϊςουν το flip-flop να μεταβεί ςε μια
ςυγκεκριμζνθ κατάςταςθ ανεξάρτθτα από το
ρολόι.
• Η είςοδοσ άμεςησ Θζςησ (preset ι direct set)
θζτει το flip-flop ςτο 1
• Η είςοδοσ άμεςου μηδενιςμοφ ι άμεςησ
επαναφοράσ (clear ι direct reset) επαναφζρει
το flip-flop ςτο 0
14
Άμεςεσ είςοδοι
Οι άμεςεσ είςοδοι είναι χριςιμεσ, μεταξφ
άλλων, διότι κζτουν όλα τα flip-flop του
ςυςτιματοσ ςε μια γνωςτι κατάςταςθ
(κατάςταςθ εκκίνθςθσ) πριν ξεκινιςει θ
λειτουργία του ςυςτιματοσ ςε ςυγχρονιςμό με
το ρολόι.
15

Θετικά ακμοπυροδότητο D flip-flop
(α) Λογικό διάγραμμα 16

(β) ΢χθματικό ςφμβολο (γ) Πίνακασ λειτουργίασ
17


Σο λογικό διάγραμμα του κυκλϊματοσ είναι ίδιο
με εκείνο του κυκλϊματοσ D flip-flop (ενότθτα
3), με τθ διαφορά ότι ζχει επιπλζον μια είςοδο
μθδενιςμοφ ςυνδεδεμζνθ με τρεισ πφλεσ NAND.
Όταν θ είςοδοσ αυτι γίνεται 0, αναγκάηει τθν
ζξοδο τθσ πφλθσ που παράγει το Q' να λάβει
τιμι 1, κάτι το οποίο, με τθ ςειρά του, αναγκάηει
τθν ζξοδο Q να γίνει 0, μθδενίηοντασ ζτςι το flip-
flop.
18
Οι άλλεσ δφο ςυνδζςεισ τθσ ειςόδου

μθδενιςμοφ διαςφαλίηουν ότι:
όςο θ είςοδοσ μθδενιςμοφ είναι 0,
θ είςοδοσ S του τρίτου μανδαλωτι SR
παραμζνει ςτο λογικό 1,
ανεξάρτθτα από τισ τιμζσ των D και Clk.
19


Σο ςχθματικό ςφμβολο ενόσ D flip-flop με άμεςο
μθδενιςμό ζχει μια πρόςκετθ είςοδο που
αποκαλείται R.
Ο μικρόσ κφκλοσ ςτθ ςυγκεκριμζνθ είςοδο
υποδεικνφει ότι αυτι ενεργοποιείται από
επίπεδο ςιματοσ λογικοφ 0.
20

΢τα flip-flop με άμεςθ κζςθ χρθςιμοποιείται το
ςφμβολο S για τθν ονομαςία τθσ αςφγχρονθσ
ειςόδου κζςθσ
Η κανονικι λειτουργία του flip-flop (λειτουργία
ςε ςυγχρονιςμό με το ρολόι) μπορεί να
ςυνεχιςτεί μόνο αφοφ θ είςοδοσ μθδενιςμοφ
επανζλκει ςτο 1.
Σα βζλθ ςτθν ςτιλθ Clk του πίνακα
υποδθλϊνουν ότι το flip-flop πυροδοτείται από
τθ κετικι ακμι του παλμοφ του ρολογιοφ.
21

Εξιςώςεισ καταςτάςεων
Η ςυμπεριφορά ενόσ ακολουκιακοφ
κυκλϊματοσ με ρολόι μπορεί να περιγραφεί
αλγεβρικά με τισ εξιςώςεισ καταςτάςεων.
Μια εξίςωςη κατάςταςησ-εξίςωςη μετάβαςησ
κακορίηει τθν επόμενθ κατάςταςθ ωσ
ςυνάρτθςθ τθσ παροφςασ κατάςταςθσ και των
ειςόδων.
Μία εξίςωςθ κατάςταςθσ είναι μία αλγεβρικι
ζκφραςθ, θ οποία προςδιορίηει τθ ςυνκικθ για
τθν αλλαγι κατάςταςθσ ενόσ flip-flop.
22
Η αριςτερι πλευρά τθσ εξίςωςθσ, όπου
κζτουμε τθ χρονικι ζνδειξθ (t+ 1), αφορά τθν
επόμενθ κατάςταςθ του flip-flop, δθλαδι αυτι
ςτθν οποία κα μεταβεί το flip-flop μετά τθν
επόμενθ ακμι του ρολογιοφ.
Η δεξιά πλευρά τθσ εξίςωςθσ είναι μια ζκφραςθ
Boole, θ οποία προςδιορίηει τθν τιμι τθσ
παροφςασ κατάςταςθσ και τισ ςυνκικεσ
ειςόδου που κακιςτοφν τθν επόμενθ κατάςταςθ
ίςθ με 1.
23

Οι εκφράςεισ Boole των εξιςϊςεων
καταςτάςεων μποροφν να προκφψουν
απευκείασ από το ςυνδυαςτικό υποκφκλωμα
του ακολουκιακοφ κυκλϊματοσ.
24
Πίνακασ Καταςτάςεων
Η χρονικι αλλθλουχία ειςόδων, εξόδων και
καταςτάςεων των flip-flop μπορεί να
περιγραφεί από τον πίνακα καταςτάςεων (state
table),- πίνακασ μεταβάςεων (transition table).
Ο πίνακασ αυτόσ περιζχει τζςςερα τμιματα, τα
οποία ζχουν επικεφαλίδεσ παροφςα κατάςταςη,
είςοδοσ, επόμενη κατάςταςη και ζξοδοσ.
25

Παροφςα Κατάςταςη: Καταγράφονται όλεσ οι
δυνατζσ καταςτάςεισ των flip-flop (ςε χρόνο t).
Είςοδοσ: Δυνατζσ τιμζσ τθσ ειςόδου για κάκε
πικανι παροφςα κατάςταςθ.
Επόμενη Κατάςταςη: Καταγράφονται οι
καταςτάςεισ των flip-flop μετά από ζναν κφκλο
του ρολογιοφ, δθλαδι ςε χρόνο t + 1.
Έξοδοσ: Καταγράφονται οι τιμζσ των εξόδων ςε
υπονοοφμενο χρόνο t, για κάκε ςυνδυαςμό
παροφςασ κατάςταςθσ και ειςόδων. 26
Γενικά, ο πίνακασ καταςτάςεων ενόσ
ακολουκιακοφ κυκλϊματοσ με m flip-flop και n
ειςόδουσ ζχει 2𝑚+𝑛 γραμμζσ. ΢' αυτι τθν
περίπτωςθ γράφουμε τουσ δυαδικοφσ αρικμοφσ
από το 0 ωσ το 2𝑚+𝑛 − 1 ςτισ ςτιλεσ παροφςασ
κατάςταςθσ και ειςόδων.
Σο τμιμα επόμενθσ κατάςταςθσ κα ζχει m
ςτιλεσ, μια για κάκε flip-flop.
Οι δυαδικζσ τιμζσ τθσ επόμενθσ κατάςταςθσ
προκφπτουν από τισ εξιςϊςεισ καταςτάςεων.
27

Σο τμιμα εξόδου κα ζχει τόςεσ ςτιλεσ όςεσ
είναι οι μεταβλθτζσ εξόδου.
Οι δυαδικζσ τιμζσ των εξόδων υπολογίηονται
από το λογικό διάγραμμα του κυκλϊματοσ ι
από τισ ςυναρτιςεισ Boole των εξόδων, με τον
τρόπο που χρθςιμοποιοφμε για τον υπολογιςμό
των εξόδων των ςυνδυαςτικϊν κυκλωμάτων
ςτουσ πίνακεσ αλθκείασ.
28
Διάγραμμα καταςτάςεων
Η πλθροφορία που περιζχεται ςε ζναν πίνακα
καταςτάςεων μπορεί να αναπαραςτακεί
γραφικά ςε ζνα διάγραμμα καταςτάςεων (state
diagram).
– O καταςτάςεισ αναπαρίςτανται με κφκλουσ
– οι μεταβάςεισ ςε άλλεσ καταςτάςεισ με βζλθ που
ςυνδζουν αυτοφσ τουσ κφκλουσ.
– Ο δυαδικόσ αρικμόσ μζςα ςε κάκε κφκλο
προςδιορίηει τθν κατάςταςθ των flip-flop.
29

Διάγραμμα καταςτάςεων
– Δίπλα ςε κάκε βζλοσ γράφουμε δφο δυαδικοφσ
αρικμοφσ, χωριςμζνουσ από μια κάκετο.
• Ο πρϊτοσ αρικμόσ περιγράφει τισ τιμζσ των ειςόδων
κατά τθ ςυγκεκριμζνθ παροφςα κατάςταςθ, οι οποίεσ
προκαλοφν τθν μετάβαςθ που περιγράφει το βζλοσ.
• Ο δεφτεροσ αρικμόσ, αυτόσ που τοποκετείται μετά
τθν κάκετο, δίνει τισ τιμζσ των εξόδων κατά τθν
παροφςα κατάςταςθ, όταν οι είςοδοι ζχουν τισ τιμζσ
που περιγράφονται από τον πρϊτο αρικμό.
30
Αναπαράςταςη Κυκλώματοσ
1. Κυκλωματικό διάγραμμα
2. Εξιςϊςεισ-Πίνακασ καταςτάςεων
3. Διάγραμμα καταςτάςεων
Δεν υπάρχει καμία διαφορά μεταξφ ενόσ πίνακα
καταςτάςεων και ενόσ διαγράμματοσ
καταςτάςεων.
Σο διάγραμμα καταςτάςεων απεικονίηει τισ
μεταβάςεισ καταςτάςεων ςε μια μορφι
ευκολότερα κατανοιςιμθ.
31

Εξιςώςεισ ειςόδων των flip-flop

‘Ενα ςφνολο ςυναρτιςεων Boole που περιγράφει
τισ ειςόδουσ ονομάηονται εξιςώςεισ ειςόδων
(input equations), ι εξιςώςεισ διζγερςησ
(excitation equations).
‘Ενα ςφνολο ςυναρτιςεων Boole που περιγράφει
τισ εξωτερικζσ εξόδουσ ονομάηονται εξιςώςεισ
εξόδων (output equations).
32
Παράδειγμα Ακολουθιακοφ
Κυκλώματοσ
33

Εξιςϊςεισ Κατάςταςθσ:
𝐴 𝑡 + 1 = 𝐴 𝑡 𝑥 𝑡 + 𝐵 𝑡 𝑥(𝑡)
𝐵 𝑡 + 1 = 𝐴′ 𝑡 𝑥 𝑡
Η τιμι τθσ εξόδου:
𝑦 𝑡 = 𝐴 𝑡 + 𝐵 𝑡 𝑥′ 𝑡
ι 𝑦 = 𝐴 + 𝐵 𝑥′
34
Πίνακασ Καταςτάςεων του κυκλϊματοσ
Η επόμενθ Κατάςταςθ
του flip-flop A:
𝐴 𝑡 + 1 = 𝐴𝑥 + 𝐵𝑥
Η επόμενθ Κατάςταςθ
του flip-flop B:
𝐵 𝑡 + 1 = 𝐴′ 𝑥
Η ζξοδοσ: 𝑦 = 𝐴𝑥 ′ + 𝐵𝑥′
35

Διάγραμμα Εξιςϊςεισ Ειςόδων των
Καταςτάςεων flip-flop
𝐷𝐴 = 𝐴𝑥 + 𝐵𝑥
𝐷𝐵 = 𝐴′ 𝑥
Y=(A+B)x’
36
‘ΑΣΚΗΣΗ 1
Θεωριςτε ζνα νζο «τφπο» flip-flop, με όνομα
ΡΝ και τισ εξισ τζςςερισ λειτουργίεσ: μθδενιςμό
(ζξοδοσ 0), καμία αλλαγι, ςυμπλιρωμα και
κζςθ (ζξοδοσ 1), όταν οι είςοδοι Ρ και Ν
γίνονται 00, 01, 10 και 11, αντίςτοιχα.
i. ΢υντάξτε τον χαρακτθριςτικό πίνακα.
ii. Γράψτε τθ χαρακτθριςτικι εξίςωςθ.
iii. Δείξτε τον τρόπο με τον οποίο το ΡΝ flip-flop
μπορεί να μετατραπεί ςε D flip-flop.
37

‘ΑΣΚΗΣΗ 2
Εξθγιςτε τισ διαφορζσ ανάμεςα ςτουσ εξισ
πίνακεσ:
πίνακασ αλθκείασ,
πίνακασ καταςτάςεων,
χαρακτθριςτικόσ πίνακασ
Επίςθσ, εξθγιςτε τθ διαφορά ανάμεςα ςτθν
εξίςωςθ Boole, ςτθν εξίςωςθ καταςτάςεων, ςτθ
χαρακτθριςτικι εξίςωςθ και ςτθν εξίςωςθ
ειςόδου ενόσ flip-flop.
38
Ενότητα 5: Ανάλυςθ κυκλώματοσ με D και JK FLIP-
FLOP
Ψθφιακά Ηλεκτρονικά-Ενότθτα 5- Ανάλυςθ κυκλώματοσ με D και JK flip-flop -Μθχανικών Πλθροφορικισ Σ.Ε. –

ΣΕΙ ΗΠΕΙΡΟΤ-Ανοικτά Ακαδημαϊκά Μαθήματα ςτο ΤΕΙ Ηπείρου
• ΢υνοπτικι παρουςίαςθ τθσ διαδικαςίασ
ανάλυςθσ ενόσ ακολουκιακοφ κυκλώματοσ
ςτο οποίο χρθςιμοποιοφνται D flip-flop ι JK
flip-flop.
• Πρακτικι εξάςκθςθ ςτθν ανάλυςθ τζτοιων
ακολουκιακών κυκλωμάτων.
4
• Ανάλυςθ Κυκλώματοσ με D flip-flop
• Άςκθςθ Ανάλυςθσ Κυκλώματοσ με D flip-flop
• Ανάλυςθ Κυκλώματοσ με JK flip-flop
• Άςκθςθ Ανάλυςθσ Κυκλώματοσ με JK flip-flop

Ανάλυςη κυκλώματοσ με D flip-flop

Ζςτω το κφκλωμα που περιγράφεται από τθν
εξίςωςθ ειςόδου:
𝐷𝐴 = 𝐴⨁𝑥⨁𝑦
• To 𝐷𝐴 υποδεικνφει D flip-flop με ζξοδο Α.

• Η ζξοδοσ του κυκλώματοσ είναι θ ίδια θ
ζξοδοσ του flip-flop (εφόςον δεν δίνονται).
7
Σο λογικό διάγραμμα του κυκλώματοσ όπωσ

προκφπτει από τθν εξίςωςθ ειςόδου.


Ο πίνακασ
καταςτάςεων περιζχει:
• Σθν Παροφςα
κατάςταςθ
• Σισ ειςόδουσ x, y
• Σθν επόμενθ
κατάςταςθ
9

Η εξίςωςθ κατάςταςθσ για τον υπολογιςμό των
επόμενων τιμών:
Α(𝑡 + 1) = 𝐴⨁𝑥⨁𝑦
Η ζκφραςθ ςτο δεξιό μζλοσ τθσ εξίςωςθσ αυτισ
προςδιορίηει μία περιττι ςυνάρτθςθ, θ οποία
παίρνει τιμι 1 όταν μόνο μια μεταβλθτι είναι 1
ι όταν και οι τρεισ μεταβλθτζσ είναι 1.
10


Σο αντίςτοιχο διάγραμμα καταςτάςεων
 Σόςο θ παροφςα κατάςταςθ όςο και θ ζξοδοσ

μποροφν να λάβουν μόνο τισ τιμζσ 0 και 1
 Η κάκετοσ ςτα βζλθ δεν είναι αναγκαία,
επειδι δεν υπάρχει ζξοδοσ του κυκλώματοσ
που να προκφπτει από ςυνδυαςτικό
υποκφκλωμα 11
Άςκηςη Ανάλυςησ κυκλώματοσ με D

flip-flop
Ζνα ακολουκιακό
κφκλωμα ζχει ζνα flip-
flop Q, δφο ειςόδουσ x
και y και μια ζξοδο S, με
τον τρόπο που
παρουςιάηεται ςτο
διπλανό ςχιμα.
12

Άςκηςη Ανάλυςησ κυκλώματοσ με D

flip-flop
Σο κφκλωμα περιλαμβάνει ζνα κφκλωμα
πλιρουσ ακροιςτι το οποίο ςυνδζεται ςε ζνα D
flip-flop
• Βρείτε τον πίνακα καταςτάςεων και το
διάγραμμα καταςτάςεων
13
Ανάλυςη κυκλώματοσ με JK flip-flop
Όταν χρθςιμοποιείται flip-flop διαφορετικοφ

τφπου, όπωσ JK ι Τ, εάν κζλουμε να
υπολογίςουμε τισ τιμζσ επόμενθσ κατάςταςθσ,
κα πρζπει να ανατρζξουμε ςτον αντίςτοιχο
χαρακτθριςτικό πίνακα ι ςτθν αντίςτοιχθ
χαρακτθριςτικι εξίςωςθ.
14


Οι τιμζσ επόμενθσ κατάςταςθσ ενόσ
ακολουκιακοφ κυκλώματοσ με JK ι Σ flip-flop
υπολογίηονται ωσ εξισ:
1. Προςδιορίηουμε τισ εξιςώςεισ ειςόδων των
flip-flop.
2. Καταγράφουμε ςε πίνακα όλουσ τουσ
δυνατοφσ ςυνδυαςμοφσ των δυαδικών τιμών
των ανεξάρτθτων μεταβλθτών των
εξιςώςεων ειςόδων flip-flop.
15

3. Χρθςιμοποιοφμε τον αντίςτοιχο
χαρακτθριςτικό πίνακα flip-flop για να
προςδιορίςουμε τισ τιμζσ επόμενθσ
κατάςταςθσ ςτον πίνακα καταςτάςεων
16

Ακολουθιακό κφκλωμα με JK flip-flop
17
Σο ακολουκιακό κφκλωμα του προθγοφμενου

ςχιματοσ:
• ζχει δφο JK flip-flop, το Α και Β, και μια είςοδο x.
• δεν ζχει εξόδουσ, άρα ζξοδοσ του κυκλώματοσ
είναι θ ζξοδοσ των flip-flop
• Εξιςώςεισ ειςόδων: 𝐽𝐴 = 𝐵 𝐾𝐴 = 𝐵𝑥 ′
𝐽𝐵 = 𝑥 ′ 𝐾𝐵 = 𝐴′ 𝑥 + 𝐴𝑥 ′ = 𝐴 ⊕ 𝑥
18

Πίνακασ καταςτάςεων για το

ακολουθιακό κφκλωμα με JK flip-flop
19

Οι τιμζσ επόμενθσ κατάςταςθσ μποροφν επίςθσ
να εξαχκοφν με τθν ακόλουκθ διαδικαςία:
– Προςδιορίηουμε τισ εξιςώςεισ ειςόδων των flip-

flop, χρθςιμοποιώντασ ωσ ανεξάρτθτεσ
μεταβλθτζσ τθν παροφςα κατάςταςθ και τισ
μεταβλθτζσ ειςόδου.
20


– Αντικακιςτοφμε τισ ανεξάρτθτεσ μεταβλθτζσ τθσ
χαρακτθριςτικισ εξίςωςθσ κάκε flip- flop με τισ
τιμζσ των μεταβλθτών αυτών που μασ δίνουν οι
εξιςώςεισ ειςόδων αυτοφ του flip-flop, οπότε
παίρνουμε τισ εξιςώςεισ καταςτάςεων του
ακολουκιακοφ κυκλώματοσ.
– Χρθςιμοποιοφμε τισ αντίςτοιχεσ εξιςώςεισ
καταςτάςεων για να προςδιορίςουμε τισ τιμζσ
επόμενθσ κατάςταςθσ, τισ οποίεσ γράφουμε ςτον
πίνακα καταςτάςεων.
21

Οι χαρακτθριςτικζσ εξιςώςεισ των flip-flop του
κυκλώματοσ που χρθςιμοποιοφμε είναι:
𝐴 𝑡 + 1 = 𝐽𝐴′ + 𝐾 ′ 𝐴
𝐵 𝑡 + 1 = 𝐽𝐵′ + 𝐾 ′ 𝐵
Αντικακιςτώντασ τισ τιμζσ JA και ΚΑ από τισ
εξιςώςεισ ειςόδων, παίρνουμε τθν ακόλουκθ
εξίςωςθ κατάςταςθσ για το Α:
𝐴 𝑡 + 1 = 𝐵𝐴′ + 𝐵𝑥 ′ ′ 𝐴 = 𝐴′ 𝐵 + 𝐴𝐵′ + 𝐴𝑥
22


Παρόμοια, θ εξίςωςθ κατάςταςθσ για το flip-
flop Β προκφπτει αν αντικαταςτιςουμε
κατάλλθλα τισ τιμζσ των J𝐵 και JΑ :
B 𝑡 + 1 = 𝑥′B′ + 𝐴 ⊕ 𝑥 ′ 𝐵
= 𝐵′ 𝑥 + 𝐴𝐵𝑥 + 𝐴′ 𝐵𝑥′
23

Σο διάγραμμα καταςτάςεων
τοφ ακολουκιακοφ
κυκλώματοσ.
Σο ςυνολικό κφκλωμα δεν
ζχει εξόδουσ οπότε δίπλα
ςτα βζλθ γράφουμε ζνα
μόνο δυαδικό αρικμό, ο
οποίοσ δίνει τθν τιμι τθσ
ειςόδου χ.
24

Άςκηςη Ανάλυςη κυκλώματοσ με JK

flip-flop
Ζνα ακολουκιακό κφκλωμα ζχει δφο JK flip-flop,
τα Α και Β, και μια είςοδο x. Σο κφκλωμα πε-
ριγράφεται από τισ ακόλουκεσ εξιςώςεισ
ειςόδων των flip-flop:
𝐽𝐴 = 𝑥 𝐾𝐴 = 𝐵
𝐽𝐵 = 𝑥 𝐾𝐵 = 𝐴′
25
Άςκηςη Ανάλυςη κυκλώματοσ με JK

flip-flop
i. Βρείτε τισ εξιςώςεισ καταςτάςεων A(t + 1)
και B(t + 1) αντικακιςτώντασ τισ μεταβλθτζσ J
και Κ με τισ τιμζσ τουσ από τισ προθγοφμενεσ
εξιςώςεισ ειςόδων των flip-flop.
ii. ΢χεδιάςτε το διάγραμμα καταςτάςεων του
κυκλώματοσ.
26
Ενότητα 6: Ανάλυςθ Κυκλϊματοσ με Σ Flip-Flop και

Μοντζλα Μθχανϊν Πεπεραςμζνων Καταςτάςεων
Ψθφιακά θλεκτρονικά-Ανάλυςθ κυκλϊματοσ με T flip-flop και Μοντζλα Μθχανϊν Πεπεραςμζνων Καταςτάςεων –Σμιμα
Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά Ακαδημαϊκά Μαθήματα ςτο ΤΕΙ Ηπείρου
• ΢υνοπτικι παρουςίαςθ τθσ διαδικαςίασ
ανάλυςθσ ενόσ ακολουκιακοφ κυκλϊματοσ
ςτο οποίο χρθςιμοποιοφνται T flip-flop
• Πρακτικι εξάςκθςθ ςτθν ανάλυςθ τζτοιων
ακολουκιακϊν κυκλωμάτων.
• Άςκθςθ ανάλυςθσ κυκλϊματοσ με JK flip-flop
• Ανάλυςθ κυκλϊματοσ με T flip-flop
• Άςκθςθ ανάλυςθσ κυκλϊματοσ με T flip-flop
• Μοντζλα Μθχανϊν Πεπεραςμζνων
Καταςτάςεων.
– Μθχανι Mealy
– Μθχανι Moore
5
Άςκηςη Ανάλυςησ Κυκλώματοσ με JK

Flip-Flop
Ζνα ακολουκιακό κφκλωμα ζχει δφο JK flip-flop,
τα A και Β, δφο ειςόδουσ x και y και μια ζξοδο z.
Οι εξιςϊςεισ ειςόδων των flip-flop και θ
εξίςωςθ εξόδου του κυκλϊματοσ είναι:
𝐽𝐴 = 𝐵𝑥 + 𝐵′ 𝑦 ′ 𝐾𝐴 = 𝐵′ 𝑥𝑦 ′
𝐽𝐵 = 𝐴′ 𝑥 𝐾𝐵 = 𝐴 + 𝑥𝑦 ′
𝑧 = 𝐴𝑥 ′ 𝑦 ′ + 𝐵𝑥 ′ 𝑦′
7
Άςκηςη Ανάλυςησ Κυκλώματοσ με JK

Flip-Flop
i. ΢χεδιάςτε το λογικό διάγραμμα του

ii. Καταςκευάςτε τον πίνακα καταςτάςεων
iii. Βρείτε τισ εξιςϊςεισ καταςτάςεων των Α και
Β.
8
Ανάλυςη κυκλώματοσ με Τ Flip-Flop
Για τθν ανάλυςθ ενόσ ακολουκιακοφ

κυκλϊματοσ με T flip-flop ακολουκοφμε τθν
ίδια διαδικαςία με αυτι που περιγράψαμε
ςτθν περίπτωςθ των JK flip-flop.

Οι τιμζσ επόμενθσ κατάςταςθσ του πίνακα
καταςτάςεων μποροφν να υπολογιςτοφν με:
• Χριςθ του χαρακτθριςτικοφ πίνακα
• Σθσ χαρακτθριςτικισ εξίςωςθσ

𝑄 𝑡 + 1 = 𝑇 ⊕ 𝑄 = 𝑇 ′ 𝑄 + 𝑇𝑄′
10

Ζςτω το ακολουκιακό κφκλωμα του παρακάτω
ςχιματοσ
11

Σο κφκλωμα αυτό ζχει:
Δφο flip- flop Α, Β
Μια είςοδο x
Μια ζξοδο y
Δφο εξιςϊςεισ ειςόδων ΤΑ = Βx
𝑇𝐵 = 𝑥
Μια εξίςωςθ εξόδου 𝑦 = 𝐴𝐵
12

Ο πίνακασ καταςτάςεων του ακολουκιακοφ
13

Οι τιμζσ τθσ επόμενθσ κατάςταςθσ προκφπτουν
από τισ χαρακτθριςτικζσ εξιςϊςεισ, εάν
αντικαταςτιςουμε τα ΤΑ και ΤΒ που παίρνουμε
από τισ εξιςϊςεισ καταςτάςεων:
𝐴 𝑡 + 1 = 𝐵𝑥 ′ 𝐴 + 𝐵𝑥 𝐴′
= 𝐴𝐵′ + 𝐴𝑥 ′ + 𝐴′ 𝐵𝑥
𝐵 𝑡+1 =𝑥⊕𝐵
14

Σο διάγραμμα καταςτάςεων
του κυκλϊματοσ.
θ ζξοδοσ εξαρτάται από τθν
παροφςα κατάςταςθ μόνο.
Οι δφο τιμζσ που ζχουν
γραφτεί μζςα ςε κάκε κφκλο
είναι οι τιμζσ παροφςασ
κατάςταςθσ και εξόδου
αντίςτοιχα.
15
Άςκηςη ανάλυςησ κυκλώματοσ με Τ

flip-flop
Βρείτε τον πίνακα
καταςτάςεων και το
διάγραμμα
καταςτάςεων του
ακολουκιακοφ
16
Μοντζλα μηχανών πεπεραςμζνων

καταςτάςεων
Σο γενικό μοντζλο ενόσ ακολουκιακοφ
κυκλϊματοσ περιλαμβάνει ειςόδουσ, εξόδουσ
και εςωτερικζσ καταςτάςεισ.
΢υνικωσ χρθςιμοποιοφμε δυο μοντζλα
ακολουκιακϊν κυκλωμάτων:
Σο μοντζλο Mealy
Σο μοντζλο Moore
Διαφζρουν μόνο ςτον τρόπο με τον οποΓο
παράγονται οι ζξοδοι.
17

΢ΣΟ μοντζλο Mealy, οι ζξοδοι είναι
ςυναρτιςεισ τθσ παροφςασ κατάςταςθσ και
των ειςόδων.
΢το μοντζλο Moore, οι ζξοδοι είναι
ςυναρτιςεισ μόνο τθσ παροφςασ κατάςταςθσ.
 Ζνα κφκλωμα μπορεί να ζχει και τουσ δυο
τόπουσ εξόδων.
18
Μηχανή Mealy
΢υνδυαςτικι
Είςοδοι λογικι επόμενθσ Καταχωρθτζσ ΢υνδυαςτικι
Ζξοδοι
κατάςταςθσ καταςτάςεων λογικι εξόδων
(τφπου
Mealy)
Ρολόι
19
Μηχανή Moore
΢υνδυαςτικι
Είςοδοι λογικι ΢υνδυαςτικι
Καταχωρθτζσ λογικι Ζξοδοι
επόμενθσ
καταςτάςεων εξόδων (τφπου
κατάςταςθσ
Moore)
Ρολόι
20

΢ε ζνα μοντζλο Moore, οι ζξοδοι των
ακολουκιακϊν κυκλωμάτων είναι υποχρεωτικά
ςυγχρονιςμζνεσ με το ρολόι, επειδι εξαρτϊνται
μόνο από τισ εξόδουσ των flip-flop, οι οποίεσ
είναι εκ τθσ λειτουργίασ των flip-flop
ςυγχρονιςμζνεσ με το ρολόι.
΢ε ζνα μοντζλο Mealy, εάν οι είςοδοι αλλάξουν
κατά τθ διάρκεια του κφκλου του ρολογιοφ, οι
ζξοδοι μπορεί να αλλάξουν επίςθσ.
21

Oι ζξοδοι μπορεί να λάβουν λανκαςμζνεσ τιμζσ
για ζνα ςφντομο χρονικό διάςτθμα, λόγω τθσ
κακυςτζρθςθσ που μπορεί να παρουςιαςτεί
από τθ ςτιγμι που αλλάηουν οι είςοδοι μζχρι τθ
ςτιγμι που αλλάηουν οι ζξοδοι των flip-flop.
H ζξοδοσ τθσ μθχανισ Mealy είναι, ουςιαςτικά,
θ τιμι που εμφανίηεται ςτισ γραμμζσ εξόδου
αμζςωσ πριν από τθν ενεργι ακμι του
επόμενου παλμοφ ρολογιοφ.
22
Ενότητα 7: Ελαχιςτοποίθςθ και κωδικοποίθςθ
Ψθφιακά θλεκτρονικά-Ελαχιςτοποίθςθ και κωδικοποίθςθ καταςτάςεων-Τμιμα Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ-
Ανοικτά Ακαδημαϊκά Μαθήματα ςτο ΤΕΙ Ηπείρου
• Μελζτθ των ιδιοτιτων των ακολουκιακϊν
κυκλωμάτων .
• Χριςθ των ιδιοτιτων για τθν απλοποίθςθ
ενόσ υπό-ςχεδίαςθ κυκλϊματοσ
4
• Ελαχιςτοποίθςθ Καταςτάςεων
• Κωδικοποίθςθ Καταςτάςεων
• Άςκθςθ 1
• Άςκθςθ 2
Ελαχιςτοποίηςη καταςτάςεων
Το πρόβλημα ελαχιςτοποίηςησ καταςτάςεων
αποςκοπεί ςτθ μείωςθ του πλικουσ των flip-
flop ενόσ ακολουκιακοφ κυκλϊματοσ.
Οι αλγόριθμοι ελαχιςτοποίηςησ καταςτάςεων
αφοροφν διαδικαςίεσ μείωςθσ του αρικμοφ των
καταςτάςεων ενόσ πίνακα καταςτάςεων, χωρίσ
να χρειαςτεί αλλαγι των χρονικϊν ακολουκιϊν
των ειςόδων και των εξόδων του υπό ςχεδίαςθ
7
Δεδομζνου ότι m flip-flop 2𝑚 καταςτάςεισ
Μείωςθ του πλικουσ των καταςτάςεων του
κυκλϊματοσ μπορεί να οδθγιςει ςτθ μείωςθ
του πλικουσ των flip-flop.
Κάκε ακολουκιακό κφκλωμα υπάρχουν
άπειρεσ ακολουκίεσ πικανϊν ειςόδων
Κάκε μία εκ των οποίων δίνει μια μοναδικι
ακολουκία εξόδων.
Ζςτω το ακολουκιακό
κφκλωμα με το διπλανό
διάγραμμα
Μόνο οι ακολουκίεσ
ειςόδων και εξόδων
ζχουν ςθμαςία.
9
Οι καταςτάςεισ του κυκλϊματοσ κεωροφνται
εςωτερικζσ και χρθςιμοποιοφνται για να
πετφχουμε τισ ακολουκίεσ (γι’ αυτό και
χρθςιμοποιοφνται γράμματα για τθν ονομαςία
των καταςτάςεων)
10
Ξεκινάμε από τθν αρχικι κατάςταςθ α.
 Eίςοδοσ 0 ⟹ ζξοδο 0 ⟹ παραμονι ςτθν ίδια
κατάςταςθ α (ςτθν επόμενθ ενεργι μετάβαςθ
του ρολογιοφ).
 Είςοδοσ 1 ⟹ ζξοδο 0 ⟹ κατάςταςθ b.
 Συνεχίηουμε με τον ίδιο τρόπο.
 Σε κάκε ςτιλθ ζχουμε τθν παροφςα κατάςταςθ,
τθν τιμι ειςόδου και τθν τιμι εξόδου.
 Η επόμενθ κατάςταςθ γράφεται ςτθν επόμενθ
ςτιλθ.
11
Κατάςταςη α α b c d e f f g f g α
Είςοδοσ 0 1 0 1 0 1 1 0 1 0 0
Ζξοδοσ 0 0 0 0 0 1 1 0 1 0 0
Δυο κυκλϊματα κεωροφνται ιςοδφναμα,

αν για τισ ίδιεσ ακολουκίεσ ειςόδων
παράγουν τισ ίδιεσ ακολουκίεσ εξόδων (για
κάκε ακολουκία ειςόδων).
12
Για τθν ελαχιςτοποίθςθ των καταςτάςεων
χρθςιμοποιοφμε τον πίνακα καταςτάςεων, είναι
πιο βολικόσ από το διάγραμμα καταςτάςεων.
Πταν δφο καταςτάςεισ είναι ιςοδφναμεσ, θ μια
απ' αυτζσ μπορεί να αντικαταςτακεί από τθν
άλλθ και, επομζνωσ, να απαλειφκεί, χωρίσ να
προκφψει μεταβολι των ςχζςεων ειςόδων -
εξόδων.
13
Στον πίνακα καταςτάςεων βρίςκουμε δφο
παροφςεσ καταςτάςεισ που πθγαίνουν ςτθν
ίδια επόμενθ κατάςταςθ και δίνουν τθν ίδια
ζξοδο και για τισ δφο δυνατζσ ειςόδουσ.
14
Δφο τζτοιεσ καταςτάςεισ είναι οι g και e.
Οι καταςτάςεισ g και e είναι ιςοδφναμεσ και μια
εξ αυτϊν μπορεί να απαλειφκεί.
Ο νζοσ πίνακασ γίνεται:
15
Επαναλαμβάνουμε για
τισ καταςτάςεισ d και f
και ζχουμε:
16
Ζχουμε ζτςι μείωςθ των καταςτάςεων από 7 ςε
5.
Το γεγονόσ ότι ζνασ πίνακασ καταςτάςεων ζχει
ελαχιςτοποιθκεί ςε λιγότερεσ καταςτάςεισ δεν
εγγυάται κατ' ανάγκθν εξοικονόμθςθ ςτον
αρικμό των flip-flop ι ςτον αρικμό των πυλϊν
που πρζπει να χρθςιμοποιθκοφν.
17
Κωδικοποίηςη καταςτάςεων
Για να υλοποιθκεί ζνα ακολουκιακό κφκλωμα,
κα πρζπει κατά τθ διαδικαςία ςχεδίαςθσ να
αντικαταςτιςουμε τα ςυμβολικά ονόματα των
καταςτάςεων με διακριτζσ, κωδικοποιθμζνεσ
δυαδικζσ τιμζσ.
Για ζνα κφκλωμα με m καταςτάςεισ, οι
κωδικοποιθμζνεσ λζξεισ πρζπει να ζχουν μικοσ
n bit, όπου το n είναι ο ελάχιςτοσ ακζραιοσ για
τον οποίο ιςχφει 2" > m.
18
Ρ.χ. με 3 bit μποροφμε να καταςκευάςουμε
κϊδικα για να διακρίνουμε οκτϊ καταςτάςεισ,
από 000 ζωσ 111.
Εάν κζλουμε να κωδικοποιιςουμε το κφκλωμα
με τισ επτά καταςτάςεισ, τότε κα μείνει
αχρθςιμοποίθτοσ ζνασ αρικμόσ.
Οι αχρθςιμοποίθτοι κωδικοί αρικμοί
κεωροφνται ςυνκικεσ αδιαφορίασ.
.
19
Συνικωσ οι ςυνκικεσ αδιαφορίασ βοθκοφν
ςτο να καταλιξει θ υλοποίθςθ ςε
απλοφςτερα κυκλϊματα.
Ο απλοφςτεροσ τρόποσ κωδικοποίθςθσ
πζντε καταςτάςεων είναι θ χριςθ των
πζντε πρϊτων δυαδικϊν αρικμϊν.
20
Κϊδικασ Gray:
• Μόνο ζνα bit του κωδικοφ αρικμοφ αλλάηει,
όταν μεταβαίνουμε από ζναν κωδικό αρικμό
ςτον επόμενο.
• Χρθςιμοποιείται για τθν καταςκευι χαρτϊν,
των ςυναρτιςεων Boole.
21
Κωδικοποίθςθ με ανάθεςη ενόσ-ενεργού bit
 Χρθςιμοποιοφνται ςτον κϊδικα τόςα bit όςεσ είναι
οι καταςτάςεισ του κυκλϊματοσ.
 Μόνο ζνα bit του κϊδικα είναι 1, δθλαδι ενεργό
(hot), ενϊ όλα τα άλλα είναι 0.
 Σ' αυτό τον τφπο ανάκεςθσ χρθςιμοποιείται ζνα flip-
flop ανά κατάςταςθ.
 Οι μθχανζσ που χρθςιμοποιοφν κωδικοποίθςθ ενόσ
ενεργοφ bit είναι ταχφτερεσ από τισ μθχανζσ με
ακολουκιακι δυαδικι κωδικοποίθςθ.
22
Κατάςταςη Κωδικοποίηςη 1, Κωδικοποίηςη 2, Κωδικοποίηςη 3,

Δυαδική Κώδικασ Gray Ενόσ-ενεργοφ bit
a 000 000 00001

b 001 001 00010
c 010 011 00100
d 011 010 01000
e 100 110 10000
23
Ρίνακασ ελαχιςτοποιθμζνων καταςτάςεων με
Δυαδικι Κωδικοποίθςθ 1
Επόμενη Ζξοδοσ
Κατάςταςη
Ραροφςα x=0 x=1 x=0 x=1
Κατάςταςθ
000 000 001 0 0
001 010 011 0 0
010 000 011 0 0
011 100 011 0 1
100 000 011 0 1
24
Στον Ρίνακα με τισ ελαχιςτοποιθμζνεσ
καταςτάςεισ ζχει χρθςιμοποιθκεί θ δυαδικι
ανάκεςθ 1:
Τα ςυμβολικά γράμματα των καταςτάςεων
ζχουν αντικαταςτακεί από τισ αντίςτοιχεσ
δυαδικζσ τιμζσ.
Μια διαφορετικι ανάκεςθ κα ζδινε πίνακα
καταςτάςεων με άλλεσ δυαδικζσ τιμζσ
25
• Η δυαδικι μορφι του πίνακα καταςτάςεων
χρθςιμοποιείται για να καταςκευάςουμε το
ςυνδυαςτικό τμιμα του ακολουκιακοφ
κυκλϊματοσ, και ςυγκεκριμζνα για τθν
παραγωγι των εξόδων και τθν προετοιμαςία
των επόμενων καταςτάςεων.
26
Άςκηςη 1
Για τον πίνακα καταςτάςεων που
παρατίκεται ςτθ ςυνζχεια:
i. Σχεδιάςτε το αντίςτοιχο διάγραμμα
ii. Δθμιουργιςτε τον πίνακα με τον μειωμζνο
αρικμό καταςτάςεων.
iii. Σχεδιάςτε το διάγραμμα καταςτάςεων που
αντιςτοιχεί ςτον πίνακα με τον μειωμζνο αρικμό
27
Άςκηςη 1
Επόμενη Ζξοδοσ
Κατάςταςη
Ραροφςα x=0 x=1 x=0 x=1
Κατάςταςθ
a f b 0 0
b d c 0 0
c f e 0 0
d g a 1 0
e d c 0 0
f f b 1 1
g g h 0 1
h g a 1 0
28
Άςκηςη 2
Ξεκινϊντασ από τθν κατάςταςθ α και με
δεδομζνθ τθν ακολουκία ειςόδου 01110010011
βρείτε τθν ακολουκία εξόδων που προκφπτει
από
i. τον πίνακα καταςτάςεων του προθγοφμενου
προβλιματοσ και
ii. το μειωμζνο πίνακα καταςτάςεων του
προθγοφμενου προβλιματοσ. Δείξτε ότι προκφπτει
θ ίδια ακολουκία εξόδων από τουσ δυο αυτοφσ
πίνακεσ.
29
Ενότητα 8: Διαδικαςία ΢χεδίαςθσ
Ψθφιακά Ηλεκτρονικά-Ενότθτα 8-Διαδικαςία ΢χεδίαςθσ -Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά
Ακαδημαϊκά Μαθήματα ςτο ΤΕΙ Ηπείρου
• Περιγραφι τθσ διαδικαςίασ ςχεδίαςθσ ενόσ
• ΢φνκεςθ ενόσ κυκλϊματοσ με D flip-flop.
4
• Διαδικαςία ΢χεδίαςθσ
• Παράδειγμα ΢χεδίαςθσ
• ΢φνκεςθ με D flip-flop
• Πίνακεσ διζγερςθσ
• Άςκθςθ
Διαδικαςία Σχεδίαςησ
Οι διαδικαςίεσ (μεκοδολογίεσ) ςχεδίαςθσ
κυκλωμάτων αποςκοποφν ςτον προςδιοριςμό
του υλικοφ (hardware) που πρζπει να
χρθςιμοποιθκεί για τθν υλοποίθςθ ενόσ
κυκλϊματοσ με προδιαγεγραμμζνθ
ςυμπεριφορά.
Σα εργαλεία αυτά χρθςιμοποιοφν ωσ βαςικι
δομικι μονάδα το D flip-flop.
7
• Για τθ ςχεδίαςθ του κυκλϊματοσ θ πρϊτθ
επιλογι είναι ο αρικμόσ των flip-flop.
• Σο επόμενο βιμα είναι θ εφρεςθ μιασ
ςυνδυαςτικισ δομισ πυλϊν.
• Ο αρικμόσ των flip- flop κακορίηεται από τον
αρικμό των αναγκαίων καταςτάςεων του
•
• Σο ςυνδυαςτικό κφκλωμα ςχεδιάηεται με
βάςθ τον πίνακα καταςτάςεων.
• Από τον πίνακα καταςτάςεων εξάγουμε τισ
εξιςϊςεισ ειςόδων των flip-flop και τισ
εξιςϊςεισ εξόδων.
• Σα βιματα ςχεδίαςθσ ςφγχρονων
ακολουκιακϊν κυκλωμάτων ςυνοψίηονται ωσ
εξισ:
9
1. Από τθ λεκτικι περιγραφι και τισ
προδιαγραφζσ λειτουργίασ του κυκλϊματοσ
παράγουμε ζνα διάγραμμα καταςτάςεων.
2. Μειϊνουμε το πλικοσ των καταςτάςεων,
εάν είναι αναγκαίο.
3. Προχωράμε ςε κωδικοποίθςθ των
10
4. ΢χθματίηουμε τον δυαδικά κωδικοποιθμζνο
πίνακα καταςτάςεων.
5. Επιλζγουμε τον τφπο flip-flop που κα
χρθςιμοποιιςουμε.
6. Βρίςκουμε τισ απλοποιθμζνεσ εξιςϊςεισ
ειςόδων των flip-flop και εξόδων του κυκλϊ-
ματοσ.
7. ΢χεδιάηουμε το λογικό διάγραμμα του
11
• Σα βιματα 4 ζωσ 7 τθσ ςχεδίαςθσ είναι
αυτοματοποιθμζνα
– Μποροφν να γίνουν με τθ χριςθ αλγορίκμων που
είναι ακριβείσ και καλά κακοριςμζνοι.
• Σο πρϊτο βιμα είναι το κρίςιμο τμιμα τθσ
διαδικαςίασ
– επειδι τα επόμενα βιματα βαςίηονται ςτθν
επιτυχθμζνθ ολοκλιρωςθ του.
12
Παράδειγμα Σχεδίαςησ
Να ςχεδιάςετε ζνα κφκλωμα, το οποίο κα
εντοπίηει μια ακολουκία τριϊν ι περιςςότερων
διαδοχικϊν 1 ςε μια ακολουκία από bit που
ζρχεται ςε μια γραμμι ειςόδου του
13
• Ζςτω αρχικά S0: δεν ζχει ακόμθ εντοπιςτεί
ακολουκία τριϊν 1.
• Εάν θ επόμενθ είςοδοσ είναι 0, το κφκλωμα
παραμζνει ςτθν κατάςταςθ S0.
• Εάν θ είςοδοσ γίνει 1, το κφκλωμα μεταβαίνει
ςε μια άλλθ κατάςταςθ, τθν S1 = εντοπίςτθκε
ζνα 1.
14
• Εάν θ επόμενθ είςοδοσ είναι 1, το κφκλωμα
μεταβαίνει ςε μια νζα κατάςταςθ, ζςτω τθν S2
= εντοπίςτθκαν δφο 1.
• Εάν θ είςοδοσ είναι 0, το κφκλωμα επιςτρζφει
ςτθν κατάςταςθ S0.
• Σο τρίτο διαδοχικό 1 ςτζλνει το κφκλωμα ςε
μια επόμενθ νζα κατάςταςθ
15
• Εάν ζρκουν περιςςότερα 1, το κφκλωμα
παραμζνει ςτθν κατάςταςθ S0.
• Οποιοδιποτε 0 ςτθν είςοδο αναγκάηει το
κφκλωμα να επανζλκει ςτθν κατάςταςθ S0.
• Μ' αυτό τον τρόπο, το κφκλωμα παραμζνει
ςτθν S3, εφόςον λαμβάνονται διαδοχικά τρία
ι περιςςότερα 1.
16
Σο διάγραμμα καταςτάςεων του κυκλϊματοσ
είναι:
17
Σφνθεςη με D flip-flop
Για να ςχεδιάςουμε το κφκλωμα του
παραδείγματοσ χωρίσ τθ βοικεια υπολογιςτι,
πρζπει:
• Να κωδικοποιιςουμε τισ καταςτάςεισ του
διαγράμματοσ καταςτάςεων
• Να ςχθματίςουμε τον κωδικοποιθμζνο πίνακα
18
΢χθματίηουμε τον κωδικοποιθμζνο πίνακα
καταςτάςεων που προκφπτει από το διάγραμμα
καταςτάςεων μετά από ςειραϊκι δυαδικι
κωδικοποίθςθ.
19
• Για τθν αναπαράςταςθ των τεςςάρων
καταςτάςεων επιλζγουμε δφο D flip-flop
• Δίνουμε ςτισ εξόδουσ αυτϊν των flip-flop τα
ονόματα Α και Β.
• Επιπλζον, ονομάηουμε τθν είςοδο του
κυκλϊματοσ x και τθν ζξοδό του y.
• Η χαρακτθριςτικι εξίςωςθ του D flip-flop
είναι Q(t + 1) = DQ ,
20
Οι εξιςϊςεισ ειςόδων των flip-flop προκφπτουν
απευκείασ από τισ ςτιλεσ επόμενθσ
κατάςταςθσ των Α και Β και εκφράηονται ςε
μορφι ακροίςματοσ ελαχιςτόρων:
𝐴 𝑡 + 1 = 𝐷𝐴 𝐴, 𝐵, 𝑥 = Σ 3,5,7
Β 𝑡 + 1 = 𝐷Β 𝐴, 𝐵, 𝑥 = Σ 1,5,7
y 𝐴, 𝐵, 𝑥 = Σ 6,7
21
• Οι εξιςϊςεισ Boole απλοποιοφνται μζςω των
χαρτϊν που παρουςιάηονται ςτο παρακάτω
ςχιμα.
22
Οι απλοποιθμζνεσ εξιςϊςεισ είναι:
D𝐴 = 𝐴𝑥 + 𝐵𝑥
D𝐵 = 𝐴𝑥 + 𝐵′𝑥
𝑦 = 𝐴𝐵
Σο πλεονζκτθμα τθσ ςχεδίαςθσ με D flip-flop
είναι ότι οι εξιςϊςεισ Boole που περιγράφουν
τισ ειςόδουσ των flip-flop προκφπτουν
απευκείασ από τον πίνακα καταςτάςεων.
23
• Σο λογικό διάγραμμα του ακολουκιακοφ
κυκλϊματοσ που περιγράφεται από τισ
προθγοφμενεσ εξιςϊςεισ Boole
24
25
Πίνακεσ διζγερςησ
• Όταν χρθςιμοποιοφμε D flip-flop,
καταςκευάηουμε τισ εξιςϊςεισ ειςόδων των
flip-flop απευκείασ από τισ τιμζσ των ςτθλϊν
τθσ επόμενθσ κατάςταςθσ.
• Αυτό δεν ιςχφει όταν χρθςιμοποιοφμε JK ι T
flip-flop.
26
• Γνωρίηουμε τισ τιμζσ τθσ παροφςασ και τθσ
επόμενθσ κατάςταςθσ κάκε flip-flop και
ηθτάμε τισ ςυνκικεσ ειςόδων του flip-flop που
κα προκαλζςουν αυτι τθ μετάβαςθ.
• πίνακασ διζγερςησ: Ο πίνακασ που δίνει τισ
απαιτοφμενεσ ειςόδουσ για κάκε μια από
όλεσ τισ δυνατζσ αλλαγζσ κατάςταςθσ του flip-
flop.
27
Q(t) Q(t+1) J K Q(t) Q(t+1) T

0 0 0 X 0 0 0
0 1 1 X 0 1 1
1 0 X 1 1 0 1
1 1 X 0 1 1 0
Πίνακασ Διζγερςθσ JK flip-flop και για

Σ flip-flop αντίςτοιχα
28
• Τπάρχουν δφο ςτιλεσ για:
– Σθν παροφςα κατάςταςθ Q(t)
– Σθν επόμενθ κατάςταςθ Q{t + 1)
• Μια ςτιλθ για κάκε είςοδο.
• Σο ςφμβολο Χ ςθμαίνει ςυνκικθ αδιαφορίασ.
– Δεν ζχει καμία ςθμαςία εάν θ είςοδοσ είναι 0 ι 1.
29
Για τον πίνακα διζγερςθσ του JK flip-flop:
• Εάν το flip-flop πρζπει να μεταβεί από τθν
κατάςταςθ 0 ςτθν κατάςταςθ 1,
• Σο J πρζπει να γίνει 1, επειδι θ είςοδοσ J
αναγκάηει το flip-flop να μεταβεί ςε
κατάςταςθ κζςθσ (να λάβει τιμι 1),
• Ενϊ θ είςοδοσ Κ μπορεί να γίνει είτε 0 είτε 1.
30
• Εάν Κ = 0, θ ςυνκικθ J = 1 κζτει το flip-flop
(του δίνει τιμι 1), ςε κατάςταςθ κζςθσ
• Ενϊ εάν Κ = 1 και J = 1, το flip-flop
αντιςτρζφεται και από 0 ςε 1.
– Για μια μετάβαςθ από 0 ςε 1, πρζπει Κ=1 επειδι
θ Κ μθδενίηει το flip-flop.
31
Για τον πίνακα διζγερςθσ του T flip-flop:
• Αν Σ=1 → το flip-flop αντιςτρζφεται.
• Αν Σ=0 → το flip-flop παραμζνει αμετάβλθτο.
32
Άςκηςη
΢χεδιάςτε ζνα ακολουκιακό κφκλωμα με δφο D
flip-flop, τα Α και Β, και μια είςοδο x_in, με
τρόπο ϊςτε:
i. Όταν x_in = 0, θ κατάςταςθ του κυκλϊματοσ
να παραμζνει ίδια. Όταν x_in = 1, το κφ-
κλωμα κα πρζπει να διζρχεται διαδοχικά
από τισ καταςτάςεισ 00, 01, 11, 10, μετά να
επιςτρζφει ςτο 00 και να επαναλαμβάνει
αενάωσ τον προθγοφμενο κφκλο
33
Άςκηςη
ii. Όταν x_in = 0, θ κατάςταςθ του κυκλϊματοσ
να παραμζνει ίδια. Όταν x_in = 1, το κφ-
κλωμα κα πρζπει να διζρχεται διαδοχικά
από τισ καταςτάςεισ 00, 11, 01, 10, μετά να
επιςτρζφει ςτο 00 και να επαναλαμβάνει
αενάωσ τον προθγοφμενο κφκλο.
34
Ενότητα 9: Διαδικαςία ΢φνκεςθσ

Ψθφιακά Ηλεκτρονικά-Ενότθτα 9-Διαδικαςία ΢φνκεςθσ-Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά
• Να αναλυκεί θ διαδικαςία ςφνκεςθσ
ακολουκιακϊν κυκλωμάτων με χριςθ JK flip-
flop ι με Σ flip-flop.
• Η δυνατότθτα ςφνκεςθσ ακολουκιακϊν
κυκλωμάτων.
• Η δυνατότθτα ανάλυςθσ τθσ ςυμπεριφοράσ
ενόσ ακολουκιακοφ κυκλϊματοσ
• ΢φνκεςθ με JK flip-flop
• ΢φνκεςθ με Σ flip-flop
• Άςκθςθ 1
• Άςκθςθ 2
5
Σφνθεςη με JK flip-flop
Η διαδικαςία ςφνκεςθσ χωρίσ τθ βοικεια
υπολογιςτι ακολουκιακϊν κυκλωμάτων με JK
flip- flop είναι ανάλογθ με αυτι που
ακολουκοφμε όταν χρθςιμοποιοφμε D flip-flop.
Η μόνθ διαφορά το ότι οι εξιςϊςεισ ειςόδων
των flip-flop προκφπτουν από τισ επικυμθτζσ
μεταβάςεισ από τθν παροφςα κατάςταςθ ςτθν
επόμενθ και από τον πίνακα διζγερςθσ του J Κ
flip-flop.
Ζςτω ότι κζλουμε να ςυνδζςουμε το
ακολουκιακό κφκλωμα που ορίηεται από τον
πίνακα καταςτάςεων και ειςόδων των JK flip-flop
8
• ΢τον πίνακα ζχουν περιλθφκεί επιπλζον ςτιλεσ
που αφοροφν τισ ςυνκικεσ ειςόδων κάκε flip-
flop που προξενοφν τισ επικυμθτζσ μεταβάςεισ.
• Από αυτζσ τισ ςτιλεσ εξάγονται οι εξιςϊςεισ ει-
ςόδων των flip-flop.
• Οι τιμζσ των ειςόδων των flip-flop προκφπτουν
από τον ίδιο τον πίνακα καταςτάςεων και τον
πίνακα διζγερςθσ του JK flip-flop.
• Π.χ. για μια μετάβαςθ του flip-flop A
Q(t) Q(t+1) J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
10
• Μια μετάβαςθ από τθν παροφςα κατάςταςθ 0
ςτθν επόμενθ κατάςταςθ 0 απαιτεί θ είςοδοσ
J να είναι 0.
• ΢τθν πρϊτθ γραμμι του πίνακα μεταβάςεων
παρουςιάηεται ακόμα μια μετάβαςθ του flip-
flop B από τθν παροφςα κατάςταςθ 0 ςτθν
επόμενθ κατάςταςθ 0
• Oπότε γράφουμε 0 και Χ ςτθν πρϊτθ γραμμι
JB και ΚΒ αντίςτοιχα.
11
• Οι τιμζσ των ςτθλϊν των ειςόδων των flip-flop
του πίνακα καταςτάςεων και ειςόδων των JK
flip-flop προςδιορίηουν τον πίνακα αλθκείασ
που αντιςτοιχεί ςτισ εξιςϊςεισ ειςόδων των
flip-flop.
12
΢τον πίνακα αλικειασ γράφονται οι τιμζσ των
ςτθλϊν των ειςόδων των flip-flop ςυναρτιςει:
– τθσ παροφςασ κατάςταςθσ του flip-flop Α,
– τθσ παροφςασ κατάςταςθσ του flip-flop B
– τθσ ειςόδου χ.
13
• Οι εξιςϊςεισ ειςόδων που προκφπτουν από
τον πίνακα αλθκείασ απλοποιοφνται με τουσ
επόμενουσ χάρτεσ.
JA=x KA=Bx
14
JB=x KB=(A⊕ 𝑥)′
15
Σο λογικό διάγραμμα για το ακολουκιακό
κφκλωμα με JK flip-flop.
16
Σφνθεςη με Τ flip-flop
• Για τθν περιγραφι τθσ διαδικαςίασ ςφνκεςθσ
κυκλωμάτων με T flip-flop, ςχεδιάηουμε ζνα
δυαδικό μετρθτι.
• Ζνασ δυαδικόσ μετρθτισ των η bit ζχει η flip-
flop, επομζνωσ με αυτόν μποροφμε να
μετριςουμε ςτο δυαδικό ςφςτθμα από το 0
ζωσ το 2n-1.
17
Ζςτω το διάγραμμα καταςτάςεων ενόσ 3-bit
μετρθτι
18
• οι ζξοδοι των flip-flop επαναλαμβάνουν τθ
δυαδικι ακολουκία μζτρθςθσ.
• Η μόνθ είςοδοσ του κυκλϊματοσ είναι το
ρολόι
• Οι ζξοδοι δίνονται απευκείασ από τθν
παροφςα κατάςταςθ των flip-flop.
• Η επόμενθ κατάςταςθ του μετρθτι εξαρτάται
μόνο από τθν παροφςα κατάςταςθ.
19
• Ο μετρθτισ μεταβαίνει ςτθν επόμενθ
κατάςταςθ κάκε φορά που υπάρχει μετάβαςθ
ςτο ςιμα του ρολογιοφ.
• Οι δυαδικοί μετρθτζσ καταςκευάηονται με πιο
αποδοτικό τρόπο με τθ χριςθ Σ flip-flop.
– Επειδι τα flip-flop αλλθλοςυμπλθρϊνονται.
20
Πίνακασ καταςτάςεων για τον 3-bit δυαδικό
μετρθτι.
21
• Όταν θ παροφςα κατάςταςθ 001,
• Η επόμενθ κατάςταςθ είναι 010.
• Σο Α2 πθγαίνει από το 0 ςτο 0,
• Επομζνωσ ςτο ΤΑ2 κζτουμε 0,
• Επειδι το flip-flop Α2 δεν πρζπει να αλλάξει
τιμι.
22
23
• Σο Α1 πθγαίνει από το 0 ςτο 1
– επομζνωσ ςτο ΤΑ1 κζτουμε 1.
• Όταν θ παροφςα κατάςταςθ είναι 111,
ςυγκρίνεται με τθν πρϊτθ τιμι μζτρθςθσ 000.
– πρζπει και τα τρία flip-flop να αντιςτραφοφν.
24
Οι εξιςϊςεισ ειςόδων των flip-flop
απλοποιοφνται με τουσ χάρτεσ
ΣΑ2=Α1Α0 ΣΑ1=Α0
25
Σο ΤΑ0 ζχει 1 και ςτουσ οκτϊ δυνατοφσ
ελαχιςτόρουσ, επειδι το λιγότερο ςθμαντικό bit
του μετρθτι αντιςτρζφεται με κάκε παλμό
μζτρθςθσ.
ΣΑ0=1
26
Σο Λογικό διάγραμμα για τον 3-bit δυαδικό
μετρθτι, ςτο οποίο για λόγουσ απλότθτασ
παραλείπεται το ςιμα μθδενιςμοφ.
27
Ψθφιακά θλεκτρονικά-Διαδικαςία ΢φνκεςθσ-Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ-

Άςκηςη 1
Ζςτω ζνα ακολουκιακό κφκλωμα με:
• Σρία flip-flop, τα Α, Β και C,
• Μια είςοδο x_in
• Μια ζξοδο y_out.
• Με διάγραμμα καταςτάςεϊν, αυτό που
παρουςιάηεται ςτο παρακάτω ςχιμα.
28
Άςκηςη 1
29
Άςκηςη 1
΢χεδιάςτε το κφκλωμα, κεωρϊντασ τισ
καταςτάςεισ που δεν χρθςιμοποιοφνται ωσ
ςυνκικεσ αδιαφορίασ.
Αναλφςτε το κφκλωμα που κα προκφψει, ϊςτε
να εξακριβϊςετε τθ ςυμπεριφορά του, εάν
βρεκεί ςε μια από τισ καταςτάςεισ που δεν
χρθςιμοποιοφνται.
30
Άςκηςη 1
i. Χρθςιμοποιιςτε D flip-flop ςτθ ςχεδίαςι
ςασ.
ii. Χρθςιμοποιιςτε JK flip-flop ςτθ ςχεδίαςι
ςασ.
31
Ψθφιακά θλεκτρονικά-Διαδικαςία ΢φνκεςθσ-Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ-

Άςκηςη 2
΢χεδιάςτε το ακολουκιακό κφκλωμα του
παρακάτω ςχιματοσ χρθςιμοποιϊντασ Σ flip-
flop.
32
Ενότητα 10: Καταχωρθτζσ
Ψθφιακά Ηλεκτρονικά-Ενότθτα 10 , Καταχωρθτζσ -Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά Ακαδημαϊκά
Μαθήματα ςτο ΣΕΙ Ηπείρου
΢κοποί ενότητασ
• Περιγραφι τθσ λειτουργίασ των
καταχωρθτϊν.
• Επιλογι του κατάλλθλου τφπου καταχωρθτι.
• ΢χεδίαςθ ενόσ κυκλϊματοσ που περιζχουν
καταχωρθτι.
4
• Καταχωρθτζσ
• Καταχωρθτισ με παράλλθλθ φόρτωςθ
• Καταχωρθτζσ Ολίςκθςθσ
• ΢ειραϊκι μεταφορά
• ΢ειραϊκι Πρόςκεςθ
• Κακολικόσ καταχωρθτισ ολίςκθςθσ
• Παράδειγμα Καταχωρθτι Ολίςκθςθσ
• Άςκθςθ
Καταχωρητζσ
• Μια Ομάδα από flip-flops και λογικζσ πφλεσ
για εκτζλεςθ διαφόρων λειτουργιϊν όπωσ
μεταφορά, αποκικευςθ και επεξεργαςία
πλθροφοριϊν.
• Σα flip-flops μοιράηονται το ίδιο ρολόι.
• Αποτελεί βαςικι μονάδα για τθ ςχεδίαςθ
ακολουκιακϊν κυκλωμάτων και CPUs.
7
• Ο απλοφςτεροσ τφποσ καταχωρθτι
αποτελείται από D-flip-flops, χωρίσ εξωτερικζσ
πφλεσ.
• Σα δεδομζνα ειςόδου εγγράφονται ςτον
καταχωρθτι κατά τθν εφαρμογι ενόσ κοινοφ
παλμοφ.
Καταχωρθτισ που
αποτελείται από 4 D flip-
flop.
Η είςοδοσ άμεςου
μθδενιςμοφ (Clear_b)
ςυνδζεται με τθν ενεργι
χαμθλά είςοδο
επαναφοράσ/μθδενιςμοφ
R (reset) όλων των flip-
flop.
9
Καταχωρητήσ με παράλληλη
φόρτωςη
• Σα ςφγχρονα ψθφιακά ςυςτιματα διακζτουν
μια κφρια γεννιτρια ρολογιοφ (master clock
generator), θ οποία παρζχει μια ςυνεχι
ακολουκία παλμϊν ρολογιοφ.
• Η ειςαγωγι νζων πλθροφοριϊν ςε ζναν
καταχωρθτι αποκαλείται φόρτωςη (load), ι
ενημζρωςη (update).
10
φόρτωςη
• Επειδι όλα τα bits του καταχωρθτι
φορτϊνονται ταυτόχρονα (με ζνα μόνο
παλμό), θ φόρτωςθ ονομάηεται ‘’παράλλθλθ’’.
• Για να είναι το ςφςτθμα ςυγχρονιςμζνο,
πρζπει όλοι οι παλμοί του ρολογιοφ να
φτάνουν τθν ίδια ςτιγμι ςε όλα τα ςθμεία του
ςυςτιματοσ, ζτςι ϊςτε όλα τα flip-flop να
πυροδοτοφνται ταυτόχρονα.
11
φόρτωςη
12
φόρτωςη
• ΢το προθγοφμενο ςχιμα παρουςιάηεται ζνασ
4-bit καταχωρθτισ με μια είςοδο ελζγχου
φόρτωςθσ.
• Οι επιπλζον πφλεσ υλοποιοφν ζναν
πολυπλζκτθ 2 ειςόδων, θ ζξοδοσ του οποίου
κακορίηει εάν το flip-flop κα διατθριςει τθν
πλθροφορία που ιδθ ζχει, ι εάν κα φορτϊςει
τθν πλθροφορία που υπάρχει ςτον δίαυλο
δεδομζνων.
13
Καταχωρητζσ Ολίςθηςησ
• Ζνασ καταχωρθτισ ςτον οποίο οι
πλθροφορίεσ που περιζχονται, είναι δυνατόν
να ολιςκαίνουν προσ τθ μία ι προσ τθν άλλθ
κατεφκυνςθ ονομάηεται καταχωρθτισ
ολίςκθςθσ (shift-register).
• Ζνασ καταχωρθτισ ολίςκθςθσ αποτελείται
από μία αλυςίδα flip-flop ςυνδεδεμζνων ςτθ
ςειρά, ζτςι ϊςτε θ ζξοδοσ του ενόσ να
τροφοδοτεί τθν είςοδο του επόμενου.
14
• Ο απλοφςτεροσ καταχωρθτισ ολίςκθςθσ,
αποτελείται μόνο από D flip-flop.
15
• Με κάκε παλμό του ρολογιοφ, το περιεχόμενο
του καταχωρθτι ολιςκαίνει κατά μία κζςθ
προσ τα δεξιά.
• Αυτόσ ο καταχωρθτισ ολίςκθςθσ είναι μονισ
κατεφκυνςθσ και θ ςυγκεκριμζνθ διάταξθ δεν
υποςτθρίηει ολίςκθςθ προσ τα αριςτερά.
16
΢ειραϊκή μεταφορά
• Ζνα ψθφιακό ςφςτθμα λειτουργεί ςειριακά,
όταν οι πλθροφορίεσ μεταφζρονται και
επεξεργάηονται το ζνα bit μετά το άλλο ςε
διαδοχικοφσ χρόνουσ.
• ΢το παρακάτω ςχιμα απεικονίηεται θ
ςειραϊκι μεταφορά από τον καταχωρθτι Α
ςτον καταχωρθτι Β με καταχωρθτζσ
ολίςκθςθσ.
17
α) ΢χθματικό διάγραμμα
β) Διάγραμμα χρονιςμοφ
18
• Ζςτω ότι οι καταχωρθτζσ ολίςκθςθσ ζχουν
τζςςερα bit ζκαςτοσ.
• Σότε, θ μονάδα ελζγχου που επιβλζπει τθ
μεταφορά κα πρζπει να ςχεδιαςτεί με τρόπο
ϊςτε να ενεργοποιεί τουσ καταχωρθτζσ
ολίςκθςθσ, μζςω του ςιματοσ ελζγχου
ολίςκθςθσ, για ζνα ςυγκεκριμζνο χρονικό
διάςτθμα τεςςάρων παλμϊν που απαιτείται
για το πζραςμα μιασ λζξθσ. (β)
19
• Σο ςιμα ελζγχου ολίςκθςθσ είναι ςυγχρο-
νιςμζνο με το ρολόι και αλλάηει τιμι αμζςωσ
μετά τθν αρνθτικι ακμι του ρολογιοφ.
• Οι επόμενοι τζςςερισ παλμοί του ρολογιοφ
βρίςκουν το ςιμα ελζγχου ολίςκθςθσ ςτθν
ενεργι κατάςταςθ, οπότε θ ζξοδοσ τθσ πφλθσ
AND που είναι ςυνδεδεμζνθ με τθν είςοδο
CLK παράγει τζςςερισ παλμοφσ, T1 Τ2, T3, T4 .
20
Παράδειγμα ςειραϊκισ μεταφοράσ
Παλμόσ Ρολογιοφ Καταχωρητήσ Ολίςθηςησ Α Καταχωρητήσ Ολίςθηςησ Β
Αρχικι τιμι 1 0 1 1 0 0 1 0
Μετά από Σ1 1 1 0 1 1 0 0 1
Μετά από Σ2 1 1 1 0 1 1 0 0
Μετά από Σ3 0 1 1 1 0 1 1 0
Μετά από Σ4 1 0 1 1 1 0 1 1
21
΢ειραϊκή Πρόςθεςη
• ΢τουσ ψθφιακοφσ υπολογιςτζσ, οι βαςικζσ
λειτουργίεσ εκτελοφνται ςυνικωσ
παράλλθλα.
• Οι ςειραϊκζσ λειτουργίεσ είναι πιο αργζσ,
αλλά ζχουν το πλεονζκτθμα ότι χρειάηονται
λιγότερα ςτοιχεία κυκλϊματοσ και καλϊδια.
22
• Παράδειγμα ΢ειριακοφ τρόπου λειτουργίασ.
• Ζςτω δφο δυαδικοί αρικμοί οι οποίοι πρζπει
να προςτεκοφν.
• Αποκθκεφονται ςε δφο καταχωρθτζσ
ολίςκθςθσ.
• Σα bit προςτίκενται ανά ηεφγθ με τθ χριςθ
ενόσ κυκλϊματοσ πλιρουσ ακροιςτι (FA)
23
24
Αρχικά ο καταχωρθτισ Α περιζχει τον πρϊτο
προςκετζο, ο καταχωρθτισ Β περιζχει το
δεφτερο προςκετζο και το flip-flop για το
κρατοφμενο μθδενίηεται.
Οι ζξοδοι (SO) των Α και Β παρζχουν δφο bit
ςτον πλιρθ ακροιςτι ςτισ ειςόδουσ χ και y.
Η ζξοδοσ Q του flip-flop δίνει το κρατοφμενο
ειςόδου που είναι απαραίτθτο ςτο z.
25
• Ο ζλεγχοσ ολίςκθςθσ ενεργοποιεί τουσ δφο
καταχωρθτζσ και το flip-flop
• ΢τον επόμενο παλμό του ρολογιοφ τα
περιεχόμενα και των δφο καταχωρθτϊν
ολιςκαίνουν μια κζςθ προσ τα δεξιά
• Σο bit ακροίςματοσ του S κα ειςζλκει ςτο
αριςτερότερο flip-flop του Α και το
κρατοφμενο εξόδου κα μεταφερκεί ςτο flip-
flop Q.
26
• Ο ςειριακόσ ακροιςτισ μπορεί να υλοποιθκεί
και ωσ ακολουκιακό κφκλωμα.
• Ζςτω το ακολουκιακό κφκλωμα ότι ζχει δφο
ειςόδουσ, x και y, ςτισ οποίεσ πρζπει να δοκεί
ζνα ηεφγοσ bit ίδιασ τάξθσ, μια ζξοδο S, θ
οποία παράγει το bit ακροίςματοσ, και ζνα
flip-flop Q για να αποκθκεφεται το
κρατοφμενο.
27
• Ο πίνακασ καταςτάςεων για το ακολουκιακό
κφκλωμα.
Παροφςα Κατάςταςη Είςοδοι Επόμενη Κατάςταςη Ζξοδοσ Είςοδοι flip-flop
Q x y Q S IQ KQ
0 0 0 0 0 0 X
0 0 1 0 1 0 X
0 1 0 0 1 0 X
0 1 1 1 0 1 X
1 0 0 0 1 X 1
1 0 1 1 0 X 0
1 1 0 1 0 X 0
1 1 1 1 1 X 0
Μετά από απλοποίθςθ:

𝐽𝑄 = 𝑥𝑦, 𝐾𝑄 = 𝑥 + 𝑦 ′ , 𝑆 = 𝑥 ⊕ 𝑦 ⊕ 𝑄
28
• Σο διάγραμμα του κυκλϊματοσ αποτελείται
από 3 πφλεσ και ζνα JK flip-flop.
• Η ζξοδοσ S είναι ςυνάρτθςθ και τθσ παροφςασ
κατάςταςθσ Q.
• H επόμενθ κατάςταςθ του Q εξαρτάται από
τθν παροφςα κατάςταςθ Q και τισ τιμζσ x,y.
29
Δεφτερθ μορφι του ΢ειραϊκοφ ακροιςτι
30
Καθολικόσ καταχωρητήσ ολίςθηςησ

Οι δυνατότθτεσ που παρζχουν οι καταχωρθτζσ
είναι οι ακόλουκεσ:
1. Μια είςοδο μθδενιςμοφ (κζτει τον
καταχωρθτι ςτο 0).
2. Μία είςοδο CP για τουσ παλμοφσ ρολογιοφ.
3. Μία είςοδο ελζγχου δεξιάσ ολίςκθςθσ.
4. Μία είςοδο ελζγχου αριςτερισ ολίςκθςθσ.
31
Καθολικόσ καταχωρητήσ ολίςθηςησ

5. Μία είςοδο ελζγχου παράλλθλθσ φόρτωςθσ.
6. Ν γραμμζσ παράλλθλθσ ειςόδου / n γραμμζσ
παράλλθλθσ εξόδου.
7. Μία γραμμι ςειριακισ ειςόδου / μία γραμμι
ςειριακισ εξόδου.
8. Μία κατάςταςθ ελζγχου θ οποία αφινει
αναλλοίωτεσ τισ πλθροφορίεσ.
32
Καταχωρητζσ ολίςθηςησ
Αμφίδρομοσ Καταχωρητήσ ολίςθηςησ: Ζνασ
καταχωρθτισ που ολιςκαίνει τα περιεχόμενά
του και προσ τισ δφο κατευκφνςεισ.
Μονόδρομοσ Καταχωρητήσ ολίςθηςησ: Ζνασ
καταχωρθτισ που ολιςκαίνει τα περιεχόμενά
του μόνο προσ τθ μία κατεφκυνςθ.
Καταχωρητήσ ολίςθηςησ με παράλληλη
φόρτωςη: Ζνασ καταχωρθτισ που μπορεί να
κάνει ολιςκιςεισ και να φορτωκεί παράλλθλα.
33
Παράδειγμα Καταχωρητή Ολίςθηςησ

Διάγραμμα 4-bit αμφίδρομου καταχωρθτι
ολίςκθςθσ, παράλλθλθσ φόρτωςθσ.
Η δεξιά και θ αριςτερι κατεφκυνςθ ςτθν
ολίςκθςθ ςχετίηονται με τθν κατεφκυνςθ που
ακολουκείται κατά τθν γραφι των αρικμϊν.
34
35

Οι λειτουργίεσ του καταχωρθτι του
παραδείγματοσ:
S1 S2 Λειτουργία καταχωρθτι
0 0 Καμία αλλαγι
0 1 Ολίςκθςθ δεξιά
1 0 Ολίςκθςθ αριςτερά
0 0 Παράλλθλθ φόρτωςθ
36
Άςκηςη
΢χεδιάςτε ζναν 4-bit καταχωρθτι ολίςκθςθσ με
παράλλθλθ φόρτωςθ, χρθςιμοποιϊντασ D flip-
flop. Πρζπει να υπάρχουν δυο είςοδοι ελζγχου:
• Mια είςοδοσ ολίςκθςθσ (shift)
• Mια είςοδοσ φόρτωςθσ (load)
Όταν shift=1, τα περιεχόμενα του καταχωρθτι
ολιςκαίνουν κατά μια κζςθ.
37
Άςκηςη
Σα νζα δεδομζνα ειςάγονται ςτον καταχωρθτι
όταν load=1 και shift=0.
Εάν και οι δφο είςοδοι ελζγχου ιςοφνται με το
0, τα περιεχόμενα του καταχωρθτι δεν πρζπει
να αλλάηουν.
38
Ενότητα 11: Μετρθτζσ Ριπισ

Ψθφιακά Ηλεκτρονικά-Ενότθτα 11 , Μετρθτζσ Ριπισ -Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά
Ακαδημαϊκά Μαθήματα ςτο ΣΕΙ Ηπείρου
΢κοποί ενότητασ
• Ειςαγωγι ςτουσ μετρθτζσ, χρθςιμότθτα ,
κατθγορίεσ.
• Περιγραφι τθσ λειτουργίασ των μετρθτϊν
ριπισ.
• Καταςκευι-΢χεδίαςθ μετρθτϊν ριπισ.
• Μετρθτζσ-Ειςαγωγι
• Δυαδικόσ μετρθτισ Ριπισ
• Παράδειγμα μετρθτι Ριπισ
• Δυαδικόσ μετρθτισ προσ τα κάτω
• Μετρθτισ Ριπισ BCD
• Άςκθςθ 1
• Άςκθςθ 2
5
Μετρητζσ-Ειςαγωγή
Μετρητής (counter): ζνασ καταχωρθτισ ο
οποίοσ περνάει από μια προκακοριςμζνθ
ακολουκία καταςτάςεων μετά τθν εφαρμογι
παλμϊν ειςόδου.
Δυαδικός μετρητής (binary counter): ζνασ
μετρθτισ που ακολουκεί τθ δυαδικι αρίκμθςθ
Δυαδικόσ μετρθτισ των n bit αποτελείται από n
flip-flop και μπορεί να μετριςει από 0 ζωσ το 2n
-1
Μετρητζσ-Ειςαγωγή
Δφο κατθγορίεσ μετρθτϊν:
• Μετρθτζσ ριπισ (ripple counters)
– Η μετάβαςθ τθσ εξόδου ενόσ flip-flop
χρθςιμοποιείται ωσ πθγι για τθν πυροδότθςθ
άλλων flip-flop.
• ΢φγχρονοι μετρθτζσ (synchronous counters)
– Οι είςοδοι C όλων των flip-flop δζχονται το κοινό
ρολόι.
8
Δυαδικόσ μετρητήσ Ριπήσ

• Ο δυαδικόσ μετρθτισ ριπισ αποτελείται από
ςυνδεδεμζνα flip-flop που ςυμπλθρϊνουν τθν
ζξοδό τουσ (αυτοςυμπλθροφμενα flip-flop)
• Η ζξοδοσ του κάκε flip-flop ςυνδζεται με τθν
είςοδο ρολογιοφ C TOU flip-flop τθσ επόμενθσ
βακμίδασ.
• Σα ςυμπλθροφμενα flip-flop μποροφν να
καταςκευαςτοφν με JK flip-flop, ι με Σ flip-
flop, ι με D flip-flop εφόςον θ ζξοδοσ Q’
ςυνδζεται με τθν είςοδο D.
9
Παράδειγμα μετρητή Ριπήσ

Ζςτω ζνασ μετρθτισ ριπισ 4-bit.
Σο λογικό διάγραμμα παρουςιάηεται παρακάτω.
Καταςκευάηεται είτε Σ flip-flop (α), είτε με D (β)
To flip-flop που περιζχει το λιγότερο ςθμαντικό
bit δζχεται τουσ ειςερχόμενουσ παλμοφσ
μζτρθςθσ.
Οι είςοδοι Σ όλων των flip-flop ςτο (α) είναι
ςυνδεδεμζνεσ ςε μόνιμο λογικό 1.
10
α) με T flip-flop β) Με D flip-flop
11

Η μζτρθςθ ξεκινάει με το Α3 Α2 Α1 Α0
δυαδικό 0 και αυξάνεται κατά 0 0 0 0
ζνα με κάκε είςοδο παλμοφ 0 0 0 1

0 0 1 0
μζτρθςθσ. 0 0 1 1
Η ακολουκία δυαδικισ μζτρθςθσ 0 1 0 0
φαίνεται ςτον διπλανό πίνακα.

0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
12

• Σο λιγότερο ςθμαντικό bit Α0 ςυμπλθρϊνεται
ςε κάκε παλμό μζτρθςθσ.
• Κάκε φορά που το Α0 μεταβαίνει από το 1 ςτο
0, ςυμπλθρϊνεται το A1. Κάκε φορά που το Α1
μεταβαίνει από το 1 ςτο 0, ςυμπλθρϊνεται το
Α2.
• Και αυτό γίνεται για όςα bit ζχει ο μετρθτισ.
13
14
Δυαδικόσ μετρητήσ προσ τα κάτω

• Ζνασ δυαδικόσ μετρθτισ που εκτελεί
αντίςτροφθ μζτρθςθ λζγεται δυαδικόσ
μετρθτισ προσ τα κάτω (binary countdown
counter).
• Σο λιγότερο ςθμαντικό bit ςυμπλθρϊνεται με
κάκε παλμό μζτρθςθσ.
• Όλα τα flip-flop πυροδοτοφνται με τθ κετικι
ακμι του ρολογιοφ.
15
Μετρητήσ Ριπήσ BCD

• Ζνασ δεκαδικόσ μετρθτισ παράγει ςε δυαδικι
μορφι τθν ακολουκία των πρϊτων δζκα
φυςικϊν αρικμϊν.
• Ζνασ τζτοιοσ μετρθτισ πρζπει να ζχει
τουλάχιςτον τζςςερα flip-flop.
• Η ακολουκία των καταςτάςεων ενόσ
δεκαδικοφ μετρθτι υπαγορεφεται από το
δυαδικό κϊδικα που χρθςιμοποιείται για τθν
αναπαράςταςθ του δεκαδικοφ ψθφίου.
16

Εάν χρθςιμοποιθκεί ο κϊδικασ BCD, θ
ακολουκία των καταςτάςεων είναι θ παρακάτω:
0000 0001 0010 0011 0100
1001 1000 0111 0110 0101
17

Σο λογικό
διάγραμμα
ενόσ μετρθτι
ριπισ BCD
ςχεδιαςμζνου
με JK flip-flop.
18

To Q1 αντιςτρζφεται πάντα με τον παλμό
μζτρθςθσ (κωρείται αρνθτικι ακμι)
– J1=1, K1=1, CP1=clk
0000 0001 0010 0011 0100
Q8 Q4 Q2 Q1
1001 1000 0111 0110 0101
19

• To Q2 αντιςτρζφεται αν Q8=0 και μθδενίηεται
όταν Q8=1 (με τον παλμό Q1)
– J2=Q8’, K2=1, CP2=Q1
0000 0001 0010 0011 0100
Q8 Q4 Q2 Q1
1001 1000 0111 0110 0101
20

• To Q4 αντιςτρζφεται πάντα με τον παλμό Q2
– J4=1, K4=1,CP4=Q2
• To Q8 αντιςτρζφεται όταν Q4Q2=11 με τον
παλμό του Q1 (αλλιϊσ μθδενίηεται)
– J8=Q4Q2, K8=1, CP8=Q1
21

• Ο μετρθτισ BCD του προθγοφμενου
παραδείγματοσ είναι ζνασ μετρθτισ
δεκαδικϊν ψθφίων.
• Για να μετρθκοφν από το 0-99 χρειάηεται
μετρθτισ δφο δεκαδικϊν ψθφίων.
• Από 0-999, χρειάηεται μετρθτισ τριϊν
δεκαδικϊν ψθφίων.
22

΢χθματικό διάγραμμα δεκαδικοφ μετρθτι BCD
τριϊν δεκαδικϊν ψθφίων.
23
Άςκηςη 1
Δείξτε ότι ζνασ μετρθτισ ριπισ BCD μπορεί να
καταςκευαςτεί με τθ χριςθ ενόσ 4-bit δυαδικοφ
μετρθτι ριπισ με αςφγχρονο μθδενιςμό (clear)
και μιασ πφλθσ NAND θ οποία ανιχνεφει τθν
εμφάνιςθ τθσ μζτρθςθσ 1010.
24
Άςκηςη 2
Μετρθτισ Ριπισ Mod-8
25
Άςκηςη 2
i. ΢υμπλθρϊςτε τον πίνακα
Κατάςταςη Παλμοί Ζξοδοι Δεκαδική

ρολογιοφ Μζτρηςη
C B A
1 0
2 1
3 2
4 3
5 4
6 5
7 6
8 7
“9” 8
“10” 9
“11” 10
26
Άςκηςη 2
ii. Περιγράψτε τισ μετατροπζσ (αλλαγζσ,
προςκικεσ πυλϊν ι οτιδιποτε άλλο) κα
κάνατε ςτο κφκλωμα του ςχιματοσ ϊςτε να
προκφψει ζνασ φκίνοντασ μετρθτισ.
27
Ενότητα 12: ΢φγχρονοι Μετρθτζσ

Ψθφιακά θλεκτρονικά-Ενότθτα 12 , ΢φγχρονοι Μετρθτζσ -Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. –ΣΕΙ ΗΠΕΙΡΟΤ- Ανοικτά
• Μελζτθ τθσ λειτουργίασ ΢φγχρονων μετρθτϊν.
• ΢χεδιαςμόσ ςφγχρονων μετρθτϊν.
• ΢φγχρονοι Μετρθτζσ
• Δυαδικόσ Μετρθτισ
• Δυαδικόσ μετρθτισ επάνω-κάτω
• Μετρθτισ BCD
• Δυαδικόσ Μετρθτισ με Παράλλθλθ Φόρτωςθ
• Άςκθςθ 1
• Άςκθςθ 2
• Άςκθςθ 3
• Άςκθςθ 4
5
Σφγχρονοι Μετρητζσ
• Η διαφορά των ςφγχρονων μετρθτϊν από
τουσ μετρθτζσ ριπισ είναι θ εφαρμογι των
παλμϊν προσ μζτρθςθ (ρολογιοφ) ςτισ
ειςόδουσ όλων των flip-flop ταυτόχρονα.
• Οι παλμοί προσ μζτρθςθ δρουν ωσ κοινό
ρολόι που πυροδοτεί όλα τα flip-flop
ταυτόχρονα και όχι ζνα προσ ζνα, όπωσ
ςυμβαίνει ςε ζναν μετρθτι ριπισ.
Δυαδικόσ Μετρητήσ
• ΢ε ζναν ςφγχρονο δυαδικό μετρθτι, το flip-
flop ςτθν ελάχιςτα ςθμαντικι κζςθ
ςυμπλθρϊνεται με κάκε παλμό προσ
μζτρθςθ.
• Ζνα dip-flop ςε οποιαδιποτε άλλθ κζςθ
ςυμπλθρϊνεται όταν όλα τα bit ςτισ λιγότερο
ςθμαντικζσ κζςεισ ιςοφνται με 1.
8
• Ζςτω ζνασ 4-bit μετρθτισ με παροφςα
κατάςταςθ Α3Α2Α1Α0=0011 θ επόμενθ
μζτρθςθ είναι θ 0100.
• Σο Α0 ςυμπλθρϊνεται πάντα.
• Σο Α1 ςυμπλθρϊνεται επειδι Α0 είναι 1, όμοια
Α2.
• Σο Α3 όμωσ δεν ςυμπλθρϊνεται επειδι θ
παροφςα κατάςταςθ των Α2Α1Α0 είναι 011,
(δεν ζχει όλα τα προθγοφμενα bit ίςα με 1).
9
• ΢φγχρονοσ, 4-
bit δυαδικόσ
μετρθτισ.
• Εάν Είςοδοσ
επίτρεψθσ=0
– J=K=0
– Σο ρολόι δεν
αλλάηει τθν
κατάςταςθ
του μετρθτι.
10
• Ο ςφγχρονοσ μετρθτισ μπορεί να
πυροδοτθκεί είτε με τθ κετικι είτε με τθν
αρνθτικι ακμι των παλμϊν προσ μζτρθςθ.
• Σα ςυμπλθρωματικά flip-flop ςτο δυαδικό
μετρθτι μποροφν να είναι είτε τφπου JK είτε
τφπου Σ είτε τφπου D με πφλεσ XOR.
11
Δυαδικόσ μετρητήσ επάνω-κάτω

• Ζνασ ςφγχρονοσ μετρθτισ προσ τα κάτω
διατρζχει τισ δυαδικζσ καταςτάςεισ με
ανεςτραμμζνθ ςειρά, από το 1111 ζωσ το
0000 και επανζρχεται ςτο 1111.
• To bit ςτθν ελάχιςτα ςθμαντικι κζςθ
ςυμπλθρϊνεται με κάκε παλμό.
• Σα bit ςε οποιαδιποτε άλλθ κζςθ
ςυμπλθρϊνονται εάν όλα τα λιγότερο
ςθμαντικά ψθφία ιςοφνται με 0.
12

• Για παράδειγμα, θ επόμενθ κατάςταςθ μετά
τθ 0100 είναι θ 0011.
• Σο ελάχιςτο ςθμαντικό bit ςυμπλθρϊνεται
πάντα.
• Σο 2ο ςθμαντικό bit ςυμπλθρϊνεται, επειδι
το πρϊτο είναι 0.
• Σο 3ο ςθμαντικό bit ςυμπλθρϊνεται, επειδι
τα πρϊτα 2 είναι 0.
13

• Σο 4ο ςθμαντικό bit δεν αλλάηει, επειδι όλα
τα προθγοφμενα δεν είναι 0.
• Ζνασ δυαδικόσ μετρθτισ προσ τα κάτω μπορεί
να καταςκευαςτεί με ζνα κφκλωμα παρόμοιο
με αυτό του ςφγχρονου 4-bit δυαδικοφ
μετρθτι, με τθ διαφορά ότι οι είςοδοι ςτισ
πφλεσ AND πρζπει να ζρκουν από τισ
ςυμπλθρωματικζσ εξόδουσ των
προθγοφμενων flip-flop.
14
Δυαδικόσ, 4-bit
μετρθτισ πάνω-κάτω.
Ζχει μια είςοδο ελζγχου
μζτρθςθσ προσ τα πάνω
Και μια προσ τα κάτω.
15

• Αν θ είςοδοσ ελζγχου μζτρθςθσ προσ
τα πάνω ίςθ με 1
– το κφκλωμα μετράει προσ τα πάνω
• Αν θ είςοδοσ ελζγχου μζτρθςθσ προσ τα κάτω
ίςθ με 1 και θ είςοδοσ ελζγχου μζτρθςθσ
προσ τα πάνω ίςθ με 0
– το κφκλωμα μετράει προσ τα κάτω
16

• Όταν και οι δφο είςοδοι ελζγχου ιςοφνται με
0
– το κφκλωμα δεν αλλάηει κατάςταςθ.
• Όταν και οι δφο είςοδοι ιςοφνται με 1
– το κφκλωμα μετράει προσ τα πάνω.
17
Μετρητήσ BCD
• Ζνασ μετρθτισ BCD δίνει μετριςεισ ςε μορφι
δυαδικά κωδικοποιθμζνων δεκαδικϊν
αρικμϊν από το 0000 (δεκαδικό 0) ζωσ το
1001 (δεκαδικό 9) και, ςτθ ςυνζχεια,
επανζρχεται ςτο 0000 και επαναλαμβάνει τθν
ίδια ακολουκία μετριςεων.
18
Μετρητήσ BCD
• Λόγω τθσ επιςτροφισ ςτο 0 μετά τθν
εμφάνιςθ του 9, ο μετρθτισ BCD δεν ζχει
κανονικότθτα ςτθ ςχεδίαςι του όπωσ κα είχε
ζνασ απλόσ δυαδικόσ μετρθτισ.
• Για να καταςκευάςουμε το κφκλωμα ενόσ
ςφγχρονου μετρθτι BCD, κα πρζπει να
ακολουκιςουμε τθ γενικι διαδικαςία
ςχεδιαςμοφ ακολουκιακϊν κυκλωμάτων.
19
Δυαδικόσ Μετρητήσ με Παράλληλη

Φόρτωςη
• ΢υχνά, οι μετρθτζσ που χρθςιμοποιοφνται ςτα
ψθφιακά ςυςτιματα απαιτοφν δυνατότθτα
παράλλθλθσ φόρτωςθσ ενόσ αρχικοφ
δυαδικοφ αρικμοφ ςτον μετρθτι, πριν από τθ
λειτουργία τθσ μζτρθςθσ.
20

Φόρτωςη
΢χθματικό διάγραμμα κορυφαίου επιπζδου
ενόσ καταχωρθτι 4-bit, ο οποίοσ ζχει
δυνατότθτα παράλλθλθσ φόρτωςθσ και μπορεί
να λειτουργεί ωσ μετρθτισ.
21

Φόρτωςη
Σο λογικό διάγραμμα
22

Φόρτωςη
• Όταν θ είςοδοσ ελζγχου φόρτωςθσ ίςθ με 1
– απενεργοποιεί τθ λειτουργία τθσ μζτρθςθσ
– επιτρζπει τθ μεταφορά δεδομζνων από τισ
τζςςερισ ειςόδουσ ςτα τζςςερα flip-flop.
• Εάν και οι δφο είςοδοι ελζγχου είναι 0, οι
παλμοί του ρολογιοφ δεν μεταβάλλουν τθν
κατάςταςθ του καταχωρθτι.
23

Φόρτωςη
• Η ζξοδοσ κρατοφμενου γίνεται 1 εάν όλα τα
flip-flop ιςοφνται με 1 και θ είςοδοσ μζτρθςθσ
είναι ενεργοποιθμζνθ.
• Η ζξοδοσ κρατοφμενου χρθςιμεφει για τθν
επζκταςθ του μετρθτι ςε περιςςότερα από
τζςςερα bit.
• Σο κάκε flip-flop ςυνδζεται με μία πφλθ AND θ
οποία δζχεται απευκείασ τισ εξόδουσ όλων
των προθγοφμενων flip-flop, αντί να
ςυνδζονται αλυςιδωτά οι πφλεσ AND.
24

Φόρτωςη
Η λειτουργία του μετρθτι ςυνοψίηεται ςτον
παρακάτω πίνακα.
Μηδενιςμόσ CLK Φόρτωςη Μζτρηςη Λειτουργία
0 Χ Χ Χ Περιεχόμενα ςτο 0
1 ↑ 1 Χ Φόρτωςθ ειςόδων
1 ↑ 0 1 Μετάβαςθ ςτθν επόμενθ μζτρθςθ
1 ↑ 0 0 Καμία αλλαγι
25

Φόρτωςη
• Η είςοδοσ άμεςου μθδενιςμοφ είναι
αςφγχρονθ και, όταν ιςοφται με 0,
υποχρεϊνει τον μετρθτι ςε μθδενιςμό
ανεξάρτθτα από τθν παρουςία παλμοφ
ρολογιοφ ι άλλων ειςόδων.
– Χ ςτον πίνακα δθλϊνουν αδιαφορία.
• Η είςοδοσ άμεςου μθδενιςμοφ πρζπει να ζχει
τιμι 1 για να μποροφν να εκτελεςτοφν όλεσ οι
άλλεσ λειτουργίεσ.
26

Φόρτωςη
• Με τισ ειςόδουσ φόρτωςθσ και μζτρθςθσ ςτο
0, οι ζξοδοι δεν αλλάηουν, ακόμα και όταν
υπάρχουν παλμοί προσ μζτρθςθ.
• Η λογικι τιμι 1 ςτθν είςοδο φόρτωςθσ
προκαλεί τθ μεταφορά δεδομζνων από τισ
ειςόδουσ Ι0- Ι3 ςτον καταχωρθτι, ςτθ κετικι
ακμι του CLK.
27

Φόρτωςη
1οσ τρόποσ υλοποίθςθσ ενόσ
μετρθτι BCD, με χριςθ ενόσ
μετρθτι με παράλλθλθ φόρτωςθ
και με χριςθ τθσ ειςόδου
φόρτωςθσ.
• Load=1 όταν Α3Α0=11
– Πρϊτθ φορά όταν Α3Α2Α1Α0=1001
• ΢τον επόμενο κφκλο φορτϊνεται θ
τιμι 0000
28

Φόρτωςη
2οσ τρόποσ υλοποίθςθσ ενόσ
μετρθτι BCD, με χριςθ ενόσ
μετρθτι με παράλλθλθ
φόρτωςθ και με χριςθ τθσ
ειςόδου μθδενιςμοφ.
• Clear=1 όταν Α3Α2Α1Α0=1010
– Άμεςα μθδενίηεται ο μετρθτισ
• Η τιμι 1010 εμφανίηεται
ςτιγμιαία και αντικακίςταται από
τθν τιμι 0000
29
Άςκηςη 1
• ΢χεδιάςτε ζναν μετρθτι με T flip-flop, ο
οποίοσ κα παράγει τθν ακόλουκθ
επαναλαμβανόμενθ δυαδικι ακολουκία:
0,1,3,7,6,4.
• Δείξτε ότι αν οι δυαδικζσ καταςτάςεισ 010 και
101 κεωρθκοφν αδιάφορεσ καταςτάςεισ, ο
μετρθτισ μπορεί να μθ λειτουργεί ςωςτά.
• Βρείτε ζναν τρόπο για να βελτιϊςετε το
κφκλωμα
30
Άςκηςη 2
Χρθςιμοποιϊντασ JK flip-flop
i. ΢χεδιάςτε ζναν μετρθτι, ο οποίοσ κα
παράγει τθν ακόλουκθ επαναλαμβανόμενθ
δυαδικι ακολουκία: 0,1,2,3,4,5,6.
ii. ΢χεδιάςτε το λογικό διάγραμμα του μετρθτι.
31
Άςκηςη 3
Χρθςιμοποιϊντασ D flip-flop
i. ΢χεδιάςτε ζναν μετρθτι, ο οποίοσ κα
παράγει τθν ακόλουκθ επαναλαμβανόμενθ
δυαδικι ακολουκία: 0,1,2,4,6.
ii. ΢χεδιάςτε το λογικό διάγραμμα του μετρθτι.
iii. ΢χεδιάςτε ζναν μετρθτι για τθν ακολουκία
0,2,4,6,8.
iv. ΢χεδιάςτε το λογικό διάγραμμα του
δεφτερου μετρθτι.
32
Άςκθςθ 4
Για το κφκλωμα που εμφανίηεται ςτο ςχιμα
33
Άςκηςη 4
i. ΢υμπλθρϊςτε τον πίνακα
Κατάςταςη Παλμοί Ζξοδοι Δεκαδική
ρολογιοφ Μζτρηςη
D C B A
1 0
2 1
3 2
4 3
5 4
6 5
7 6
8 7
9 8
10 9
11 10
12 11
34
Άςκηςη 4
ii. Περιγράψτε τισ μετατροπζσ (αλλαγζσ,
προςκικεσ πυλϊν ι οτιδιποτε άλλο) κα
κάνατε ςτο κφκλωμα του ςχιματοσ ϊςτε να
προκφψει ζνασ φκίνοντασ μετρθτισ
35
Ενότητα 13: Άλλοι Μετρθτζσ

Ψθφιακά θλεκτρονικά-Ενότθτα 13 , Άλλοι Μετρθτζσ -Τμιμα Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά
• Μελζτθ μεκόδων αυτοδιόρκωςθσ των
μετρθτϊν.
• Ραραγωγι ςθμάτων χρονιςμοφ μζςω
μετρθτϊν.
• Ειςαγωγι
• Μετρθτισ με μθ χρθςιμοποιοφμενεσ
καταςτάςεισ.
• Μετρθτισ Δακτυλίου
• Μετρθτισ Johnson
• Άςκθςθ
5
Ειςαγωγή
Οι μετρθτζσ μποροφν να ςχεδιάηονται με τρόπο
ϊςτε να παράγουν οποιαδιποτε επικυμθτι
ακολουκία καταςτάςεων.
Ζνασ μετρθτισ διαίρεςθσ με το Ν (γνωςτόσ
επίςθσ και ωσ μετρθτισ modulo-Ν ι mod-Ν)
είναι ζνασ μετρθτισ ο οποίοσ περνάει από μια
επαναλαμβανόμενθ ακολουκία Ν καταςτάςεων.
Ειςαγωγή
• Οι μετρθτζσ ςυχνά χρθςιμοποιοφνται για να
παράγουν ςιματα χρονιςμοφ, με ςκοπό τον
ζλεγχο τθσ ακολουκίασ των λειτουργιϊν ςε
ζνα ψθφιακό ςφςτθμα.
• Ραρακάτω παρουςιάηονται οριςμζνα
παραδείγματα μθ δυαδικϊν μετρθτϊν.
8
Μετρητήσ με μη χρηςιμοποιοφμενεσ
καταςτάςεισ
• Οι καταςτάςεισ που δεν χρθςιμοποιοφνται
κατά το ςχεδιαςμό του ακολουκιακοφ
κυκλϊματοσ δεν καταγράφονται ςτον πίνακα
• Κατά το ςχεδιαςμό ενόσ ακολουκιακοφ
κυκλϊματοσ πρζπει να προβλεφκεί τι κα
ςυμβεί εφόςον το κφκλωμα βρεκεί ςε μια
κατάςταςθ αδιαφορίασ.
• Σε μια τζτοια περίπτωςθ κα πρζπει να
διαςφαλίςουμε ότι το κφκλωμα τελικά
επανζρχεται ςε μια από τισ ζγκυρεσ
καταςτάςεισ, ϊςτε να μπορεί να ςυνεχίςει
τθν κανονικι λειτουργία του.
• Η κατάςταςθ που ζπεται μιασ μθ
χρθςιμοποιοφμενθσ κατάςταςθσ μπορεί να
προςδιοριςτεί από τθν ανάλυςθ του
κυκλϊματοσ, αφοφ αυτό ςχεδιαςτεί πλιρωσ.
10
• Ζςτω ο μετρθτισ με πίνακα καταςτάςεων
Παροφςα Κατάςταςη Επόμενη Κατάςταςη Είςοδοι flip-flop

A B C A B C JA KA JB KB JC KC
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 1 0 0 1 X X 1 0 X
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 0 0 0 X 1 X 1 0 X
11
• Η μζτρθςθ αποτελείται από μια
επαναλαμβανόμενθ ακολουκία ζξι
• Τα flip-flop Β και C να επαναλαμβάνουν τθ
δυαδικι μζτρθςθ 00, 01, 10,
• Το flip-flop Α εναλλάςςεται μεταξφ του 0 και
του 1 ανά τρεισ μετριςεισ.
• Η ακολουκία μζτρθςθσ δεν είναι δυαδικι.
12
• Δφο καταςτάςεισ, οι 011 και θ 111, δεν
ςυμπεριλαμβάνονται ςτθ μζτρθςθ.
• Οι άλλεσ εξιςϊςεισ των flip-flop (εκτόσ από τισ
ΚΒ, Κc που μποροφν να τεκοφν μόνιμα ςτο 1)
μποροφν να απλοποιθκοφν με χριςθ των
ελαχιςτόρων 3 και 7 ωσ αδιάφορων όρων.
𝐽𝐴 = 𝐵 𝐾𝐴 = 𝐵
𝐽𝐵 = 𝐶 𝐾𝐵 = 1
𝐽𝐶 = 𝐵′ 𝐾𝐶 = 1
13
Το λογικό διάγραμμα του
μετρθτι παρουςιάηεται ςτο
διπλανό ςχιμα.
Πταν Β = 1, θ επόμενθ ακμι
του ρολογιοφ ςυμπλθρϊνει
το Α και μθδενίηει το C.
Πταν C = 1, θ επόμενθ ακμι
του ρολογιοφ ςυμπλθρϊνει
το Β.
14
• Άρα αν βρεκεί ςτθν κατάςταςθ 011
μεταβαίνει ςτθν 100 ςτον επόμενο παλμό.
• Ραρόμοια θ επόμενθ κατάςταςθ του 111
είναι θ 000.
Το διάγραμμα καταςτάςεων
που περιλαμβάνει το αποτζ-
λεςμα των μθ χρθςιμοποιοφ-
μενων καταςτάςεων.
15
Μετρητήσ Δακτυλίου
• Τα ςιματα χρονιςμοφ που ελζγχουν τισ
λειτουργίεσ ενόσ ψθφιακοφ ςυςτιματοσ
μποροφν να παραχκοφν με ζναν καταχωρθτι
ολίςκθςθσ ι με ζναν μετρθτι ςυνδεδεμζνο
με ζναν αποκωδικοποιθτι.
• Ζνασ μετρθτισ δακτυλίου (ring counter) είναι
ζνασ κυκλικόσ καταχωρθτισ ολίςκθςθσ, ςτον
οποίο μόνο ζνα flip-flop ζχει τιμι 1 ανά πάςα
ςτιγμι, ενϊ όλα τα άλλα ζχουν τιμι 0.
16
• Μια ακολουκία ςθμάτων χρονιςμοφ
παράγεται από το μοναδικό 1 που ολιςκαίνει
από το ζνα flip-flop ςτο επόμενο.
• Στο διπλανό ςχιμα
παρουςιάηεται ζνασ
4-bit καταχωρθτισ
Ολίςκθςθσ ςυνδεδεμζνοσ ωσ
μετρθτισ δακτυλίου (αρχικι τιμι =1000)
17
Η ακολουκία των τεςςάρων ςθμάτων
χρονιςμοφ
18
• Κάκε flip-flop βρίςκεται ςτθν κατάςταςθ 1 μία
φορά κάκε τζςςερισ κφκλουσ του ρολογιοφ
και παράγει ζνα από τα τζςςερα ςιματα
χρονιςμοφ που παρουςιάηονται ςτο
προθγοφμενο ςχιμα.
• Τα ίδια ςιματα μποροφν να παραχκοφν από
ζναν 2-bit μετρθτι. Ζνασ αποκωδικοποιθτισ
αποκωδικοποιεί τισ 4 καταςτάςεισ και
παράγει το ςιμα χρονιςμοφ.
19
• Μετρθτισ και αποκωδικοποιθτισ
20
Μετρητήσ Johnson
• Ο μετρθτισ δακτυλίου με αντιςτροφι ουράσ
είναι ζνασ κυκλικόσ καταχωρθτισ ολίςκθςθσ
με τθ ςυμπλθρωματικι ζξοδο του τελευταίου
flip-flop ςυνδεδεμζνθ με τθν είςοδο του
πρϊτου flip-flop.
• Αυτόσ ο καταχωρθτισ διπλαςιάηει τον αρικμό
καταςτάςεων που δίνει ζνασ μετρθτισ
δακτυλίου.
21
Μετρθτισ δακτυλίου με αντιςτροφι ουράσ
τεςςάρων ςταδίων.
22
• Ο καταχωρθτισ εκτελεί ολίςκθςθ των
περιεχομζνων του κατά μία κζςθ προσ τα
δεξιά ςε κάκε παλμό του ρολογιοφ και
ταυτόχρονα θ ςυμπλθρωματικι τιμι του flip-
flop Ε μεταφζρεται ςτο flip-flop Α.
• Ξεκινϊντασ από το 0 ςε όλα τα flip-flop,
διζρχεται διαδοχικά από μια ακολουκία 8
23
Ακολουκία Μζτρθςθσ και θ αντίςτοιχθ
αποκωδικοποίθςθ.
Αριθμόσ Ζξοδοι flip-flop Απαιτοφμενη πφλη
Ακολουθίασ A B C E AND για την ζξοδο
1 0 0 0 0 Α’Ε’
2 1 0 0 0 ΑΒ’
3 1 1 0 0 ΒC’
4 1 1 1 0 CE’
5 1 1 1 1 AE
6 0 1 1 1 A’B
7 0 0 1 1 B’C
8 0 0 0 1 C’E
24
• Ο μετρθτισ Johnson είναι ζνασ A-bit μετρθτισ
δακτυλίου με αντιςτροφι ουράσ.
• Διακζτει 2k πφλεσ αποκωδικοποίθςθσ, οι
οποίεσ παρζχουν εξόδουσ για 2k ςιματα
χρονιςμοφ.
• Οι πφλεσ αποκωδικοποίθςθσ δεν
αναγράφονται ςτθν τελευταία ςτιλθ του
πίνακα.
25
• Η αποκωδικοποίθςθ τθσ εξόδου ενόσ k-bit
μετρθτι δακτυλίου με αντιςτροφι ουράσ, θ
οποία δίνει 2k ςιματα χρονιςμοφ, εμφανίηει
κανονικότθτα ςτθ δομι τθσ.
• Ζνα μειονζκτθμα του κυκλϊματοσ είναι ότι
εάν βρεκεί ςε μια μθ χρθςιμοποιοφμενθ
κατάςταςθ, δεν κα επανζλκει ποτζ ςε ζγκυρθ
κατάςταςθ.
26
Ζνασ τρόποσ αντιμετϊπιςθσ του προθγοφμενου
προβλιματοσ είναι θ αποςφνδεςθ τθσ εξόδου
του flip-flop Β, θ οποία ςυνδζεται ςτθν είςοδο D
του flip-flop C, και ενεργοποίθςθ τθσ ειςόδου
του flip-flop C με τθ ςυνάρτθςθ
Dc=(A+C)B
(όπου το Dc ςυμβολίηει τθν είςοδο D του flip-
flop C).
27
Άςκηςη
Καταγράψτε τισ οχτϊ μθ χρθςιμοποιοφμενεσ
καταςτάςεισ ςτον μετρθτι δακτυλίου με
αντιςτροφι ουράσ του παρακάτω ςχιματοσ.
28
Άςκηςη
i. Ρροςδιορίςτε τθν επόμενθ κατάςταςθ για
κακεμία από αυτζσ τισ καταςτάςεισ και
δείξτε ότι, εάν ο μετρθτισ βρεκεί ςε άκυρθ
κατάςταςθ, δεν επανζρχεται ςε ζγκυρθ
κατάςταςθ.
29
Άςκηςη
ii. Τροποποιιςτε το κφκλωμα όπωσ προτείνεται
ςτθ κεωρία και δείξτε ότι ο τροποποιθμζνοσ
μετρθτισ παράγει τθν ίδια ακολουκία
καταςτάςεων και ότι επανζρχεται ςε ζγκυρθ
κατάςταςθ, ακόμα και αν βρεκεί ςε
οποιαδιποτε από τισ μθ χρθςιμοποιοφμενεσ
καταςτάςεισ.
30

Ψηφιακά Ηλεκτρονικά Φώτης Βαρζιώτης ΤΕΙ Ηπείρου

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Ψηφιακά Ηλεκτρονικά Φώτης Βαρζιώτης ΤΕΙ Ηπείρου

Uploaded by

Copyright:

Available Formats

Ελλθνικι Δθμοκρατία

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ανάλυςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Σχεδίαςη Συνδυαςτικών Κυκλωμάτων

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σφγχρονο ακολουθιακό κφκλωμα

Σφγχρονο ακολουθιακό κφκλωμα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Σφγχρονο ακολουθιακό κφκλωμα

Σφγχρονο ακολουθιακό κφκλωμα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Αςφγχρονο ακολουθιακό κφκλωμα

Αςφγχρονο ακολουθιακό κφκλωμα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Αςφγχρονο ακολουθιακό κφκλωμα

• Η ζξοδόσ του μπορεί να λάβει δφο

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ψθφιακά Ηλεκτρονικά-Ενότθτα1-Ειςαγωγι-Μθχανικϊν Ρλθροφορικισ Τ.Ε. –ΤΕΙ ΗΡΕΙ΢ΟΥ- Ανοικτά Ακαδημαϊκά Μαθήματα

Ενότητα 2: Στοιχεία Μνήμης Μανδαλωτές

0 0 1 0 (Όταν S=1, R=0)

0 0 0 1 (Όταν S=0, R=1)

1 1 0 1 (Όταν S=1, R=0)

1 1 1 0 (Όταν S=0, R=1)

Μανδαλωτής SR με είσοδο ελέγχου

Μανδαλωτής SR με είσοδο ελέγχου

Μανδαλωτής SR με είσοδο ελέγχου

μανδαλωτή 1 1 0 Q=1, Κατάσταση θέσης

Μανδαλωτής SR με είσοδο ελέγχου

Η είσοδος D En D Επόμενη Κατάσταση του Q

Σχηματικά Σύμβολα των διαφόρων τύπων

Στοιχεία Μνήμησ Flip-Flop