Professional Documents
Culture Documents
Đê cương bài giảng số 6. Lệnh Timer
Đê cương bài giảng số 6. Lệnh Timer
Ví dụ :
Ví dụ :
Khi X4A = 1 → giá trị 50.000 được biểu diễn trong 2 thanh ghi D2, D3 ; D2 là thanh ghi
thấp) ; sau đó sao chép dữ liệu trong 2 thanh ghi D2, D3 vào 2 thanh ghi D4, D5
LD<= n1 n2
LD>= n1 n2
Ví dụ:
* Trạng thái ban đầu: D0 = D5 = 0 do vậy phép so sánh ở dòng lệnh số 5 đúng nên Y40= 1,
phép so sánh dòng số 9 sai nên Y41 = 0, phép so sánh dòng lệnh số 9 đúng nên Y42 = 1.
* Khi X40 = 1 → D0 = 20; D5 = 100, khi đó:
+ phép so sánh ở dòng lệnh số 5 bị sai → Y40 =0;
+ phép so sánh dòng lệnh 9 đúng → Y41 = 1;
+ Phép so sánh dòng lệnh 13 đúng → Y42 = 1
AND< n1 n2
n1, n2: K, H, D, T, C,
AND> n1 n2
KnX, KnY; KnM; 2
AND<> n1 n2 KnS;
AND<= n1 n2
AND>= n1 n2
Ví dụ:
3.2.3 Lệnh OR với phép so sánh
Lệnh thực hiện phép toán OR giữa một bit nhớ với kết quả hoạt động so sánh của hai
toán hạng. Tuỳ thuộc vào trạng thái của bit nhớ và kết quả phép so sánh mà cho kết quả tổ
hợp logic.
OR< n1 n2
OR>= n1 n2
Ví dụ:
Bộ trễ thời gian có nhiều độ phân giải. Độ phân giải Timer có thể chỉnh định trong phần
mềm lập trình (khai báo tham số của CPU Parameter). Khi đó, thời gian tạo trễ của Timer
phụ thuộc vào độ phân giải và thời gian trễ đặt trước D (16bit). Thời gian trễ thực của bộ trễ
được tính theo công thức:
Thời gian trễ thực (ms) = Độ phân giải (ms) x thời gian trễ đặt trước D
Ví dụ: Muốn tạo thời gian trễ thực 5s, tùy thuộc vào độ phân giải của bộ trễ thời gian, ta
thiết lập thời gian trễ đặt trước như sau:
Bộ trễ có độ phân giải thấp thì thời gian định thời lớn nhưng cấp chính xác nhỏ, bộ trễ
có độ phân giải cao thì thời gian định thời nhỏ nhưng cấp chính xác lớn.
Nếu không điều chỉnh độ phân giải timer, thì trong phần mềm lập trình đang mặc định
độ phân giải thấp là 100ms; độ phân giải cao là 10ms
Bước
Ladder Instructions Vùng nhớ
lập
trình
Tx: thứ tự Timer có độ phân giải thấp
D (16bit): Thời gian trễ đặt trước, thuộc các
-(Tx D) OUT Tx D 4
vùng nhớ K, H, D, T, C, KnX, KnY, KnM,
KnS
Tx: thứ tự Timer có độ phân giải cao
D (16bit): Thời gian trễ đặt trước, thuộc các
-(H Tx D) OUTH Tx D 4
vùng nhớ K, H, D, T, C, KnX, KnY, KnM,
KnS
Chú ý: Không sử dụng trùng thứ tự timer cho hai độ phân giải khác nhau. Ví dụ nếu đã khai
báo T0 cho độ phân giải thấp, thì không sử dụng T0 cho độ phân giải cao.
Y0 5s 5s
M0
1000 1000
500
3.3.3 Lệnh Timer có nhớ (Retentive Timer)
Bước
Ladder Instructions Vùng nhớ lập
trình
Tx: thứ tự Timer có độ phân giải thấp
D (16bit): Thời gian trễ đặt trước, thuộc các
-(STx D) OUT STx D 4
vùng nhớ K, H, D, T, C, KnX, KnY, KnM,
KnS
Tx: thứ tự Timer có độ phân giải cao
D (16bit): Thời gian trễ đặt trước, thuộc các
-(H STx D) OUTH S Tx D 4
vùng nhớ K, H, D, T, C, KnX, KnY, KnM,
KnS
M0
1000 1000
500 500
T1_word
Đèn
T1_bit
[1]. Bùi Thị Thu Hà, Hà Thị Kim Duyên, Đề cương bài giảng: PLC và mạng truyền
thông Công Nghiệp, Khoa Điện tử, Trường Đại học Công Nghiệp Hà Nội 2020
[2] Hoàng Minh Sơn, Mạng truyền thông công nghiệp, Nhà xuất bản khoa học kĩ
thuật, 2006.
[3]. Bùi Thị Thu Hà, Vũ Thị Hoa, Giáo trình Lập trình điều khiển PLC, Nhà xuất bản
Giáo dục, 2016
[4]. Nguyễn Văn Cường, PLC Mitsubishi và các lệnh cơ bản, Nhà xuất bản Đại học
Sư phạm TP. Hồ Chí Minh, 2010