William Stallings

Computer Organization
and Architecture
7th Edition
3
Busat sistemor

Koncepti i programit
Hardwired sistemet jane jofleksibile.
Hardware-i me destinim te pergjithshem
mund te kryej pune te ndryshme nese i
jepen sinjale kontrolluese te caktuara.
Ne vend se te ndryshojme hardwarein per
pune tjeter, aplikojme sinjale tjera
kontrolluese ne te njejtin hardware.

Cka eshte programi?

Sekuence e hapave
Per cdo hap, kryhet nje operacion
aritmetikor ose logjik.
Per cdo operacion nevojitet bashkesi tjeter
e sinjaleve kontrolluese.

Funksionet e njesise kontrolluese

Cdo operacion e ka kodin e vet.
P.sh. ADD, MOVE

Nje komponent hardware-ike e pranon

kodin dhe e gjeneron nje sinjal
kontrollues.

Komponentet
Njesia kontrolluese dhe njesia aritmetikologjike perbejne njesine qendrore
procesorike (Central Processing Unit, CPU)
Te dhenat dhe instruksionet duhet te futen
ne sistem, ndersa rezultatet te dalin
(prezentohen).
Hyrja/Dalja

Kodi dhe rezultatet duhet te ruhen

perkohesisht (gjate perpunimit).
Memoria kryesore

Komponentet e kompjuterit:
Shikim nga lart

Cikli i instruksionit
Dy hapa:
Marrja
Ekzekutimi

Cikli i marrjes
Numruesi programor (Program Counter,
PC) permban adresen e instruksionit qe
duhet te merret.
Procesori e merr instruksionin nga
lokacioni memorik ne te cilin tregon PC.
Numruesi programor inkrementohet
Instruksioni i marrun vendoset ne
regjistrin e instruksioneve (Instruction
Register, IR)
Procesori e interpreton instruksionin dhe
kryen operacionin e kerkuar.

Cikli i ekzekutimit
Procesor-memorje
Transfer i te dhenave mes CPU dhe memories

Procesor H/D
Transfer i te dhenave mes CPU dhe H/D
modulit

Procesimi i te dhenave
Ndonje operacion aritmetik ose logjik mbi te
dhena

Kontrolli
Ndryshimi i sekuences se operacioneve
P.sh. kercimi

Kombinim i hapave te mesiperm

Shembull i ekzekutimit te programit

Diagrami i gjendjeve te ciklit te

instruksioneve

Nderprejet (Interrupts)
Mekanizmi permes te cilit modulet tjera
(p.sh. H/D) mund te nderprejne rrjedhen
normale te procesimit
Programi
e.g. Tejkalimi (overflow), pjestimi me zero

Tajmeri
Gjenerohet nga tajmeri intern i procesorit
Perdoret te multitasking me perjashtim

H/D
Nga kontrolleri i H/D

Gabim i hardware-it
P.sh. Gabim i paritetit te memories

Kontrolli i rrjedhes se programit

Cikli i nderprerjes
I shtohet ciklit te instruksionit
Procesori kontrollon paraqitjen e
nderprerjes
Lajmerohet me sinjal te nderprerjes

Nese nuk ka nderprerje, merr

instruksionin e ardhshem
Nese eshte paraqite nderprerja:
Suspendoje ekzekutimin e programit aktual
Ruaje kontekstin
Vendos ne PC adresen fillestare te rutines per perpunimin e
nderprerjes
Procesoje nderprerjen
Restauroje kontekstin dhe vazhdo programin e nderprere

Transferi i kontrollit permes

nderprerjeve

Cikli i instruksioneve me nderprerje

Program Timing
Pritja e shkurte per H/D

Program Timing
Pritja e gjate per H/D

Diagrami i gjendjeve te ciklit te

instruksionit (me nderprerje)

Nderprerjet e shumfishta
Pamundsimi i nderprerjeve
Procesori injoron nderprerjet tjera derisa
proceson nje nderprerje
Nderprerjet mbesin ne pritje dhe kontrollohen
pasi te jete procesuar nderprerja e pare
Nderprerjet trajtohen sipas rradhes se paraqitjes

Definimi i prioriteteve
Nderprerjet e prioritetit te ulte mund te
nderprehen nga nderprerjet e prioritetit me te
larte
Kur nderprerja e prioritetit me te larte eshte
procesuar, procesori i kthehet nderprerjes
paraprake

Nderprerjet e shumefishta - sekuenciale

Nderprerjet e shumefishta Nested

Sekuenca kohore e nderprerjeve te

shumefishta

Lidhja
Te gjitha njesite duhet te jene te lidhura
Tipe te ndryshme te lidhjes per tipe te
ndryshme te njesive
Memoria
Hyrja/Dalja
CPU-ja

Modulet kompjuterit

Lidhja e memories
Pranon dhe dergon te dhena
Pranon adresat e lokacioneve
Pranon sinjale kontrolluese
Lexo (Read)
Shkruaj (Write)
Kohore (Timing)

Lidhja Hyrje/Dalje (1)

Nga kondveshtrimi i kompjuterit e
ngjashme me memorien
Dalja
Pranon te dhena nga kompjuteri
Dergo te dhena pajisjes periferike

Hyrja
Pranon te dhena nga pajisja periferike
Dergon te dhena ne kompjuter

Lidhja Hyrje/Dalje (2)

Pranon sinjale kontrollues nga kompjuteri
Dergon sinjale kontrolluese ne njesine
periferike
P.sh. disku

Pranon adresa nga kompjuteri

P.sh. Numri i portit per periferalin

Dergon sinjale te nderprerjes

CPU Lidhja

Lexon instruksionet dhe te dhenat

Shkruan te dhenat (pas procesimit)
Dergon sinjale kontrolluese njesive tjera
Pranon dhe proceson nderprerjet

Busat
Ka disa sisteme ndelidhese
Strukturat me nje bus dhe me me shume
busa jane me te shpeshtat
P.sh. Control/Address/Data bus (PC)
P.sh. Unibus (DEC-PDP)

Cka eshte busi?

Rruge komunikuese qe lidh dy ose me
shume pajisje
Zakonisht sinjali i dergohet te gjitha
pajisjeve
Shpesh te grupuara
Disa kanale ne nje bus
P.sh. Busi 32 bitsh i te dhenave paraqet 32
kanale te ndara 1 biteshe

Linjat e furnizimit nuk tregohen

Busi i te dhenave
Barte te dhenat
Te perkujtojme se ne kete nivel nuk ka dallim
mes te dhenave dhe instruksioneve

Gjeresia eshte percaktues themelor i

performances
8, 16, 32, 64 bit

Busi i adresave
Identifikimi i burimit dhe destinacionit te
te dhenave
P.sh. CPU duhet te lexoje nje instruksion
ose te dhene nga lokacioni i dhene
memorik
Gjeresia e busit percakton kap[acitetin
maksimal memorik te sistemit
P.sh. 8080 ka bus adresor 16 bitesh qe jep
hapesire adresore prej 64k

Busi kontrollues
Informacionet per kontroll dhe te kohes
Sinjalet memorike per lexim/shkrim
Kerkesat per nderprerje
Sinjali i kllokut

Bus Interconnection Scheme

Si duken busat?
Busat duken si:
Linja paralele ne pllake
Kabllo te gjere te rrafshte
Grupe te telave

Realizimi fizik i arkitektures se busit

Problemet e sistemeve e nje bus

Shume njesi te lidhura ne nje bus
shkaktojne:
Vonese te percjelljes

Shumica e sistemeve shfrutezojne me

shume busa

Busi (ISA) me cache

Busi i performasave te larta

Tipet e busave
Te dedikuar
Linja te ndara per te dhena dhe adresa

Te multipleksuar
Linjat e perbashketa
Linja kontrolluese adresa valide ose te
dhenat valide
Perparesi
me pak linja

Mangesite
Kontrolli me kompleks
Performansat me te dobeta

Arbitrimi i busit
Ne rastet kur me shume njesi e
kontrollojne busin
p,.sh. CPU dhe DMA kontrolleri
Vetem nje njesi mund ta kontrolloje busin
ne nje moment kohor
Arbitrimi mund te jete i centralizuar ose i
distribuar

Arbitrimi i centralizuar ose i distribuar

I centralizuar
Nje pajisje e vetme e kontrollon busin
Bus kontrolleri
Arbitri

Mund te jete pjese e CPU-se ose e ndare

I distribuar
Secili modul mund ta kerkoje busin
Logjika kontrolluese ne cdo modul

Timingu
Koordinimi i ngjarjeve ne bus
Sinkron
Ngjarjet percaktohen nga sinjalet e kllokut
Busi kontrollues ka linjen e kllokut
Nje kalim 1-0 paraqet nje cikel te busit
Te gjitha pajisjet mund te lexojne linjen e
kllokut
Zakonisht sinkrponizohen ne tehun rrites
Zakonisht nje cikel per nje ngjarje

Diagrami i timingut sinkron

Timingu asinkron Diagrami i leximit

Timingu asinkron diagramin i

shkruarjes

PCI Busi

Peripheral Component Interconnection

Intel
32 ose 64 bit
50 linja

Linjat e PCI Busit

Linjat e sistemit
Perfshire kllokun dhe resetin

Adresat dhe te dhenat

32 linja te multiplikuara per adresa dhe te
dhena
Linjat per nderprerje dhe validim

Kontrolli i interfejsit
Arbitrimi
Linjat per gabime

Linjat e PCI Busit (Opcionale)

Linjat e nderprerjeve
Te vecanta

Perkrahja per cache

Ekstensioni 64-bitsh
32 linja shtese
Te multipleksuara ne kohe
2 linja qe mundesojne qe pajisjet te pajtohen
per perdorimin e transferit 64 bitesh

Skenimi JTAG/Boundary Scan

Per nevoja te testimit

Komandat e PCI
Transaksionet mes inicuesit (mastere) dhe
cakut
Masteri e kerkon busin
Cakton tipin e transaksionit
e.g. H/D lexim/shkrim

Faza e adreses
Nje ose me shume faza te te dhenave

PCI Diagrami i timingut te leximit

PCI Bus Arbitri

PCI Bus Arbitrimimi