제 2 장 Discrete Diode 측정 및 분석

1. 실험 목적
(1) 정류 회로 등에 주로 사용되는 Diode의 측정 방법을 익힌다.
(2) Ideality factor의 개념을 이해한다.
(3) Diode의 DC 및 Small signal parameter를 추출한다.
(4) Low level injection과 High level injection의 개념을 이해한다.
(5) Junction capacitance 개념을 이해한다.

2. 준비물
- 반도체 소자분석기 ‥‥‥‥‥‥‥‥‥‥‥ 1 대
- Test board ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 1 장
- Diskette ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 1 장

3. 예비보고서
(1) pn junction의 DC parameter의 종류를 파악한다.
(2) 순방향 및 역방향에서의 Minority carrier의 농도 분포를 정리한다.
(3) Diode의 순방향 전류식을 유도하여 정리한다.
(4) Ideality factor의 개념에 대해 정리한다.
(5) Small signal modeling 구조를 정리한다.
(6) DC parameter를 이용하여 small signal parameter를 표현하는 방법을 정리한다.
(7) Junction capacitance 의 개념 및 추출방법, 수식 유도방법을 정리한다.
(부교재-Basic Principles of Semiconductor Physics and Devices- Chapter 7장, 8장 참조)

4. 기초이론
(1) 모든 물질은 Fermi level을 갖고 있는데, Fermi level이란 그 곳에 전자가 존재할 확
률이 50 %라는 것을 나타내는 지점이다. 그리고 Fermi level은 물질마다 그 위치가 달라
진다. 예를 들면 n-형 반도체인 경우에는 Fermi level이 conduction band에 가깝고 p-형
반도체인 경우에는 valence band에 가깝게 된다. 그리고 Fermi level의 중요한 특성은 두
물질이 만나면 Thermal equilibrium에서 Fermi level이 무조건 같아진다는 것이다.
그러면 n-형 반도체와 p-형 반도체가 만난다면 어떻게 될까? 우선 n-형 반도체와 p-
형 반도체 각각의 경우의 Fermi level을 나타낸 [그림 2-1]를 보자. n-형 반도체인 경우
에는 Fermi level이 Conduction band에 가깝고 p-형인 경우에는 Valence band에 가깝게
된다. 이제 어떤 물질이 만나든 Fermi level이 같아진다는 것을 생각하고 n-형과 p-형
반도체를 붙이면 [그림 2-2]와 같이 Energy band의 모양이 형성되게 되어, 두 반도체가
만난 지점의 근처 영역인 공핍층이라고 불리우는 Depletion 영역을 제외한 지점에서는
n-형과 p-형 반도체 각각의 특성은 유지된다. 일종의 전이 영역인 Depletion region은 반

1
도체의 특성이 p-형에서 n-형으로 또는 n-형에서 p-형으로 바뀌는 영역으로 n-형도 아
니고 p-형도 아닌 영역이 된다. 이 영역에 대한 설명은 여기에서는 생략하기로 하겠다.
[그림 2-2]에서 한 가지 중요한 것은 n-형 반도체와 p-형 반도체의 Conduction band의
높이가 달라지게 되는데 그 차이를 Built-in potential (Φi)라고 하며, 그 크기는 (식 2-1)
과 같이 표현된다.

Nd Na
Φi = VT ln( 2
) (식 2-1)
ni

[그림 2-2]와 같이 p-형 반도체와 n-형 반도체가 만났을 때를 Diode라고 한다. [그림
2-2]에서 n-형 반도체의 Conduction band에는 전자가 많고, p-형 반도체의 Valence
band에는 정공이 많으므로 전자는 n-형에서 p-형으로, 정공은 p-형에서 n-형으로 주로
움직이게 된다. 이는 여러분들이 잘 알고 있겠지만 전자는 음 전하(Negative charge)의
특성을 갖고 있으므로 음극에서 양극 방향으로 움직이고, 정공은 양 전하(Positive
charge)를 띄고 있으므로 양극에서 음극으로 움직이게 되는데, 이는 [그림 2-3(a)]에 잘
나타나 있다. 따라서 Diode에서는 p-type 반도체의 전위가 n-type 반도체의 전위보다
높아야 Hole이 p-type에서 n-type으로, 전자는 n-type에서 p-type으로 흐르게 되고, 이
때 p-type에서 n-type으로 넘어간 정공의 수만큼 전원의 + 단에서 충분히 공급이 되며,
반대로 n-type에서 p-type으로 넘어간 전자의 수만큼 역시 전원의 – 단에서 충분히 공급
이 된다. 이와 같은 방향으로 전류가 흐르는 경우를 순방향이라고 한다. 즉, [그림 2-3]에
서 다이오드 양극간의 전압 VD가 양수인 경우(p-형 반도체의 전압이 n-형 반도체의 전압
보다 높은 경우)를 순방향 전압(Forward Bias)이라고 하고 이 때 흐르는 다이오드 전류,
ID는 순방향 전류(Forward current)라고 한다.

Conduction band Conduction band Allowed

States
Ec
Ed
Forbidden
Ef.n
Band gap
Ef.p
Ea Ev
Allowed
Valence band Valence band States

[그림 2-1] n-형과 p-형 반도체가 각각 있을 때의 Energy band의 분포도

2
 Conduction band
Allowed
Φi, Built-in potential States
Ec
Ed
Ef.p
Forbidden
Ef.n Band gap
Ea
Valence band Ev
Valence band Allowed
Depletion States
Region

[그림 2-2] p-형과 n-형 반도체가 만났을 때의 Energy band의 분포도. p-형 반도체와 n-
형 반도체가 만났을 때의 Energy band의 변화 개략도. 두 반도체가 만나는 경우에 각각의
Fermi level의 높이가 같아지고 전이영역인 Depletion 영역(공핍층)이 발생하게 된다.

그러면 VD가 음수인 경우 즉, n-형 반도체의 전압이 p-형 반도체 보다 높은 경우에는

전류가 어떻게 될까? [그림 2-3(b)]을 보면 n-형 반도체에서 전자가 + 방향으로, 정공은
– 방향으로 움직이게 되는데, 그러면 p-형 반도체에서 – 전극으로 흘러간 정공은 어디에
서 공급이 될까? 쉽게 생각하면 + 단인 n-type에서 공급이 되어야 하지만, [그림 2-
3(a)]와 (식 1-3)에 나와 있듯이 n-type인 경우에는 Valence band에 있는 정공의 수가
매우 적으므로 정공의 흐름이 매우 어렵게 된다. 마찬가지로 n-형에서 + 전극으로 흘러
간 전자를 p-형에서 공급해야 하지만 [그림 2-2]와 같이 p-형의 Conduction band에는
전자가 거의 없으므로 전자의 공급이 매우 어렵게 된다. 따라서 n-형 반도체의 전압이
p-형 반도체의 전압보다 큰 경우에는 전류가 거의 흐르지 않게 되며 이 때 가해진 전압
을 역방향 전압(Reverse Bias)라고 하고 역방향 전압일 때 흐르는 전류를 역방향 전류
(Reverse current)라고 한다.

Hole의 방향
Metal Contact Metal Contact

p-type n-type

Electron의 방향
ID

VD = VF

(a) 순방향 전압이 가해진 경우

3
 Hole의 방향 Electron의 방향

p-type n-type

ID

VD = VR

(b) 역방향 전압이 가해진 경우

[그림 2-3] Diode에 가해진 전압의 극성에 따른 전자 및 정공의 진행 방향 의존성.

(2) Diode의 실제적인 구조 및 단면도

Diode의 Physical structure를 단순화한 모양은 [그림 2-4(a)]와 같다. 즉, p-형 반도
체 방향의 전극을 양극(Anode), n-형 반도체 방향의 전극을 음극(Cathode)으로 표시하고
기호로는 [그림 2-4(b)]와 같이 나타낸다. [그림 2-4(b)]에서 왼쪽이 p-형, 오른쪽이 n-
형 반도체를 가리킨다. 따라서 왼쪽에 가해진 전압이 오른쪽에 가해진 전압보다 높을 때
가 순방향이 되고 전류가 많이 흐를 수 있다.

Metal contact Metal contact

p-type n-type
Anode Cathode

(a) Diode의 Physical structure (b) Diode의 기호

[그림 2-4] Diode의 Physical structure 및 기호

실제 기판에 형성된 Diode의 모양을 [그림 2-5]에 나타내었다. 반도체 소자는 대게 p-

형 기판위에 형성되며 Diode는 p-n 또는 n-p diode로 구별된다. 굳이 p-n(또는 p+-n)
또는 n-p(n+-p)를 구별하는 이유는 어느 type의 실리콘의 농도가 더 높은가를 나타내기
위함이다. 대게 낮은 농도의 반도체는 [그림 2-5(a)]와 같이 well로 형성되고 높은 불순
물 농도의 반도체가 그 위에 형성된다. [그림 2-5(b)]는 p-n diode의 불순물 농도를 수직
방향에 따라 나타낸 것인데, 대게 위 쪽에 위치한 p-형 반도체의 농도가 n-형에 비해
1000배 이상 크게 제작된다. 마찬가지로 n-p diode인 경우에는 반대로 n-형 반도체의 농
도가 p-형에 비해 1000배 이상 크게 된다.

4
 전극 전극(Anode)
(Cathode)
p-type 영역(p+) 불순물 농도 (cm-3)
A
1020

A’ 1017
n-type 영역

P-형 기판(p-substrate) : 농도 ~ 5 × 1015 cm-3 수직 방향

(a) p형 기판위에 형성된 p+-n 또는 n+-p Diode (b) Diode의 Doping 농도

[그림 2-5] Diode의 단면도 및 수직 방향에 대한 농도 분포도

(3) Diode에 가해진 전압과 흐르는 전류의 관계식

(2)절에서 Diode는 순방향으로만 전류가 잘 흐르고 역방향인 경우에는 전류가 잘 흐르
지 않는 성질을 갖고 있다는 것을 설명하였다. 그러면 순방향에서 가해진 전압, VD 과 흐
르는 전류, ID 사이에는 어떤 관계가 있을까? 둘 사이의 관계식은 쉽게 유도가 가능하지만
여기에서는 생략하고 관계식을 (식 2-2)와 같이 나타내었다. [ID : Diode 전류, A : Diode
의 면적, JS (Saturation current density) : 단위면적당 흐르는 전류- A/cm2, VD : 가한 전
류, VT : Thermal Voltage (30 ℃에서 약 25 mV), n : Ideality factor]

I D = AJ S [exp(VD / nVT ) − 1] (식 2-2)

따라서 Diode 전류는 순방향(VD > 0)인 경우에는 전압이 증가함에 따라 지수적
(Exponential)으로 증가하고, 역방향인 경우에는 포화전류인 AJS 만큼의 적은 전류만 흐
르게된다. [그림 2-6]에 일반적인 Diode의 전류-전압 특성을 나타냈다. 순방향 영역에서
는 다이오드의 전압이 0.7 V 이상이 되면 전류가 급격히 많이 흐르게 되어 대게 Diode에
걸리는 전압은 0.7 V라고 생각해도 되고, 역방향 영역에서는 전류가 거의 흐르지 않으나,
전압이 너무 많이 걸리면 Diode가 더 이상 버티지 못하고 국부적으로 과전류가 흐르는
Breakdown이 발생하게 된다. 대부분의 다이오드는 Breakdown이 발생하면 더 이상 사용
이 불가능하지만, Zener diode 같은 경우에는 오히려 Breakdown 현상을 이용하여 정전
압을 발생시키는 회로에 활용되고 있다.

5
 ID

Breakdown voltage
(10 ~ 20 V)

VD
0.7 V

[그림 2-6] Diode의 전류-전압 특성

(3) 순방향과 역방향에서의 Minority carrier의 분포도

Diode의 동작특성을 이해하기 위해서는 역방향 및 순방향일 때 Minority carrier의 분
포도를 파악하는 것이 매우 중요하다. 우선 [그림 2-3(a)]와 같은 순방향인 경우에는 전
류식은 (식 2-2)와 같이 표현되는데 Ideal한 경우에는 (n = 1) Diffusion current만 존재한
다. 이 때의 Minority carrier는 [그림 2-7]과 같이 분포하게 된다. 즉, p-type의
majority carrier가 n-type으로, n-type의 majority carrier가 p-type으로 Injection 되어
Depletion edge에서의 Minority carrier의 농도가 Thermal equilibrium에서의 농도보다
매우 증가하게 되며, 그 크기는 가한 전압에 지수함수적으로 비례한다. [그림 2-7(a)]는
p-type 및 n-type 반도체의 크기가 모두 Diffusion length보다 몇 배 이상 큰 경우의
(Long base), [그림 2-7(b)]는 n-type의 길이가 Diffusion length보다 작은 경우의(Short
base) Minority carrier의 농도 분포도이다. Long base와 Short base의 차이점은 Long
base인 경우에는 Minority carrier가 Bulk내에서 모두 Majority carrier와 Recombination
에 의해 없어지는 반면에 Short base에서는 Bulk내에서의 recombination은 없고 모두
Metal과 Ohmic contact으로 연결된 n-type의 끝에서 recombination으로 없어지는 것이
다. 이 Short base의 개념은 5장의 BJT의 특성을 이해하는데 많은 도움이 된다.
역방향일 때의 농도분포는 [그림 2-8]과 같다. 즉, Depletion edge에서 멀리 떨어진
Bulk에서의 농도는 순방향의 경우와 비슷하게 일정한 반면에 Depletion edge에서의 농도
는 0에 가깝게 된다. 따라서 역방향에서도 Diffusion current가 존재하는데 다만 순방향과
다른 것은 Diffusion current의 크기가 매우 작고 방향이 반대라는 것이다. 그리고 역방향
에서의 Diffusion current는 전압에 대한 의존성이 없게 된다. 이는 (식 2-2)에 나타나 있
는데 역방향인 경우에는 VD < 0 이고 따라서 (식 2-2)는 (식 2-3)과 같이 되어, 역방향
전압과 상관없이 일정한 전류가 흐르게 된다.

I D = − AJ S (식 2-3)

6
 Electron의 방향 Hole의 방향 Electron의 방향 Hole의 방향

p-type(p+) n-type p-type(p+) n-type

Hole
Electron Hole Electron

(a) Long base인 경우 (b) Short base인 경우

[그림 2-7] 순방향에서의 Minority carrier의 분포도

hole의 방향 electron의 방향 hole의 방향 electron의 방향

p-type(p+) n-type p-type(p+) n-type

Hole
Electron Hole Electron

(a) Long base인 경우 (b) Short base인 경우

[그림 2-8] 역방향에서의 Minority carrier의 분포도

5. 실험 내용 및 결과 보고사항
① 다이오드는 2 단자 소자이므로, 두 개의 SMU만 사용하면 되며 본 실험에서는 SMU1과
SMU2를 사용한다. [그림 2-9]와 같이 반도체소자분석기와 연결된 DUT Box에서 SMU1에 pn
diode의 Anode를 SMU2에 Cathode를 연결한다.
② SMU1은 ‘FUNC’항목에서 ‘VARA’을 선택하고, V-NAME은 Vanode, I-NAME은 Ianode
로 MODE는 V로 설정한다. SMU2는 ‘FUNC’항목에서 ‘CONST’으로, MODE는 V,
compliance는 10mA로 설정하고 V-NAME은 Vcathode, I-NAME은 Icathode로 입력한다.
③ Anode의 측정 전압의 범위 (Vmin : 0V, Vmax : 1V, Step : 0.02 V) 및 SMU1에 흐를
수 있는 최대 전류(Compliance : 10 mA)를 설정한다.
④ MEAS & DISP TAB에서, X-AXIS의 NAME은 Vanode, scale은 LINEAR, MIN은 0V,
MAX는 1 V를 입력한다. Y1-AXIS에서는 NAME으로 Ianode, scale은 LINEAR, MIN은 0A,
MAX는 10 mA를 입력하고 측정을 실시한다.
⑤ 전류를 나타내는 Y-axis를 Log scale로 나타내어 본다.
⑥ Anode의 측정 전압의 범위 (Vmin : -5V, Vmax : 0V, Step : 0.2 V) 및 SMU1에 흐를
수 있는 최대 전류(Compliance : 10 uA)를 설정하고 전류를 측정한다.

7
⑦ 순방향 전압이 0.5 V일 때의 rd, Cj (부교재 : 그림 8.15참조) 등의 Small signal
parameter의 값을 구하시오.

[그림 2-9] Diode의 연결도

⑧ p+n diode를 가정하고 아래의 농도에 대해 각 조별로 역방향 전압이 1V, 5 V, 10V 일
때의 Junction Capacitance를 계산하라. 단, 사전에 A, B, C로 정해진 각 조의 조원들은 아
래 n 농도에서 해당하는 것을 사용하여 계산하라.

항목/조 1조 2조 3조 4조 5조 6조
-3 19 19 19 19 20
p+ 농도(cm ) 10 5ⅹ10 10 5ⅹ10 10 1019
n 농도(cm-3)-A 1016 1016 5ⅹ1016 5ⅹ1016 1016 1017
n 농도(cm-3)-B 5ⅹ1016 5ⅹ1016 1017 1016 5ⅹ1016 5ⅹ1017
n 농도(cm-3)-C 1017 1017 5ⅹ1017 5ⅹ1017 1017 1018
Area (um2) 10,000 10,000 10,000 10,000 10,000 10,000

세부 결과 내용
① Semi log plot (Y-axis를 Log scale로 X-axis를 Linear scale)으로부터 Diode의 중성영
역의 저항이 중요해지기 시작하는 전압을 구하라.
② Ideality factor를 구하는 방법을 설명하고 다음에 Ideality factor를 구하라. (VD = 0.3 V
에서) 그리고 어떤 성분이 Dominant 한지 이유를 설명하시오.
③ ID = 0.1 mA 및 5 mA에서의 순방향 저항, rd 를 구한다.
④ Y-axis를 Linear scale(Min : 0 A, Max : 0.01 mA)로 놓고 Diode의 Turn-on
voltage(문턱전압), VBE1을 구하라.

8
⑤ Y-axis를 Linear scale(Min : 0 A, Max : 100 mA)로 놓고 Diode의 Turn-on voltage(문
턱전압), VBE2을 구하고 ④번에서 구한 값과 차이가 나는 이유에 대해 설명하라.
⑥ Y-axis를 Linear scale로 놓고 역방향 전압에 따른 역방향 전류를 Graph로 나타내시오.
⑦ ⑥번에서 역방향 전류가 전압에 따라 변화하는지 여부를 파악하고 원인에 대해 설명하시
오.
⑧ 역방향 전압이 0V에서 10V로 0.2V씩 증가할 때 Junction capacitance가 어떻게 변화하
는지 Graph로 나타내시오. (Y-축 : Capacitance, X-축 : 역방향 전압)
⑨ Plot한 모든 그림들을 저장하고 보고서에 첨부하시오.
⑩ 기타 앞 5. 실험 내용 및 결과 보고사항에 있는 모든 내용들을 포함하시오.